JP3145694B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3145694B2 JP3145694B2 JP22613290A JP22613290A JP3145694B2 JP 3145694 B2 JP3145694 B2 JP 3145694B2 JP 22613290 A JP22613290 A JP 22613290A JP 22613290 A JP22613290 A JP 22613290A JP 3145694 B2 JP3145694 B2 JP 3145694B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- present
- bipolar transistor
- diffusion
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000009792 diffusion process Methods 0.000 claims description 62
- 239000012535 impurity Substances 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 29
- 229910052698 phosphorus Inorganic materials 0.000 description 29
- 239000011574 phosphorus Substances 0.000 description 29
- 239000000758 substrate Substances 0.000 description 26
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 19
- 229910052796 boron Inorganic materials 0.000 description 19
- 238000000034 method Methods 0.000 description 16
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 14
- 229910052787 antimony Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にシリコン半導体装置
に関する。
に関する。
従来、この種の半導体装置の不純物拡散領域は、その
大きさに関係なく分割されることなしに製造されてき
た。しかし、基板がシリコンの場合、リンやボロンやア
ンチモンを高濃度に拡散すると、不純物拡散領域の格子
定数が本来のシリコンの格子定数からずれる。この格子
定数のずれによる結晶の歪がシリコンの弾性限界を越え
ると、不純物拡散領域およびその周りに結晶欠陥（ミス
フィット転位）が発生することは一般に良く知られてい
る。例えば学術誌 ジャーナル・オブ・アプライド・フ
ィジックス1967年38巻ページ81〜87（Journal of Appli
ed Physics Vol.38 PP81−87（1967））ではP2O5を用い
て1000℃,15分間拡散し、ウェハー表面のリン濃度を３
×1022atoms/cm3にした場合、ミスフィット転位が発生
することが報告されている。このようなミスフィット転
位がバイポーラトランジスタのエミッタ・ベース間の接
合、ベース・コレクタ間の接合やMOSトランジスタのド
レイン，ソース部等を貫いた場合、接合リークの原因と
なる。このため、従来はミスフィット転位が発生しない
ような不純物拡散濃度が設定されている。
大きさに関係なく分割されることなしに製造されてき
た。しかし、基板がシリコンの場合、リンやボロンやア
ンチモンを高濃度に拡散すると、不純物拡散領域の格子
定数が本来のシリコンの格子定数からずれる。この格子
定数のずれによる結晶の歪がシリコンの弾性限界を越え
ると、不純物拡散領域およびその周りに結晶欠陥（ミス
フィット転位）が発生することは一般に良く知られてい
る。例えば学術誌 ジャーナル・オブ・アプライド・フ
ィジックス1967年38巻ページ81〜87（Journal of Appli
ed Physics Vol.38 PP81−87（1967））ではP2O5を用い
て1000℃,15分間拡散し、ウェハー表面のリン濃度を３
×1022atoms/cm3にした場合、ミスフィット転位が発生
することが報告されている。このようなミスフィット転
位がバイポーラトランジスタのエミッタ・ベース間の接
合、ベース・コレクタ間の接合やMOSトランジスタのド
レイン，ソース部等を貫いた場合、接合リークの原因と
なる。このため、従来はミスフィット転位が発生しない
ような不純物拡散濃度が設定されている。
上述した半導体装置では不純物拡散領域の抵抗を低く
するため不純物を高濃度に拡散した場合、拡散領域の表
面の不純物濃度が非常に高くなり、この部分からミスフ
ィット転位が発生しないように不純物濃度をおさえてい
るので、拡散領域の抵抗を十分に低くすることができな
いという欠点がある。
するため不純物を高濃度に拡散した場合、拡散領域の表
面の不純物濃度が非常に高くなり、この部分からミスフ
ィット転位が発生しないように不純物濃度をおさえてい
るので、拡散領域の抵抗を十分に低くすることができな
いという欠点がある。
本発明の半導体装置は、ベース領域、エミッタ領域お
よびコレクタ領域からなる一つのバイポーラトランジス
タにおいて、前記コレクタ領域は絶縁物によって分離さ
れた複数の不純物拡散領域が電気的に接続されて構成さ
れていることを特徴としている。
よびコレクタ領域からなる一つのバイポーラトランジス
タにおいて、前記コレクタ領域は絶縁物によって分離さ
れた複数の不純物拡散領域が電気的に接続されて構成さ
れていることを特徴としている。
本発明の半導体装置の作用として、１つ１つの不純物
拡散領域が従来技術よりも小さいため、ミスフィット転
位の発生がなく従来技術よりも高濃度に不純物を拡散で
きるため十分に不純物拡散領域の抵抗を低くすることが
できる。
拡散領域が従来技術よりも小さいため、ミスフィット転
位の発生がなく従来技術よりも高濃度に不純物を拡散で
きるため十分に不純物拡散領域の抵抗を低くすることが
できる。
本発明を具体的な実施例によって説明する。実施例は
本発明をシリコンバイポーラデバイスに応用した例であ
る。
本発明をシリコンバイポーラデバイスに応用した例であ
る。
第１図は本発明の第１の実施例の半導体装置の構造に
ついて示した基板平面図である。第２図（Ａ），（Ｂ）
は本発明の第１の実施例の半導体装置の構造を示す第１
図Ａ−Ａ′,B−Ｂ′断面に対応した基板縦断面図であ
る。本発明の第１の実施例の半導体装置の構造は、基板
との電気コンタクトをとるボロン拡散領域5,10が二酸化
シリコン1,8によって分割されている。比抵抗10Ω・cm
のＰ型シリコン基板の一部に砒素（As）を５×1019atom
s/cm3、また他の部分に硼素（ボロン）を２×1018atoms
/cm3ドーピングしてn+埋込層およびp+埋込層を形成した
後、膜厚１μｍの通常のｎ型エピタキシャル膜を成長
し、さらに通常の微細加工技術および選択酸化技術によ
り二酸化シリコンの素子分離領域を形成した。この際、
ボロン拡散領域5,10を形成する拡散窓を二酸化シリコン
の素子分離領域により分離した。その後、この拡散窓に
ボロンを６×1015atoms/cm2イオン注入し、さらに熱処
理を行い第１図および第２図（Ａ）に示すような分割さ
れたボロン拡散領域5,10を形成した。さらにコレクタ領
域2,14、ベース領域3,12、エミッタ領域4,13を形成し、
バイポーラトランジスタを作製した。また、比較試料と
してボロン拡散層の分割を行わないことを除いては、本
発明の第１の実施例と同様のプロセスを用いた従来技術
を用いたバイポーラトランジスタを形成した（第8,9
図）。この際、ボロン拡散層形成におけるボロンイオン
注入は、ドーズ量１×1015と６×1015atoms/cm2の２水
準おこなった。
ついて示した基板平面図である。第２図（Ａ），（Ｂ）
は本発明の第１の実施例の半導体装置の構造を示す第１
図Ａ−Ａ′,B−Ｂ′断面に対応した基板縦断面図であ
る。本発明の第１の実施例の半導体装置の構造は、基板
との電気コンタクトをとるボロン拡散領域5,10が二酸化
シリコン1,8によって分割されている。比抵抗10Ω・cm
のＰ型シリコン基板の一部に砒素（As）を５×1019atom
s/cm3、また他の部分に硼素（ボロン）を２×1018atoms
/cm3ドーピングしてn+埋込層およびp+埋込層を形成した
後、膜厚１μｍの通常のｎ型エピタキシャル膜を成長
し、さらに通常の微細加工技術および選択酸化技術によ
り二酸化シリコンの素子分離領域を形成した。この際、
ボロン拡散領域5,10を形成する拡散窓を二酸化シリコン
の素子分離領域により分離した。その後、この拡散窓に
ボロンを６×1015atoms/cm2イオン注入し、さらに熱処
理を行い第１図および第２図（Ａ）に示すような分割さ
れたボロン拡散領域5,10を形成した。さらにコレクタ領
域2,14、ベース領域3,12、エミッタ領域4,13を形成し、
バイポーラトランジスタを作製した。また、比較試料と
してボロン拡散層の分割を行わないことを除いては、本
発明の第１の実施例と同様のプロセスを用いた従来技術
を用いたバイポーラトランジスタを形成した（第8,9
図）。この際、ボロン拡散層形成におけるボロンイオン
注入は、ドーズ量１×1015と６×1015atoms/cm2の２水
準おこなった。
上記の本発明の半導体素子構造を用いたバイポーラト
ランジスタと従来技術を用いたバイポーラトランジスタ
のボロン拡散領域内の転位発生を透過電子顕微鏡を用い
て評価した。ボロンドーズ量が５×1015atoms/cm2であ
る。従来技術のバイポーラトランジスタでは３×40μｍ
角のボロン拡散領域辺り、平均57本の転位が発生し、さ
らにそのうち平均２本の転位がベース，エミッタ部まで
延びていた。それに対して本発見の半導体素子構造を用
いたバイポーラトランジスタおよびボロンドーズ量が１
×1015atoms/cm3である従来技術を用いたバイポーラト
ランジスタにおいては、転位の発生は見られなかった。
さらにベース・エミッタ間の電流・電圧特性の測定を行
った。第３図はその結果を示したものである。本発明の
半導体素子構造を用いたバイポーラトランジスタはボロ
ンドーズ量が５×1015atoms/cm2である従来技術を用い
たバイポーラトランジスタに比べリーク電流を大幅に低
くすることができ、またドーズ量が１×1015atoms/cm2
である従来技術を用いたバイポーラトランジスタと同程
度のリース電流であった。
ランジスタと従来技術を用いたバイポーラトランジスタ
のボロン拡散領域内の転位発生を透過電子顕微鏡を用い
て評価した。ボロンドーズ量が５×1015atoms/cm2であ
る。従来技術のバイポーラトランジスタでは３×40μｍ
角のボロン拡散領域辺り、平均57本の転位が発生し、さ
らにそのうち平均２本の転位がベース，エミッタ部まで
延びていた。それに対して本発見の半導体素子構造を用
いたバイポーラトランジスタおよびボロンドーズ量が１
×1015atoms/cm3である従来技術を用いたバイポーラト
ランジスタにおいては、転位の発生は見られなかった。
さらにベース・エミッタ間の電流・電圧特性の測定を行
った。第３図はその結果を示したものである。本発明の
半導体素子構造を用いたバイポーラトランジスタはボロ
ンドーズ量が５×1015atoms/cm2である従来技術を用い
たバイポーラトランジスタに比べリーク電流を大幅に低
くすることができ、またドーズ量が１×1015atoms/cm2
である従来技術を用いたバイポーラトランジスタと同程
度のリース電流であった。
次にボロン拡散層の抵抗を測定した。ボロンドーズ量
が１×1015atoms/cm2であるボロン拡散層では、本発見
の半導体素子構造を用いたボロン拡散層およびボロンド
ーズ量が５×1015atoms/cm2であるボロン拡散層の約５
倍の抵抗値であった。
が１×1015atoms/cm2であるボロン拡散層では、本発見
の半導体素子構造を用いたボロン拡散層およびボロンド
ーズ量が５×1015atoms/cm2であるボロン拡散層の約５
倍の抵抗値であった。
次に第２の実施例を示す。本実施例は、トレンチ素子
分離を用いてアンチモン（sb）拡散層を分割した例であ
る。第４図は本発明の第２の実施例の半導体装置の構造
について示した基板平面図（第４図（Ａ））および
（１）のＣ−Ｃ′断面に対応した基板縦断面図である
（第４図（Ｂ））。本発明の第２の実施例の半導体装置
の構造はアンチモン拡散層15がトレンチ素子分離によっ
て分割されていることを特徴とする。
分離を用いてアンチモン（sb）拡散層を分割した例であ
る。第４図は本発明の第２の実施例の半導体装置の構造
について示した基板平面図（第４図（Ａ））および
（１）のＣ−Ｃ′断面に対応した基板縦断面図である
（第４図（Ｂ））。本発明の第２の実施例の半導体装置
の構造はアンチモン拡散層15がトレンチ素子分離によっ
て分割されていることを特徴とする。
比抵抗15Ω・cmのＰ型シリコン基板に通常の微細加工
技術，ドライエッチング技術およびポリシリコンあるい
はシリコン酸化膜成長により分割されたトレンチ素子分
離16を形成し、その後、熱酸化，シリコン窒化膜の成長
および通常の微細加工技術によりアンチモン拡散窓を形
成した。その後、この拡散窓内にアンチモンをドーズ量
５×1015atoms/cm3イオン注入し、さらに1200℃、窒素
中で５時間処理を行い、n+p接合ダイオードを作製し
た。また、比較試料としてトレンチ素子分離によるアン
チモン拡散層の分離を行なわないことを除いては本発明
の第２の実施例と同様のプロセスを用いた従来技術によ
るn+p接合ダイオードを形成した（第10図）。この際、
アンチモンイオン注入のドーズ量は１×1015atoms/cm2
と５×1015atoms/cm2の２水準行った。
技術，ドライエッチング技術およびポリシリコンあるい
はシリコン酸化膜成長により分割されたトレンチ素子分
離16を形成し、その後、熱酸化，シリコン窒化膜の成長
および通常の微細加工技術によりアンチモン拡散窓を形
成した。その後、この拡散窓内にアンチモンをドーズ量
５×1015atoms/cm3イオン注入し、さらに1200℃、窒素
中で５時間処理を行い、n+p接合ダイオードを作製し
た。また、比較試料としてトレンチ素子分離によるアン
チモン拡散層の分離を行なわないことを除いては本発明
の第２の実施例と同様のプロセスを用いた従来技術によ
るn+p接合ダイオードを形成した（第10図）。この際、
アンチモンイオン注入のドーズ量は１×1015atoms/cm2
と５×1015atoms/cm2の２水準行った。
上記の本発明の半導体素子構造を用いたn+pダイオー
ドと従来技術によるn+ダイオードのアンチモン拡散層の
転位発生を透過電子顕微鏡を用いて評価した。５×1015
atoms/cm2アンチモンをイオン注入した従来技術を用い
てn+p接合ダイオードではアンチモン拡散層より３×15
μｍ角のアンチモン拡散層当り平均34本の転位が発生し
ていた。それに対して１×1015atoms/cm2アンチモンを
イオン注入した従来技術を用いたn+pダイオードおよび
本発明の半導体素子構造を用いたn+pダイオードにおい
ては転位の発生は見られなかった。さらにn+pダイオー
ドの逆方向電圧電流特性の測定を行った。第５図はその
結果を示したものである。本発明を用いたn+pダイオー
ドは５×1015atoms/cm2アンチモンをイオン注入した従
来技術によるn+pダイオードに比べてリーク電流を大幅
に低くすることができ、また１×1015atoms/cm2アンチ
モンをイオン注入した従来技術によるn+pダイオードと
同程度のリーク電流であった。
ドと従来技術によるn+ダイオードのアンチモン拡散層の
転位発生を透過電子顕微鏡を用いて評価した。５×1015
atoms/cm2アンチモンをイオン注入した従来技術を用い
てn+p接合ダイオードではアンチモン拡散層より３×15
μｍ角のアンチモン拡散層当り平均34本の転位が発生し
ていた。それに対して１×1015atoms/cm2アンチモンを
イオン注入した従来技術を用いたn+pダイオードおよび
本発明の半導体素子構造を用いたn+pダイオードにおい
ては転位の発生は見られなかった。さらにn+pダイオー
ドの逆方向電圧電流特性の測定を行った。第５図はその
結果を示したものである。本発明を用いたn+pダイオー
ドは５×1015atoms/cm2アンチモンをイオン注入した従
来技術によるn+pダイオードに比べてリーク電流を大幅
に低くすることができ、また１×1015atoms/cm2アンチ
モンをイオン注入した従来技術によるn+pダイオードと
同程度のリーク電流であった。
次に第３の実施例を示す。これはリン拡散領域を分割
した例について示す。第６図は本発明の第３の実施例の
半導体素子の構造について示した基板平面図（第６図
（Ａ））および（１）のＣ−Ｃ′断面図に対応した基板
縦断面図である（第６図（Ｂ））。本発明の第３の実施
例の半導体装置の構造はリン拡散層21が分割されている
ことを特徴としている。
した例について示す。第６図は本発明の第３の実施例の
半導体素子の構造について示した基板平面図（第６図
（Ａ））および（１）のＣ−Ｃ′断面図に対応した基板
縦断面図である（第６図（Ｂ））。本発明の第３の実施
例の半導体装置の構造はリン拡散層21が分割されている
ことを特徴としている。
比抵抗10Ω・cmのＰ型シリコン基板に熱酸化，シリコ
ン窒化膜成長および通常の微細加工技術によりリン拡散
窓を形成した。その後、この拡散窓内にリンをドーズ量
６×1015atoms/cm2イオン注入し、さらに1100℃,2時間
窒素中で熱処理を行い、n+pダイオードを作製した。ま
た、比較試料として拡散窓の分割によるリン拡散層の分
割を行なわないことを除いては本発明の第３の実施例と
同様のプロセスを用いた従来技術によるn+p接合ダイオ
ードを形成した（第11図）。この際リンのイオン注入の
ドーズ量は１×1015atoms/cm2と６×1015atoms/cm2の２
水準行った。
ン窒化膜成長および通常の微細加工技術によりリン拡散
窓を形成した。その後、この拡散窓内にリンをドーズ量
６×1015atoms/cm2イオン注入し、さらに1100℃,2時間
窒素中で熱処理を行い、n+pダイオードを作製した。ま
た、比較試料として拡散窓の分割によるリン拡散層の分
割を行なわないことを除いては本発明の第３の実施例と
同様のプロセスを用いた従来技術によるn+p接合ダイオ
ードを形成した（第11図）。この際リンのイオン注入の
ドーズ量は１×1015atoms/cm2と６×1015atoms/cm2の２
水準行った。
前述の本発明の半導体素子構造を用いたn+pダイオー
ドと従来技術によるn+pダイオードのリン拡散層の転位
発生を透過電子顕微鏡を用いて評価した。６×1015atom
s/cm2リンをイオン注入した従来技術を用いてn+p接合ダ
イオードでは、リン拡散層より４×1015μｍ角のリン拡
散層当り、平均37本の転位が発生していた。それに対し
て１×1015atoms/cm2リンをイオン注入した従来技術を
用いたn+pダイオードおよび本発明の半導体素子構造を
用いたn+pダイオードにおいては転位の発生は見られな
かった。さらにn+pダイオードの逆方向電圧電流特性の
測定を行った。第７図はその結果を示したものである。
本発明を用いたn+pダイオードは６×1015atoms/cm2リン
をイオン注入した従来技術によるn+pダイオードに比べ
てリーク電流を大幅に低くすることができ、また１×10
15atoms/cm2リンをイオン注入した従来技術によるn+pダ
イオードと同程度のリーク電流であった。
ドと従来技術によるn+pダイオードのリン拡散層の転位
発生を透過電子顕微鏡を用いて評価した。６×1015atom
s/cm2リンをイオン注入した従来技術を用いてn+p接合ダ
イオードでは、リン拡散層より４×1015μｍ角のリン拡
散層当り、平均37本の転位が発生していた。それに対し
て１×1015atoms/cm2リンをイオン注入した従来技術を
用いたn+pダイオードおよび本発明の半導体素子構造を
用いたn+pダイオードにおいては転位の発生は見られな
かった。さらにn+pダイオードの逆方向電圧電流特性の
測定を行った。第７図はその結果を示したものである。
本発明を用いたn+pダイオードは６×1015atoms/cm2リン
をイオン注入した従来技術によるn+pダイオードに比べ
てリーク電流を大幅に低くすることができ、また１×10
15atoms/cm2リンをイオン注入した従来技術によるn+pダ
イオードと同程度のリーク電流であった。
第12図は本発明の第４の実施例の半導体装置構造につ
いて示した基板平面図である。第13図（ａ），（ｂ）は
本発明の第１の実施例の半導体装置構造を示す第１図Ａ
−Ａ′,B−Ｂ′断面に対応した基板縦断面図である。本
発明の第４の実施例の半導体装置構造はコレクタ領域2,
11がトレンチ素子分離１によって分割されている。比抵
抗10Ω・cmのＰ型シリコン基板の一部に砒素（As）を５
×1019原子/cm3トーピングしてn+埋込層を形成した後、
膜厚１μｍの通常のｎ型エピタキシャル膜を成長し、さ
らに通常の微細加工技術，ドライエッチング技術および
ポリシリコン成長により分割されたトレンチ素子分離を
形成した。その後、熱酸化，シリコン窒化膜成長および
通常の微細加工技術によりコレクタ拡散領域を形成し
た。その後キャリアガスとして窒素と酸素の嵌合ガスを
用いて、1000ppmのPOCl3によって950℃で15分間拡散
し、その後1000℃窒素雰囲気中で20分間リンの押し込み
拡散を行った。その後、イオン注入法によりベース領域
とエミッタ領域を形成した。
いて示した基板平面図である。第13図（ａ），（ｂ）は
本発明の第１の実施例の半導体装置構造を示す第１図Ａ
−Ａ′,B−Ｂ′断面に対応した基板縦断面図である。本
発明の第４の実施例の半導体装置構造はコレクタ領域2,
11がトレンチ素子分離１によって分割されている。比抵
抗10Ω・cmのＰ型シリコン基板の一部に砒素（As）を５
×1019原子/cm3トーピングしてn+埋込層を形成した後、
膜厚１μｍの通常のｎ型エピタキシャル膜を成長し、さ
らに通常の微細加工技術，ドライエッチング技術および
ポリシリコン成長により分割されたトレンチ素子分離を
形成した。その後、熱酸化，シリコン窒化膜成長および
通常の微細加工技術によりコレクタ拡散領域を形成し
た。その後キャリアガスとして窒素と酸素の嵌合ガスを
用いて、1000ppmのPOCl3によって950℃で15分間拡散
し、その後1000℃窒素雰囲気中で20分間リンの押し込み
拡散を行った。その後、イオン注入法によりベース領域
とエミッタ領域を形成した。
一方、比較試料としてトレンチ素子分離によるコレク
タ領域の分割を行なわないことを除いて本発明の第４の
実施例と同様のプロセスを用いた従来技術によるバイポ
ーラトランジスタを形成した（第18図，第19図）。この
際、リンの拡散は1000ppmの濃度のPOCl3を用い950℃で
６分間と15分間の２水準の時間行った。
タ領域の分割を行なわないことを除いて本発明の第４の
実施例と同様のプロセスを用いた従来技術によるバイポ
ーラトランジスタを形成した（第18図，第19図）。この
際、リンの拡散は1000ppmの濃度のPOCl3を用い950℃で
６分間と15分間の２水準の時間行った。
上記の本発明のバイポーラトランジスタと従来技術に
よるバイポーラトランジスタのコレクタ部の転位の発生
を透過電子顕微鏡１を用いて評価した。15分間リン拡散
を行った従来技術のバイポーラトランジスタでは、コレ
クタ部より２×20μｍ角のコレクタ領域当り、平均26本
の転位が発生し、さらにそのうち平均２本の転位がベー
ス，エミッタ部まで延びていた。それに対して６分間リ
ン拡散を行った従来技術のバイポーラトランジスタと本
発明のバイポーラトランジスタにおいては転位の発生が
見られなかった。さらにコレクタ・エミッタ間の電流・
電圧特性の測定を行った。第14図はその結果を示したも
のである。本発明のバイポーラトランジスタは15分間リ
ン拡散を行った従来技術のバイポーラトランジスタに比
べてリーク電流を大幅に低くすることができ、また６分
間リン拡散を行った従来技術のバイポーラトランジスタ
と同程度のリーク電流であった。
よるバイポーラトランジスタのコレクタ部の転位の発生
を透過電子顕微鏡１を用いて評価した。15分間リン拡散
を行った従来技術のバイポーラトランジスタでは、コレ
クタ部より２×20μｍ角のコレクタ領域当り、平均26本
の転位が発生し、さらにそのうち平均２本の転位がベー
ス，エミッタ部まで延びていた。それに対して６分間リ
ン拡散を行った従来技術のバイポーラトランジスタと本
発明のバイポーラトランジスタにおいては転位の発生が
見られなかった。さらにコレクタ・エミッタ間の電流・
電圧特性の測定を行った。第14図はその結果を示したも
のである。本発明のバイポーラトランジスタは15分間リ
ン拡散を行った従来技術のバイポーラトランジスタに比
べてリーク電流を大幅に低くすることができ、また６分
間リン拡散を行った従来技術のバイポーラトランジスタ
と同程度のリーク電流であった。
次にバイポーラトランジスタの高速動作性能を表す遮
断周波数の測定を行った。その結果、本発明のバイポー
ラトランジスタは６分間リン拡散を行った従来技術によ
るバイポーラトランジスタに比べて遮断周波数が1.3倍
に増加した。この遮断周波数の増加は本発明のデバイス
構造によりコレクタ部から転位が発生することなくコレ
クタ領域の抵抗を下げることができたためであると考え
られる。
断周波数の測定を行った。その結果、本発明のバイポー
ラトランジスタは６分間リン拡散を行った従来技術によ
るバイポーラトランジスタに比べて遮断周波数が1.3倍
に増加した。この遮断周波数の増加は本発明のデバイス
構造によりコレクタ部から転位が発生することなくコレ
クタ領域の抵抗を下げることができたためであると考え
られる。
次に第５の実施例に示す。これはトレンチ素子分離を
用いずに、コレクタ領域を分割し、さらにコレクタ電極
としてポリシリコンを用いた例を示す。第15図は本発明
の第５の実施例の半導体装置の構造について示した基板
平面図である。第16図（ａ），（ｂ）は本発明の第５の
実施例の構造について示した第15図Ｃ−Ｃ′,D−Ｄ′断
面に対応した基板縦断面図である。本発明の第５の実施
例の半導体装置の構造はコレクタ領域15,24が分割され
ている。
用いずに、コレクタ領域を分割し、さらにコレクタ電極
としてポリシリコンを用いた例を示す。第15図は本発明
の第５の実施例の半導体装置の構造について示した基板
平面図である。第16図（ａ），（ｂ）は本発明の第５の
実施例の構造について示した第15図Ｃ−Ｃ′,D−Ｄ′断
面に対応した基板縦断面図である。本発明の第５の実施
例の半導体装置の構造はコレクタ領域15,24が分割され
ている。
第４の実施例と同様に比抵抗10Ω・cmのＰ型シリコン
基板の一部に砒素（As）をドーピングしてn+埋込層を形
成した後、ｎ型エピタキシャル膜を成長し、さらにトレ
ンチ素子分離を形成した。その後熱酸化，窒化膜成長お
よび通常の微細加工技術によりコレクタ拡散窓を形成し
た。この際、このコレクタ拡散窓を３つに分離した。そ
の後、ポリシリコン成長および通常の微細加工技術によ
りコレクタ拡散窓の上にポリシリコンを形成し、さらに
キャリアガスとして窒素と酸素の混合ガスを用いて1000
ppmのPOCl3によって950℃で15分間拡散し、その後1000
℃窒素雰囲気中で20分間リンの押し込み拡散を行った。
その後、イオン注入法によりＰ型ベース領域とn+エミッ
タ領域を形成した。また比較試料としてコレクタ拡散窓
の分割によるコレクタ領域の分割を行なわないことを除
いて本発明の第１の実施例と同様のプロセスを用いた従
来技術によるバイポーラトランジスタを形成した（第1
8,20図）。この際、リン拡散は1000ppmの濃度のPOCl3を
用い950℃で６分間と15分間の２水準の時間行った。
基板の一部に砒素（As）をドーピングしてn+埋込層を形
成した後、ｎ型エピタキシャル膜を成長し、さらにトレ
ンチ素子分離を形成した。その後熱酸化，窒化膜成長お
よび通常の微細加工技術によりコレクタ拡散窓を形成し
た。この際、このコレクタ拡散窓を３つに分離した。そ
の後、ポリシリコン成長および通常の微細加工技術によ
りコレクタ拡散窓の上にポリシリコンを形成し、さらに
キャリアガスとして窒素と酸素の混合ガスを用いて1000
ppmのPOCl3によって950℃で15分間拡散し、その後1000
℃窒素雰囲気中で20分間リンの押し込み拡散を行った。
その後、イオン注入法によりＰ型ベース領域とn+エミッ
タ領域を形成した。また比較試料としてコレクタ拡散窓
の分割によるコレクタ領域の分割を行なわないことを除
いて本発明の第１の実施例と同様のプロセスを用いた従
来技術によるバイポーラトランジスタを形成した（第1
8,20図）。この際、リン拡散は1000ppmの濃度のPOCl3を
用い950℃で６分間と15分間の２水準の時間行った。
上記の本発明のバイポーラトランジスタと従来技術に
よるバイポーラトランジスタのコレクタ部の転位の発生
を透過電子顕微鏡を用いて評価した。15分間リン拡散を
行った従来技術のバイポーラトランジスタではコレクタ
部より２×20μｍ角のコレクタ領域当り、平均27本の転
位が発生し、さらにそのうち平均２本の転位がベース，
エミッタ部まで延びていた。それに対して６分間リン拡
散を行った従来技術のバイポーラトランジスタと本発見
のバイポーラトランジスタにおいては転位の発生が見ら
れなかった。さらに、コレクタ・エミッタ間の電流・電
圧特性の測定を行った。第17図はその結果を示したもの
である。本発明のバイポーラトランジスタは15分間リン
拡散を行った従来技術のバイポーラトランジスタに比べ
てリーク電流を大幅に低くすることができ、また６分間
リン拡散を行った従来技術のバイポーラトランジスタと
同程度のリーク電流であった。
よるバイポーラトランジスタのコレクタ部の転位の発生
を透過電子顕微鏡を用いて評価した。15分間リン拡散を
行った従来技術のバイポーラトランジスタではコレクタ
部より２×20μｍ角のコレクタ領域当り、平均27本の転
位が発生し、さらにそのうち平均２本の転位がベース，
エミッタ部まで延びていた。それに対して６分間リン拡
散を行った従来技術のバイポーラトランジスタと本発見
のバイポーラトランジスタにおいては転位の発生が見ら
れなかった。さらに、コレクタ・エミッタ間の電流・電
圧特性の測定を行った。第17図はその結果を示したもの
である。本発明のバイポーラトランジスタは15分間リン
拡散を行った従来技術のバイポーラトランジスタに比べ
てリーク電流を大幅に低くすることができ、また６分間
リン拡散を行った従来技術のバイポーラトランジスタと
同程度のリーク電流であった。
次にバイポーラトランジスタの高速動作性能を表す遮
断周波数の測定を行った。その結果、本発明のバイポー
ラトランジスタは６分間リン拡散を行った従来技術によ
るバイポーラトランジスタに比べて遮断周波数が1.2倍
に増加した。この遮断周波数の増加は、本発明のデバイ
ス構造によりコレクタ部から転位が発生することなくコ
レクタ領域の抵抗を下げることができたためであると考
えられる。
断周波数の測定を行った。その結果、本発明のバイポー
ラトランジスタは６分間リン拡散を行った従来技術によ
るバイポーラトランジスタに比べて遮断周波数が1.2倍
に増加した。この遮断周波数の増加は、本発明のデバイ
ス構造によりコレクタ部から転位が発生することなくコ
レクタ領域の抵抗を下げることができたためであると考
えられる。
以上説明したように本発明は、結晶欠陥が発生せず欠
陥によるリークが生じない状態での抵抗を低くすること
が可能なため半導体装置を高速化できる効果がある。
陥によるリークが生じない状態での抵抗を低くすること
が可能なため半導体装置を高速化できる効果がある。
第１図は本発明の第１の実施例の半導体装置の構造を示
す基板平面図、第２図（Ａ），（Ｂ）はそれぞれ第１図
Ａ−Ａ′,B−Ｂ′断面に対応した基板縦断面図、第３図
は第１の実施例による半導体装置のコレクタ・エミッタ
間の電流−電圧特性の一例を示した実測例図、第４図
（Ａ），（Ｂ）は本発明の第２の実施例の半導体装置の
構造を示す基板平面図および基板縦断面図、第５図は第
２の実施例のn+pダイオードの逆方向の電流−電圧特性
の一例を示した実測例図、第６図（Ａ），（Ｂ）は本発
明の第３の実施例の半導体装置の構造を示す基板平面図
および基板縦断面図、第７図は第３の実施例のn+pダイ
オードの逆方向の電流−電圧特性の一例を示した一実測
図、第８図は従来技術による半導体装置の構造を示す基
板平面図、第９図（Ａ），（Ｂ）はそれぞれ第８図のＥ
−Ｅ′,F−Ｆ′断面に対応した基板縦断面図、第10図
（Ａ），（Ｂ）は従来技術による半導体装置の構造を示
す基板平面図および基板縦面図、第11図（Ａ），（Ｂ）
は従来技術による半導体装置の構造を示す基板平面図お
よび基板縦面図、第12図は本発明の第４の実施例の示す
基板平面図、第13図（ａ），（ｂ）はそれぞれ第12図の
Ａ−Ａ′,B−Ｂ′断面に対応した基板縦断面図、第14図
は第４の実施例の半導体装置のコレクタ・エミッタ間の
電流−電圧特性の一例を示した実測例図、第15図は第５
の実施例の半導体装置の構造を示す基板平面図、第16図
（ａ），（ｂ）はそれぞれ第15図Ｃ−Ｃ′,D−Ｄ′断面
図に対応した基板縦断面図、第17図は第５の実施例の半
導体装置のコレクタ・エミッタ間の電流−電圧特性の一
例を示した実測例図、第18図は従来技術による半導体装
置の構造を示す基板平面図、第19図（ａ），（ｂ）は第
18図Ｅ−Ｅ′,F−Ｆ′断面に対応した基板縦断面図、第
20図（ａ），（ｂ）は第18図Ｅ−Ｅ′,F−Ｆ′断面に対
応した基板縦断面図である。
す基板平面図、第２図（Ａ），（Ｂ）はそれぞれ第１図
Ａ−Ａ′,B−Ｂ′断面に対応した基板縦断面図、第３図
は第１の実施例による半導体装置のコレクタ・エミッタ
間の電流−電圧特性の一例を示した実測例図、第４図
（Ａ），（Ｂ）は本発明の第２の実施例の半導体装置の
構造を示す基板平面図および基板縦断面図、第５図は第
２の実施例のn+pダイオードの逆方向の電流−電圧特性
の一例を示した実測例図、第６図（Ａ），（Ｂ）は本発
明の第３の実施例の半導体装置の構造を示す基板平面図
および基板縦断面図、第７図は第３の実施例のn+pダイ
オードの逆方向の電流−電圧特性の一例を示した一実測
図、第８図は従来技術による半導体装置の構造を示す基
板平面図、第９図（Ａ），（Ｂ）はそれぞれ第８図のＥ
−Ｅ′,F−Ｆ′断面に対応した基板縦断面図、第10図
（Ａ），（Ｂ）は従来技術による半導体装置の構造を示
す基板平面図および基板縦面図、第11図（Ａ），（Ｂ）
は従来技術による半導体装置の構造を示す基板平面図お
よび基板縦面図、第12図は本発明の第４の実施例の示す
基板平面図、第13図（ａ），（ｂ）はそれぞれ第12図の
Ａ−Ａ′,B−Ｂ′断面に対応した基板縦断面図、第14図
は第４の実施例の半導体装置のコレクタ・エミッタ間の
電流−電圧特性の一例を示した実測例図、第15図は第５
の実施例の半導体装置の構造を示す基板平面図、第16図
（ａ），（ｂ）はそれぞれ第15図Ｃ−Ｃ′,D−Ｄ′断面
図に対応した基板縦断面図、第17図は第５の実施例の半
導体装置のコレクタ・エミッタ間の電流−電圧特性の一
例を示した実測例図、第18図は従来技術による半導体装
置の構造を示す基板平面図、第19図（ａ），（ｂ）は第
18図Ｅ−Ｅ′,F−Ｆ′断面に対応した基板縦断面図、第
20図（ａ），（ｂ）は第18図Ｅ−Ｅ′,F−Ｆ′断面に対
応した基板縦断面図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−62766（ＪＰ，Ａ) 特開 昭57−69776（ＪＰ，Ａ) 特開 昭58−58761（ＪＰ，Ａ) 特開 昭61−100957（ＪＰ，Ａ) 特開 昭61−284960（ＪＰ，Ａ)
Claims (4)
- 【請求項１】ベース領域、エミッタ領域およびコレクタ
領域からなる一つのバイポーラトランジスタにおいて、
前記コレクタ領域は絶縁物によって分離された複数の不
純物拡散領域が電気的に接続されて構成されていること
を特徴とする半導体装置。 - 【請求項２】前記複数の不純物拡散領域は、複数に分割
された不純物拡散窓上から不純物を拡散することによっ
て形成されていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】前記絶縁物によってトレンチ素子分離が形
成されていることを特徴とする請求項１記載の半導体装
置。 - 【請求項４】前記絶縁物はシリコン酸化物であることを
特徴とする請求項１記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22613290A JP3145694B2 (ja) | 1990-08-28 | 1990-08-28 | 半導体装置 |
| EP91307871A EP0473407A1 (en) | 1990-08-28 | 1991-08-28 | Semiconductor device with a divided active region |
| US07/751,113 US5285101A (en) | 1990-08-28 | 1991-08-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22613290A JP3145694B2 (ja) | 1990-08-28 | 1990-08-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04107829A JPH04107829A (ja) | 1992-04-09 |
| JP3145694B2 true JP3145694B2 (ja) | 2001-03-12 |
Family
ID=16840351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22613290A Expired - Fee Related JP3145694B2 (ja) | 1990-08-28 | 1990-08-28 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5285101A (ja) |
| EP (1) | EP0473407A1 (ja) |
| JP (1) | JP3145694B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3360970B2 (ja) * | 1995-05-22 | 2003-01-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US5820736A (en) * | 1996-12-23 | 1998-10-13 | Bouziane; Richard | Pyrolysing apparatus |
| US6624031B2 (en) * | 2001-11-20 | 2003-09-23 | International Business Machines Corporation | Test structure and methodology for semiconductor stress-induced defects and antifuse based on same test structure |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3958267A (en) * | 1973-05-07 | 1976-05-18 | National Semiconductor Corporation | Current scaling in lateral pnp structures |
| US4202005A (en) * | 1978-11-20 | 1980-05-06 | Trw Inc. | Distributed collector ballast resistor structure |
| JPS5690548A (en) * | 1979-11-20 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device by master slice system |
| JPS6266672A (ja) * | 1985-09-19 | 1987-03-26 | Sharp Corp | 半導体装置 |
| FR2592526B1 (fr) * | 1985-12-31 | 1988-10-14 | Radiotechnique Compelec | Circuit integre comportant un transistor lateral |
| FR2601504B1 (fr) * | 1986-07-09 | 1989-01-20 | Radiotechnique Compelec | Dispositif semiconducteur comportant un transistor pour logique integree a injection |
| IT1220189B (it) * | 1987-12-22 | 1990-06-06 | Sgs Thomson Microelectronics | Metodo per aumentare incrementalmente in fase di collaudo elettrico su fetta di un dispositivo integrato l'area di collettore di un transistore pnp laterale |
| US5023194A (en) * | 1988-02-11 | 1991-06-11 | Exar Corporation | Method of making a multicollector vertical pnp transistor |
| DE68928787T2 (de) * | 1988-04-11 | 1998-12-24 | Synergy Semiconductor Corp., Santa Clara, Calif. | Verfahren zur Herstellung eines Bipolartransistors |
| JPH027529A (ja) * | 1988-06-27 | 1990-01-11 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
| JP2894777B2 (ja) * | 1990-03-02 | 1999-05-24 | 日本電気株式会社 | 半導体装置 |
-
1990
- 1990-08-28 JP JP22613290A patent/JP3145694B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-28 US US07/751,113 patent/US5285101A/en not_active Expired - Fee Related
- 1991-08-28 EP EP91307871A patent/EP0473407A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0473407A1 (en) | 1992-03-04 |
| US5285101A (en) | 1994-02-08 |
| JPH04107829A (ja) | 1992-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US4766086A (en) | Method of gettering a semiconductor device and forming an isolation region therein | |
| JPS62219636A (ja) | 半導体装置 | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| JP2778553B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3145694B2 (ja) | 半導体装置 | |
| US6642096B2 (en) | Bipolar transistor manufacturing | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| US6806170B2 (en) | Method for forming an interface free layer of silicon on a substrate of monocrystalline silicon | |
| JP2652995B2 (ja) | 半導体装置およびその製造方法 | |
| US20030062598A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
| KR100273832B1 (ko) | 반도체 기판 및 그 제조방법 | |
| US4874712A (en) | Fabrication method of bipolar transistor | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JPS641933B2 (ja) | ||
| JPH04233737A (ja) | トランジスタの製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH04139821A (ja) | 半導体装置の製造方法 | |
| JPH05121343A (ja) | 半導体装置の製造方法 | |
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPH0451981B2 (ja) | ||
| JPH0774181A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |