JPH04107829A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04107829A JPH04107829A JP2226132A JP22613290A JPH04107829A JP H04107829 A JPH04107829 A JP H04107829A JP 2226132 A JP2226132 A JP 2226132A JP 22613290 A JP22613290 A JP 22613290A JP H04107829 A JPH04107829 A JP H04107829A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- regions
- semiconductor device
- region
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000009792 diffusion process Methods 0.000 claims abstract description 68
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 34
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052796 boron Inorganic materials 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 27
- 229910052698 phosphorus Inorganic materials 0.000 description 27
- 239000011574 phosphorus Substances 0.000 description 27
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 14
- 229910052787 antimony Inorganic materials 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910001439 antimony ion Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 241000282326 Felis catus Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にシリコン半導体装置に
関する。
関する。
従来、この種の半導体装置の不純物拡散領域は、その大
きさに関係なく分割されることなしに製造されてきた。
きさに関係なく分割されることなしに製造されてきた。
しかし、基板がシリコンの場合、リンやボロンやアンチ
モンを高濃度に拡散すると、不純物拡散領域の格子定数
が本来のシリコンの格子定数からずれる。この格子定数
のずれによる結晶の歪がシリコンの弾性限界を越えると
、不純物拡散領域およびその周りに結晶欠陥（ミスフィ
ツト転位）が発生することは一般に良く知られている。
モンを高濃度に拡散すると、不純物拡散領域の格子定数
が本来のシリコンの格子定数からずれる。この格子定数
のずれによる結晶の歪がシリコンの弾性限界を越えると
、不純物拡散領域およびその周りに結晶欠陥（ミスフィ
ツト転位）が発生することは一般に良く知られている。
例えば学術誌 ジャーナル・オブ・アブライド・フィジ
ックス１９６７１８巻ページ８１〜８７ （Ｊｏｕｒｎ
ａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ
、３８ＰＰ８１−８７（１９６７））ではＰ ２０ ｇ
を用いて１０００℃、１５分間拡散し、ウェハー表面の
リン濃度を３ ｘ １０２２ａｔｏｍｓ／ａａにした場
合、ミスフィツト転位が発生することが報告されている
。このようナミスフィット転位がバイポーラトランジス
タのエミッタ・ベース間の接合、ベース・コレクタ間の
接合やＭＯＳ）ランジスタのドレイン、ソース部等を貫
いた場合、接合リークの原因となる。このため、従来は
ミスフィツト転位が発生しないような不純物拡散濃度が
設定されている。
ックス１９６７１８巻ページ８１〜８７ （Ｊｏｕｒｎ
ａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ
、３８ＰＰ８１−８７（１９６７））ではＰ ２０ ｇ
を用いて１０００℃、１５分間拡散し、ウェハー表面の
リン濃度を３ ｘ １０２２ａｔｏｍｓ／ａａにした場
合、ミスフィツト転位が発生することが報告されている
。このようナミスフィット転位がバイポーラトランジス
タのエミッタ・ベース間の接合、ベース・コレクタ間の
接合やＭＯＳ）ランジスタのドレイン、ソース部等を貫
いた場合、接合リークの原因となる。このため、従来は
ミスフィツト転位が発生しないような不純物拡散濃度が
設定されている。
上述した半導体装置では不純物拡散領域の抵抗を低くす
るため不純物を高濃度に拡散した場合、拡散領域の表面
の不純物濃度が非常に高くなり、この部分からミスフィ
ツト転位が発生しないように不純物濃度をおさえている
ので、拡散領域の抵抗を十分に低くすることができない
という欠点がある。
るため不純物を高濃度に拡散した場合、拡散領域の表面
の不純物濃度が非常に高くなり、この部分からミスフィ
ツト転位が発生しないように不純物濃度をおさえている
ので、拡散領域の抵抗を十分に低くすることができない
という欠点がある。
本発明の半導体装置は、１つの活性領域となる不純物拡
散領域が２個以上に分割された不純物拡散領域を連結し
て形成されている。
散領域が２個以上に分割された不純物拡散領域を連結し
て形成されている。
本発明の半導体装置の作用として、１つ１つの不純物拡
散領域が従来技術よりも小さいため、ミスフィツト転位
の発生がな〈従来技術よりも高濃度に不純物を拡散でき
るため十分に不純物拡散領域の抵抗を低くすることがで
きる。
散領域が従来技術よりも小さいため、ミスフィツト転位
の発生がな〈従来技術よりも高濃度に不純物を拡散でき
るため十分に不純物拡散領域の抵抗を低くすることがで
きる。
本発明を具体的な実施例によって説明する。実施例は本
発明をシリコンバイポーラデバイスに応用した例である
。
発明をシリコンバイポーラデバイスに応用した例である
。
第１図は本発明の第１の実施例の半導体装置の構造につ
いて示した基板平面図である。第２図（Ａ）、 （Ｂ）
は本発明の第１の実施例の半導体装置の構造を示す第１
図Ａ−Ａ’ 、Ｂ−Ｂ’断面に対応した基板縦断面図で
ある。本発明の第１の実施例の半導体装置の構造は、基
板との電気的コンタクトをとるボロン拡散領域５，１０
が二酸化シリコン１，８によって分割されている。比抵
抗１０Ω・ＣｍのＰ型シリコン基板の一部に砒素（Ａｓ
）を５ Ｘ １０１９ａｔｏｍｓ／ ｃｒｌ、また他の
部分に硼素（ボロン）を２ Ｘ １０１８ａｔｏｍｓ／
ｃｆドーピングしてｎ’埋込層シロよびｐ＋埋込層を
形成した後、膜厚１μｍの通常のｎ型エピタキシャル膜
を成長し、さらに通常の微細加工技術および選択酸化技
術により二酸化シリコンの素子分離領域を形成した。
いて示した基板平面図である。第２図（Ａ）、 （Ｂ）
は本発明の第１の実施例の半導体装置の構造を示す第１
図Ａ−Ａ’ 、Ｂ−Ｂ’断面に対応した基板縦断面図で
ある。本発明の第１の実施例の半導体装置の構造は、基
板との電気的コンタクトをとるボロン拡散領域５，１０
が二酸化シリコン１，８によって分割されている。比抵
抗１０Ω・ＣｍのＰ型シリコン基板の一部に砒素（Ａｓ
）を５ Ｘ １０１９ａｔｏｍｓ／ ｃｒｌ、また他の
部分に硼素（ボロン）を２ Ｘ １０１８ａｔｏｍｓ／
ｃｆドーピングしてｎ’埋込層シロよびｐ＋埋込層を
形成した後、膜厚１μｍの通常のｎ型エピタキシャル膜
を成長し、さらに通常の微細加工技術および選択酸化技
術により二酸化シリコンの素子分離領域を形成した。
この際、ボロン拡散領域５，１０を形成する拡散窓を二
酸化シリコンの素子分離領域により分離した。その後、
この拡散窓にボロンを６ Ｘ １０ ”ａｔｏｍｓ／ｄ
イオン注入し、さらに熱処理を行い第１図および第２図
（Ａ）に示すような分割されたポロン拡散領域５．ＩＯ
を形成した。さらにコレクタ領域２．１４、ベース領域
３，１２、エミッタ領域４．１３を形成し、バイポーラ
トランジスタを作製した。また、比較試料としてボロン
拡散層の分割を行わないことを除いては、本発明の第１
の実施例と同様のプロセスを用いた従来技術を用いたバ
イポーラトランジスタを形成した（第８，９図）。この
際、ボロン拡散層形成におけるボロンイオン注入は、ド
ーズ量１ｘｌＯ１５と６Ｘ１０１５ａ ｆ ｏ ｍ ｓ
／ｃｒｌの２水準おこなった。
酸化シリコンの素子分離領域により分離した。その後、
この拡散窓にボロンを６ Ｘ １０ ”ａｔｏｍｓ／ｄ
イオン注入し、さらに熱処理を行い第１図および第２図
（Ａ）に示すような分割されたポロン拡散領域５．ＩＯ
を形成した。さらにコレクタ領域２．１４、ベース領域
３，１２、エミッタ領域４．１３を形成し、バイポーラ
トランジスタを作製した。また、比較試料としてボロン
拡散層の分割を行わないことを除いては、本発明の第１
の実施例と同様のプロセスを用いた従来技術を用いたバ
イポーラトランジスタを形成した（第８，９図）。この
際、ボロン拡散層形成におけるボロンイオン注入は、ド
ーズ量１ｘｌＯ１５と６Ｘ１０１５ａ ｆ ｏ ｍ ｓ
／ｃｒｌの２水準おこなった。
上記の本発明の半導体素子構造を用いたバイポーラトラ
ンジスタと従来技術を用いたバイポーラトランジスタの
ボロン拡散領域内の転位発生を透過電子顕微鏡を用いて
評価した。ボロンドーズ量が５ Ｘ １０１５ａｔｏｍ
ｓ／ｃｎである。従来技術のバイポーラトランジスタで
は３×４０μｍ角のポロン拡散領域当り、平均５７本の
転位が発生し、さらにそのうち平均２本の転位がベース
、エミッタ部まで延びていた。それに対して本発見の半
導体素子構造を用いたバイポーラトランジスタおよびボ
ロンドーズ量がｌ Ｘ １０ ”ａｔｏｍｓ／ｃｎ！で
ある従来技術を用いたバイポーラトランジスタにおいて
は、転位の発生は見られなかった。さらにベース・エミ
ッタ間の電流・電圧特性の測定を行った。
ンジスタと従来技術を用いたバイポーラトランジスタの
ボロン拡散領域内の転位発生を透過電子顕微鏡を用いて
評価した。ボロンドーズ量が５ Ｘ １０１５ａｔｏｍ
ｓ／ｃｎである。従来技術のバイポーラトランジスタで
は３×４０μｍ角のポロン拡散領域当り、平均５７本の
転位が発生し、さらにそのうち平均２本の転位がベース
、エミッタ部まで延びていた。それに対して本発見の半
導体素子構造を用いたバイポーラトランジスタおよびボ
ロンドーズ量がｌ Ｘ １０ ”ａｔｏｍｓ／ｃｎ！で
ある従来技術を用いたバイポーラトランジスタにおいて
は、転位の発生は見られなかった。さらにベース・エミ
ッタ間の電流・電圧特性の測定を行った。
第３図はその結果を示したものである。本発明の半導体
素子構造を用いたバイポーラトランジスタはボロンドー
ズ量が５ Ｘ １０ ”ａｔｏｍｓ／ Ｃｉである従来
技術を用いたバイポーラトランジスタに比ベリーク電流
を大幅に低くすることができ、またドーズ量が１ ｘ
１０１５ａｔｏｍｓ／Ｃｉである従来技術を用いたバイ
ポーラトランジスタと同程度のリーク電流であった。
素子構造を用いたバイポーラトランジスタはボロンドー
ズ量が５ Ｘ １０ ”ａｔｏｍｓ／ Ｃｉである従来
技術を用いたバイポーラトランジスタに比ベリーク電流
を大幅に低くすることができ、またドーズ量が１ ｘ
１０１５ａｔｏｍｓ／Ｃｉである従来技術を用いたバイ
ポーラトランジスタと同程度のリーク電流であった。
次にポロン拡散層の抵抗を測定した。ポロンドーズ量が
Ｉ Ｘ １０１Ｓａｔｏｍｓ／ｃｉであるポロン拡散層
では、本発見の半導体素子構造を用いたポロン拡散層お
よびポロンドーズ量が５ Ｘ １０１５ａｔｏｍｓ／ｄ
であるポロン拡散層の約５倍の抵抗値であった。
Ｉ Ｘ １０１Ｓａｔｏｍｓ／ｃｉであるポロン拡散層
では、本発見の半導体素子構造を用いたポロン拡散層お
よびポロンドーズ量が５ Ｘ １０１５ａｔｏｍｓ／ｄ
であるポロン拡散層の約５倍の抵抗値であった。
次に第２の実施例を示す。本実施例は、トレンチ素子分
離を用いてアンチモン（ｓｂ）拡散層を分割した例であ
る。第４図は本発明の第２の実施例の半導体装置の構造
について示した基板平面図（第４図（Ａ））および（１
）のｃ−ｃ’断面に対応した基板縦断面図である（第一
４図（Ｂ））。本発明の第２の実施例の半導体装置の構
造はアンチモン拡散層１５がトレンチ素子分離によって
分割されていることを特徴とする。
離を用いてアンチモン（ｓｂ）拡散層を分割した例であ
る。第４図は本発明の第２の実施例の半導体装置の構造
について示した基板平面図（第４図（Ａ））および（１
）のｃ−ｃ’断面に対応した基板縦断面図である（第一
４図（Ｂ））。本発明の第２の実施例の半導体装置の構
造はアンチモン拡散層１５がトレンチ素子分離によって
分割されていることを特徴とする。
比抵抗１５Ω・（１）のＰ型シリコン基板に通常の微細
加工技術、ドライエツチング技術およびポリシリコンあ
るいはシリコン酸化膜成長により分割されたトレンチ素
子分離１６を形成し、その後、熱酸化、シリコン窒化膜
の成長および通常の微細加工技術によりアンチモン拡散
窓を形成した。その後、この拡散窓内にアンチモンをド
ーズ量５×１０ ”ａｔｏｍｓ／ａＪイオン注入し、さ
らに１２００℃、窒素中で５時間処理を行い、ｎ ＋
ｐ接合ダイオードを作製した。また、比較試料としてト
レンチ素子分離によるアンチモン拡散層の分割を行なわ
ないことを除いては本発明の第２の実施例と同様のプロ
セスを用いた従来技術によるｎ ＋ ｐ接合ダイオード
を形成した（第１０図）。この際、アンチモンイオン注
入のドーズ量はＩ Ｘ １０ ”ａｔｏｍｓ／ｄと５
ｘ １０１５ａｔｏｍｓ／ｃｙ！＋の２水準行った。
加工技術、ドライエツチング技術およびポリシリコンあ
るいはシリコン酸化膜成長により分割されたトレンチ素
子分離１６を形成し、その後、熱酸化、シリコン窒化膜
の成長および通常の微細加工技術によりアンチモン拡散
窓を形成した。その後、この拡散窓内にアンチモンをド
ーズ量５×１０ ”ａｔｏｍｓ／ａＪイオン注入し、さ
らに１２００℃、窒素中で５時間処理を行い、ｎ ＋
ｐ接合ダイオードを作製した。また、比較試料としてト
レンチ素子分離によるアンチモン拡散層の分割を行なわ
ないことを除いては本発明の第２の実施例と同様のプロ
セスを用いた従来技術によるｎ ＋ ｐ接合ダイオード
を形成した（第１０図）。この際、アンチモンイオン注
入のドーズ量はＩ Ｘ １０ ”ａｔｏｍｓ／ｄと５
ｘ １０１５ａｔｏｍｓ／ｃｙ！＋の２水準行った。
上記の本発明の半導体素子構造を用いたｎ ＋ ｐダイ
オードと従来技術によるｎ ＋ ｐダイオードのアンチ
モン拡散層の転位発生を透過電子顕微鏡を用いて評価し
た。５ Ｘ １０１５ａｔｏｍｓ／Ｃｎｔアンチモンを
イオン注入した従来技術を用いてｎ ＋ ｐ接合タイオ
ードではアンチモン拡散層より３×１５μｍ角のアンチ
モン拡散層当り平均３４本の転位が発生していた。それ
に対してＩ Ｘ １０ ”ａｔｏｍｓ／ａｄアンチモン
をイオン注入した従来技術を用いたｎ＋ｐダイオードお
よび本発明の半導体素子構造を用いたｎ ＋ ｐダイオ
ードにおいては転位の発生は見られなかった。さらにｎ
＋ｐダイオードの逆方向電圧電流特性の測定を行った。
オードと従来技術によるｎ ＋ ｐダイオードのアンチ
モン拡散層の転位発生を透過電子顕微鏡を用いて評価し
た。５ Ｘ １０１５ａｔｏｍｓ／Ｃｎｔアンチモンを
イオン注入した従来技術を用いてｎ ＋ ｐ接合タイオ
ードではアンチモン拡散層より３×１５μｍ角のアンチ
モン拡散層当り平均３４本の転位が発生していた。それ
に対してＩ Ｘ １０ ”ａｔｏｍｓ／ａｄアンチモン
をイオン注入した従来技術を用いたｎ＋ｐダイオードお
よび本発明の半導体素子構造を用いたｎ ＋ ｐダイオ
ードにおいては転位の発生は見られなかった。さらにｎ
＋ｐダイオードの逆方向電圧電流特性の測定を行った。
第５図はその結果を示したものである。本発明を用いた
ｎ ＋ ｐダイオードは５ Ｘ １０１５ａｔｏｍｓ／
ｃａｌアンチモンをイオン注入した従来技術によるｎ
＋ ｐダイオードに比べてリーク電流を大幅に低くする
ことができ、またＩ Ｘ １０１５ａｔｏｍｓ／ｃｎｆ
アンチモンをイオン注入した従来技術によるｎ ＋ ｐ
ダイオードと同程度のリーク電流であった。
ｎ ＋ ｐダイオードは５ Ｘ １０１５ａｔｏｍｓ／
ｃａｌアンチモンをイオン注入した従来技術によるｎ
＋ ｐダイオードに比べてリーク電流を大幅に低くする
ことができ、またＩ Ｘ １０１５ａｔｏｍｓ／ｃｎｆ
アンチモンをイオン注入した従来技術によるｎ ＋ ｐ
ダイオードと同程度のリーク電流であった。
次に第３の実施例を示す。これはリン拡散領域を分割し
た例について示す。第６図は本発明の第３の実施例の半
導体素子の構造について示した基板平面図（第６図（Ａ
））および（１）のｃ−ｃ’断面に対応した基板縦断面
図である（第６図（Ｂ））。本発明の第３の実施例の半
導体装置の構造はリン拡散層２１が分割されていること
を特徴としている。
た例について示す。第６図は本発明の第３の実施例の半
導体素子の構造について示した基板平面図（第６図（Ａ
））および（１）のｃ−ｃ’断面に対応した基板縦断面
図である（第６図（Ｂ））。本発明の第３の実施例の半
導体装置の構造はリン拡散層２１が分割されていること
を特徴としている。
比抵抗１０Ω・σのＰ型シリコン基板に熱酸化。
シリコン窒化膜成長および通常の微細加工技術によりリ
ン拡散窓を形成した。その後、この拡散窓内にリンをド
ーズ量６ Ｘ １０ ”ａｔｏｍｓ／ ｃｔＡイオン注
入し、さらに１１００℃、２時間窒素中で熱処理を行い
、ｎ＋ｐダイオードを作製した。また、比較試料として
拡散窓の分割によるリン拡散層の分割を行なわないこと
を除いては本発明の第３の実施例と同様のプロセスを用
いた従来技術によるｎ＋ｐ接合ダイオードを形成した（
第１１図）。この際リンのイオン注入のドーズ量はＩ
Ｘ １０ ”ａｔｏｍｓ／ｄと６ Ｘ １０ ”ａｔｏ
ｍｓ／ｃｒＡの２水準行った。
ン拡散窓を形成した。その後、この拡散窓内にリンをド
ーズ量６ Ｘ １０ ”ａｔｏｍｓ／ ｃｔＡイオン注
入し、さらに１１００℃、２時間窒素中で熱処理を行い
、ｎ＋ｐダイオードを作製した。また、比較試料として
拡散窓の分割によるリン拡散層の分割を行なわないこと
を除いては本発明の第３の実施例と同様のプロセスを用
いた従来技術によるｎ＋ｐ接合ダイオードを形成した（
第１１図）。この際リンのイオン注入のドーズ量はＩ
Ｘ １０ ”ａｔｏｍｓ／ｄと６ Ｘ １０ ”ａｔｏ
ｍｓ／ｃｒＡの２水準行った。
前述の本発明の半導体素子構造を用いたｎ＋ｐダイオー
ドと従来技術によるｎ ＋ ｐダイオードのリン拡散層
の転位発生を透過電子顕微鏡を用いて評価した。６ ｘ
１０ ”ａｔｏｍｓ／ｃａｔリンをイオン注入した従
来技術を用いたｎ ＋ ｐ接合ダイオードでは、リン拡
散層より４Ｘ１０１５μｍ角のリン拡散層当り、平均３
７本の転位が発生していた。それに対して１ ｘ １０
”ａｔｏｍｓ／ａＡリンをイオン注入した従来技術を
用いたｎ ＋ ｐダイオードおよび本発明の半導体素子
構造を用いたｎ ＋ ｐダイオードにおいては転位の発
生は見られなかった。さらにｎ”ｐダイオードの逆方向
電圧電流特性の測定を行った。第７図はその結果を示し
たものである。
ドと従来技術によるｎ ＋ ｐダイオードのリン拡散層
の転位発生を透過電子顕微鏡を用いて評価した。６ ｘ
１０ ”ａｔｏｍｓ／ｃａｔリンをイオン注入した従
来技術を用いたｎ ＋ ｐ接合ダイオードでは、リン拡
散層より４Ｘ１０１５μｍ角のリン拡散層当り、平均３
７本の転位が発生していた。それに対して１ ｘ １０
”ａｔｏｍｓ／ａＡリンをイオン注入した従来技術を
用いたｎ ＋ ｐダイオードおよび本発明の半導体素子
構造を用いたｎ ＋ ｐダイオードにおいては転位の発
生は見られなかった。さらにｎ”ｐダイオードの逆方向
電圧電流特性の測定を行った。第７図はその結果を示し
たものである。
本発明を用いたｎ ＋ ｐダイオードは６Ｘ１０”ａｔ
ｏｍｓ／ｃｎｔリンをイオン注入した従来技術によるｎ
”ｐダイオードに比べてリーク電流を大幅に低くするこ
とができ、また、Ｉ Ｘ １０１５ａｔｏｍｓ／ ｃｎ
ｔリンをイオン注入した従来技術によるｎ ＋ ｐダイ
オードと同程度のリーク電流であった。
ｏｍｓ／ｃｎｔリンをイオン注入した従来技術によるｎ
”ｐダイオードに比べてリーク電流を大幅に低くするこ
とができ、また、Ｉ Ｘ １０１５ａｔｏｍｓ／ ｃｎ
ｔリンをイオン注入した従来技術によるｎ ＋ ｐダイ
オードと同程度のリーク電流であった。
第１２図は本発明の第４の実施例の半導体装置構造につ
いて示した基板平面図である。第１３ｉｆｆｌ（ａ）、
（ｂ）は本発明の第１の実施例の半導体装置構造を示
す第１図Ａ−Ａ’、Ｂ−Ｂ’断面に対応した基板縦断面
図である。本発明の第４の実施例の半導体装置構造はコ
レクタ領域２，１１がトレンチ素子分離１によって分割
されている。比抵抗ｌＯΩ・σのＰ型シリコン基板の一
部に砒素（Ａｓ）を５Ｘ１０”原子／ｄ）−ピングして
ｎ“埋込層を形成した後、膜厚１μｍの通常のｎ型エピ
タキシャル膜を成長し、さらに通常の微細加工技術。
いて示した基板平面図である。第１３ｉｆｆｌ（ａ）、
（ｂ）は本発明の第１の実施例の半導体装置構造を示
す第１図Ａ−Ａ’、Ｂ−Ｂ’断面に対応した基板縦断面
図である。本発明の第４の実施例の半導体装置構造はコ
レクタ領域２，１１がトレンチ素子分離１によって分割
されている。比抵抗ｌＯΩ・σのＰ型シリコン基板の一
部に砒素（Ａｓ）を５Ｘ１０”原子／ｄ）−ピングして
ｎ“埋込層を形成した後、膜厚１μｍの通常のｎ型エピ
タキシャル膜を成長し、さらに通常の微細加工技術。
ドライエツチング技術およびポリシリコン成長により分
割されたトレンチ素子分離を形成した。その後、熱酸化
、シリコン窒化膜成長および通常の微細加工技術により
コレクタ拡散領域を形成した。
割されたトレンチ素子分離を形成した。その後、熱酸化
、シリコン窒化膜成長および通常の微細加工技術により
コレクタ拡散領域を形成した。
その後キャリアガスとして窒素と酸素の嵌合ガスを用い
て、１１０００ｐｐのＰＯ（１３によって９５０℃で１
５分間拡散し、その後１０００℃窒素雰囲気中で２０分
間リンの押し込み拡散を行った。その後、イオン注入法
によりベース領域とエミッタ領域を形成した。
て、１１０００ｐｐのＰＯ（１３によって９５０℃で１
５分間拡散し、その後１０００℃窒素雰囲気中で２０分
間リンの押し込み拡散を行った。その後、イオン注入法
によりベース領域とエミッタ領域を形成した。
一方、比較試料としてトレンチ素子分離によるコレクタ
領域の分割を行なわないことを除いて本発明の第４の実
施例と同様のプロセスを用いた従来技術によるバイポー
ラトランジスタを形成した（第１８図、第１９図）。こ
の際、リンの拡散はＩＱｏｏｐｐｍの濃度のＰＯ（１３
を用い９５０℃で６分間と１５分間の２水準の時間行っ
た。
領域の分割を行なわないことを除いて本発明の第４の実
施例と同様のプロセスを用いた従来技術によるバイポー
ラトランジスタを形成した（第１８図、第１９図）。こ
の際、リンの拡散はＩＱｏｏｐｐｍの濃度のＰＯ（１３
を用い９５０℃で６分間と１５分間の２水準の時間行っ
た。
上記の本発明のバイポーラトランジスタと従来技術によ
るバイポーラトランジスタのコレクタ部の転位の発生を
透過電子顕微鏡１を用いて評価した。１５分間リン拡散
を行った従来技術のバイポーラトランジスタでは、コレ
クタ部より２Ｘ２０μｍ角のコレクタ領域当り、平均２
６本の転位が発生し、さらにそのうち平均２本の転位が
ベース、エミッタ部まで延びていた。それに対して６分
間リン拡散を行った従来技術のバイポーラトランジスタ
と本発明のバイポーラトランジスタにおいては転位の発
生が見られなかった。さらにコレクタ・エミッタ間の電
流・電圧特性の測定を行った。第１４図はその結果を示
したものである。本発明のバイポーラトランジスタは１
５分間リン拡散を行った従来技術のバイポーラトランジ
スタに比べてリーク電流を大幅に低くすることができ、
また６分間リン拡散を行った従来技術のバイポーラトラ
ンジスタと同程度のリーク電流であった。
るバイポーラトランジスタのコレクタ部の転位の発生を
透過電子顕微鏡１を用いて評価した。１５分間リン拡散
を行った従来技術のバイポーラトランジスタでは、コレ
クタ部より２Ｘ２０μｍ角のコレクタ領域当り、平均２
６本の転位が発生し、さらにそのうち平均２本の転位が
ベース、エミッタ部まで延びていた。それに対して６分
間リン拡散を行った従来技術のバイポーラトランジスタ
と本発明のバイポーラトランジスタにおいては転位の発
生が見られなかった。さらにコレクタ・エミッタ間の電
流・電圧特性の測定を行った。第１４図はその結果を示
したものである。本発明のバイポーラトランジスタは１
５分間リン拡散を行った従来技術のバイポーラトランジ
スタに比べてリーク電流を大幅に低くすることができ、
また６分間リン拡散を行った従来技術のバイポーラトラ
ンジスタと同程度のリーク電流であった。
次にバイポーラトランジスタの高速動作性能を表す遮断
周波数の測定を行った。その結果、本発明のバイポーラ
トランジスタは６分間リン拡散を行った従来技術による
バイポーラトランジスタに比べて遮断周波数が１．３倍
に増加した。この遮断周波数の増加は本発明のデバイス
構造によりコレクタ部から転位が発生することなくコレ
クタ領域の抵抗を下げることができたためであると考え
られる。
周波数の測定を行った。その結果、本発明のバイポーラ
トランジスタは６分間リン拡散を行った従来技術による
バイポーラトランジスタに比べて遮断周波数が１．３倍
に増加した。この遮断周波数の増加は本発明のデバイス
構造によりコレクタ部から転位が発生することなくコレ
クタ領域の抵抗を下げることができたためであると考え
られる。
次に第５の実施例に示す。これはトレンチ素子分離を用
いずに、コレクタ領域を分割し、さらにコレクタ電極と
してポリシリコンを用いた例を示す。第１５図は本発明
の第５の実施例の半導体装置の構造について示した基板
平面図である。第１６図（ａ）、 （ｂ）は本発明の第
５の実施例の構造について示した第１５図（、−Ｃ′、
Ｄ−Ｄ’断面に対応した基板縦断面図である。本発明の
第５の実施例の半導体装置の構造はコレクタ領域１５゜
２４が分割されている。
いずに、コレクタ領域を分割し、さらにコレクタ電極と
してポリシリコンを用いた例を示す。第１５図は本発明
の第５の実施例の半導体装置の構造について示した基板
平面図である。第１６図（ａ）、 （ｂ）は本発明の第
５の実施例の構造について示した第１５図（、−Ｃ′、
Ｄ−Ｄ’断面に対応した基板縦断面図である。本発明の
第５の実施例の半導体装置の構造はコレクタ領域１５゜
２４が分割されている。
第４の実施例と同様に比抵抗１０Ω・印のＰ型シリコン
基板の一部に砒素（Ａｓ）をドーピングしてｎ＋埋込層
を形成した後、ｎ型エピタキシャル膜を成長し、さらに
トレンチ素子分離を形成した。その後熱酸化、窒化膜成
長および通常の微細加工技術によりコレクタ拡散窓を形
成した。この際、このコレクタ拡散窓を３つに分離した
。その後、ポリシリコン成長および通常の微細加工技術
によりコレクタ拡散窓の上にポリシリコンを形成し、さ
らにキャリアガスとして窒素と酸素の混合ガスを用いて
１０００ｐｐｍのＰ ＯＣ１２３によって９５０℃で１
５分間拡散し、その後１０００℃窒素雰囲気中で２０分
間リンの押し込み拡散を行った。その後、イオン注入法
によりＰ型ベース領域とｎ＋エミッタ領域を形成した。
基板の一部に砒素（Ａｓ）をドーピングしてｎ＋埋込層
を形成した後、ｎ型エピタキシャル膜を成長し、さらに
トレンチ素子分離を形成した。その後熱酸化、窒化膜成
長および通常の微細加工技術によりコレクタ拡散窓を形
成した。この際、このコレクタ拡散窓を３つに分離した
。その後、ポリシリコン成長および通常の微細加工技術
によりコレクタ拡散窓の上にポリシリコンを形成し、さ
らにキャリアガスとして窒素と酸素の混合ガスを用いて
１０００ｐｐｍのＰ ＯＣ１２３によって９５０℃で１
５分間拡散し、その後１０００℃窒素雰囲気中で２０分
間リンの押し込み拡散を行った。その後、イオン注入法
によりＰ型ベース領域とｎ＋エミッタ領域を形成した。
また比較試料としてコレクタ拡散窓の分割によるコレク
タ領域の分割を行なわないことを除いて本発明の第１の
実施例と同様のプロセスを用いた従来技術によるバイポ
ーラトランジスタを形成した（第１８．２０図）。この
際、リン拡散は１１０００ｐｐの濃度のＰＯＣｊ２３を
用い９５０℃で６分間と１５分間の２水準の時間行った
。
タ領域の分割を行なわないことを除いて本発明の第１の
実施例と同様のプロセスを用いた従来技術によるバイポ
ーラトランジスタを形成した（第１８．２０図）。この
際、リン拡散は１１０００ｐｐの濃度のＰＯＣｊ２３を
用い９５０℃で６分間と１５分間の２水準の時間行った
。
上記の本発明のバイポーラトランジスタと従来技術によ
るバイポーラトランジスタのコレクタ部の転位の発生を
透過電子顕微鏡を用いて評価した。
るバイポーラトランジスタのコレクタ部の転位の発生を
透過電子顕微鏡を用いて評価した。
１５分間リン拡散を行った従来技術のバイポーラトラン
ジスタではコレクタ部より２×２０μｍ角のコレクタ領
域当り、平均２７本の転位が発生し、さらにそのうち平
均２本の転位がベース、エミッタ部まで延びていた。そ
れに対して６分間リン拡散を行った従来技術のバイポー
ラトランジスタと本発見のバイポーラトランジスタにお
いては転位の発生が見られなかった。さらに、コレクタ
・エミッタ間の電流・電圧特性の測定を行った。第１７
図はその結果を示したものである。本発明のバイポーラ
トランジスタは１５分間リン拡散を行った従来技術のバ
イポーラトランジスタに比べてリーク電流を大幅に低く
することができ、また６分間リン拡散を行った従来技術
のバイポーラトランジスタと同程度のリーク電流であっ
た。
ジスタではコレクタ部より２×２０μｍ角のコレクタ領
域当り、平均２７本の転位が発生し、さらにそのうち平
均２本の転位がベース、エミッタ部まで延びていた。そ
れに対して６分間リン拡散を行った従来技術のバイポー
ラトランジスタと本発見のバイポーラトランジスタにお
いては転位の発生が見られなかった。さらに、コレクタ
・エミッタ間の電流・電圧特性の測定を行った。第１７
図はその結果を示したものである。本発明のバイポーラ
トランジスタは１５分間リン拡散を行った従来技術のバ
イポーラトランジスタに比べてリーク電流を大幅に低く
することができ、また６分間リン拡散を行った従来技術
のバイポーラトランジスタと同程度のリーク電流であっ
た。
次にバイポーラトランジスタの高速動作性能を表す遮断
周波数の測定を行った。その結果、本発明のバイポーラ
トランジスタは６分間リン拡散を行った従来技術による
バイポーラトランジスタに比べて遮断周波数が１．２倍
に増加した。この遮断周波数の増加は、本発明のデバイ
ス構造によりコレクタ部から転位が発生することなくコ
レクタ領域の抵抗を下げることができたためであると考
えられる。
周波数の測定を行った。その結果、本発明のバイポーラ
トランジスタは６分間リン拡散を行った従来技術による
バイポーラトランジスタに比べて遮断周波数が１．２倍
に増加した。この遮断周波数の増加は、本発明のデバイ
ス構造によりコレクタ部から転位が発生することなくコ
レクタ領域の抵抗を下げることができたためであると考
えられる。
以上説明したように本発明は、結晶欠陥が発生せず欠陥
によるリークが生じない状態での抵抗を低くすることが
可能なため半導体装置を高速化できる効果がある。
によるリークが生じない状態での抵抗を低くすることが
可能なため半導体装置を高速化できる効果がある。
第１図は本発明の第１の実施例の半導体装置の構造を示
す基板平面図、第２図（Ａ）、 （Ｂ）はそれぞれ第１
図Ａ−Ａ’、Ｂ−Ｂ’断面に対応した基板縦断面図、第
３図は第１の実施例による半導体装置のコレクタ・エミ
ッタ間の電流−電圧特性の一例を示した実測例図、第４
図（Ａ）、 （Ｂ）は本発明の第２の実施例の半導体装
置の構造を示す基板平面図および基板縦断面図、第５図
は第２の実施例のｎ＋ｐダイオードの逆方向の電流−電
圧特性の一例を示した実測例図、第６図（Ａ）、 （Ｂ
）は本発明の第３の実施例の半導体装置の構造を示す基
板平面図および基板縦断面図、第７図は第３の実施例の
ｎ＋ｐダイオードの逆方向の電流−電圧特性の一例を示
したー実測図、第８図は従来技術による半導体装置の構
造を示す基板平面図、第９図（Ａ）。 （Ｂ）はそれぞれ第８図のＥ−Ｅ’ 、Ｆ−Ｆ’断面に
対応した基板縦断面図、第１０図（Ａ）、 （Ｂ）は従
来技術による半導体装置の構造を示す基板平面図および
基板縦面図、第１１図（Ａ）、 （Ｂ）は従来技術によ
る半導体装置の構造を示す基板平面図および基板縦面図
、第１２図は本発明の第４の実施例の示す基板平面図、
第１３図（ａ）、 （ｂ）はそれぞれ第１２図のＡ−Ａ
’、Ｂ−Ｂ’断面に対応した基板縦断面図、第１４図は
第４の実施例の半導体装置のコレクタ・エミッタ間の電
流−電圧特性の−例を示した実測例図、第１５図は第５
の実施例の半導体装置の構造を示す基板平面図、第１６
図（ａ）。 （ｂ）はそれぞれ第１５図Ｃ−Ｃ’ 、Ｄ−Ｄ’断面に
対応した基板縦断面図、第１７図は第５の実施例の半導
体装置のコレクタ・エミッタ間の電流−電圧特性の一例
を示した実測例図、第１８図は従来技術による半導体装
置の構造を示す基板平面図、第１９図（ａ）、 （ｂ）
は第１８図Ｅ−Ｅ’ 、Ｆ−Ｆ’断面に対応した基板縦
断面図、第２０図（ａ）、 （ｂ）は第１８図Ｅ−Ｅ’
、Ｆ−Ｆ’断面に対応した基板縦断面図である。 代理人 弁理士 内 原 音 電ｆＥ（和丈１イａ） θ ／ ？ 電 圧 （才Ｕ対 イＩｔ少 第 ５図 ！ ？ づ 電圧 （相対４１） 第 ７図 θ ｆ ？ 電 圧 （オＵン十イ、Ｈ） 第 １４図 ρ ｌ ？ 電 圧 （＃Ｉ＃］ イ直） 第 ！７図
す基板平面図、第２図（Ａ）、 （Ｂ）はそれぞれ第１
図Ａ−Ａ’、Ｂ−Ｂ’断面に対応した基板縦断面図、第
３図は第１の実施例による半導体装置のコレクタ・エミ
ッタ間の電流−電圧特性の一例を示した実測例図、第４
図（Ａ）、 （Ｂ）は本発明の第２の実施例の半導体装
置の構造を示す基板平面図および基板縦断面図、第５図
は第２の実施例のｎ＋ｐダイオードの逆方向の電流−電
圧特性の一例を示した実測例図、第６図（Ａ）、 （Ｂ
）は本発明の第３の実施例の半導体装置の構造を示す基
板平面図および基板縦断面図、第７図は第３の実施例の
ｎ＋ｐダイオードの逆方向の電流−電圧特性の一例を示
したー実測図、第８図は従来技術による半導体装置の構
造を示す基板平面図、第９図（Ａ）。 （Ｂ）はそれぞれ第８図のＥ−Ｅ’ 、Ｆ−Ｆ’断面に
対応した基板縦断面図、第１０図（Ａ）、 （Ｂ）は従
来技術による半導体装置の構造を示す基板平面図および
基板縦面図、第１１図（Ａ）、 （Ｂ）は従来技術によ
る半導体装置の構造を示す基板平面図および基板縦面図
、第１２図は本発明の第４の実施例の示す基板平面図、
第１３図（ａ）、 （ｂ）はそれぞれ第１２図のＡ−Ａ
’、Ｂ−Ｂ’断面に対応した基板縦断面図、第１４図は
第４の実施例の半導体装置のコレクタ・エミッタ間の電
流−電圧特性の−例を示した実測例図、第１５図は第５
の実施例の半導体装置の構造を示す基板平面図、第１６
図（ａ）。 （ｂ）はそれぞれ第１５図Ｃ−Ｃ’ 、Ｄ−Ｄ’断面に
対応した基板縦断面図、第１７図は第５の実施例の半導
体装置のコレクタ・エミッタ間の電流−電圧特性の一例
を示した実測例図、第１８図は従来技術による半導体装
置の構造を示す基板平面図、第１９図（ａ）、 （ｂ）
は第１８図Ｅ−Ｅ’ 、Ｆ−Ｆ’断面に対応した基板縦
断面図、第２０図（ａ）、 （ｂ）は第１８図Ｅ−Ｅ’
、Ｆ−Ｆ’断面に対応した基板縦断面図である。 代理人 弁理士 内 原 音 電ｆＥ（和丈１イａ） θ ／ ？ 電 圧 （才Ｕ対 イＩｔ少 第 ５図 ！ ？ づ 電圧 （相対４１） 第 ７図 θ ｆ ？ 電 圧 （オＵン十イ、Ｈ） 第 １４図 ρ ｌ ？ 電 圧 （＃Ｉ＃］ イ直） 第 ！７図
Claims (6)
- （１）１つの活性領域となる不純物拡散領域が２個以上
に分割された不純物拡散領域を連結して形成されている
ことを特徴とする半導体装置。 - （２）前記不純物拡散領域はバイポーラトランジスタの
コレクタ領域であることを特徴とする請求項１の半導体
装置。 - （３）前記不純物拡散領域がトレンチ素子分離によって
分割されていることを特徴とする請求項１又は２記載の
半導体装置。 - （４）前記不純物拡散領域がシリコン酸化物によって分
離されていることを特徴とする請求項１又は２記載の半
導体装置。 - （５）前記不純物拡散領域が拡散窓を分割することによ
って分割されていることを特徴とする請求項１又は２記
載の半導体装置。 - （６）前記コレクタ領域のコンタクトがポリシリコンで
あることを特徴とする請求項２記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22613290A JP3145694B2 (ja) | 1990-08-28 | 1990-08-28 | 半導体装置 |
| EP91307871A EP0473407A1 (en) | 1990-08-28 | 1991-08-28 | Semiconductor device with a divided active region |
| US07/751,113 US5285101A (en) | 1990-08-28 | 1991-08-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22613290A JP3145694B2 (ja) | 1990-08-28 | 1990-08-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04107829A true JPH04107829A (ja) | 1992-04-09 |
| JP3145694B2 JP3145694B2 (ja) | 2001-03-12 |
Family
ID=16840351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22613290A Expired - Fee Related JP3145694B2 (ja) | 1990-08-28 | 1990-08-28 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5285101A (ja) |
| EP (1) | EP0473407A1 (ja) |
| JP (1) | JP3145694B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3360970B2 (ja) * | 1995-05-22 | 2003-01-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US5820736A (en) * | 1996-12-23 | 1998-10-13 | Bouziane; Richard | Pyrolysing apparatus |
| US6624031B2 (en) * | 2001-11-20 | 2003-09-23 | International Business Machines Corporation | Test structure and methodology for semiconductor stress-induced defects and antifuse based on same test structure |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3958267A (en) * | 1973-05-07 | 1976-05-18 | National Semiconductor Corporation | Current scaling in lateral pnp structures |
| US4202005A (en) * | 1978-11-20 | 1980-05-06 | Trw Inc. | Distributed collector ballast resistor structure |
| JPS5690548A (en) * | 1979-11-20 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device by master slice system |
| JPS6266672A (ja) * | 1985-09-19 | 1987-03-26 | Sharp Corp | 半導体装置 |
| FR2592526B1 (fr) * | 1985-12-31 | 1988-10-14 | Radiotechnique Compelec | Circuit integre comportant un transistor lateral |
| FR2601504B1 (fr) * | 1986-07-09 | 1989-01-20 | Radiotechnique Compelec | Dispositif semiconducteur comportant un transistor pour logique integree a injection |
| IT1220189B (it) * | 1987-12-22 | 1990-06-06 | Sgs Thomson Microelectronics | Metodo per aumentare incrementalmente in fase di collaudo elettrico su fetta di un dispositivo integrato l'area di collettore di un transistore pnp laterale |
| US5023194A (en) * | 1988-02-11 | 1991-06-11 | Exar Corporation | Method of making a multicollector vertical pnp transistor |
| JP2905216B2 (ja) * | 1988-04-11 | 1999-06-14 | シナージー セミコンダクター コーポレーション | 高性能バイポーラ構造製造方法 |
| JPH027529A (ja) * | 1988-06-27 | 1990-01-11 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
| JP2894777B2 (ja) * | 1990-03-02 | 1999-05-24 | 日本電気株式会社 | 半導体装置 |
-
1990
- 1990-08-28 JP JP22613290A patent/JP3145694B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-28 US US07/751,113 patent/US5285101A/en not_active Expired - Fee Related
- 1991-08-28 EP EP91307871A patent/EP0473407A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP3145694B2 (ja) | 2001-03-12 |
| EP0473407A1 (en) | 1992-03-04 |
| US5285101A (en) | 1994-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09186172A (ja) | 集積電子装置 | |
| JPS58154267A (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JP2778553B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0644568B2 (ja) | 横型トランジスタの製造方法 | |
| KR20000012129A (ko) | 인듐이 도핑된 베이스를 갖는 실리콘 게르마늄 헤테로구조 바이폴라 트랜지스터 | |
| US4983534A (en) | Semiconductor device and method of manufacturing the same | |
| JPH04107829A (ja) | 半導体装置 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JP4951872B2 (ja) | 半導体装置の製造方法 | |
| US6806170B2 (en) | Method for forming an interface free layer of silicon on a substrate of monocrystalline silicon | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JP2001274395A (ja) | 半導体デバイス及びその製造方法 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPH09181091A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0414815A (ja) | 半導体装置の製造方法 | |
| JPH07169771A (ja) | 半導体装置及びその製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JP2576770B2 (ja) | 半導体装置およびその製造方法 | |
| JPS641933B2 (ja) | ||
| JPH021931A (ja) | 半導体装置の製造方法 | |
| JPH04139821A (ja) | 半導体装置の製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH05121343A (ja) | 半導体装置の製造方法 | |
| JP2002368004A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |