JPS58154267A - バイポ−ラ・トランジスタの製造方法 - Google Patents
バイポ−ラ・トランジスタの製造方法Info
- Publication number
- JPS58154267A JPS58154267A JP58003621A JP362183A JPS58154267A JP S58154267 A JPS58154267 A JP S58154267A JP 58003621 A JP58003621 A JP 58003621A JP 362183 A JP362183 A JP 362183A JP S58154267 A JPS58154267 A JP S58154267A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- boron
- polycrystalline silicon
- arsenic
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 60
- 229910052796 boron Inorganic materials 0.000 claims description 49
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 43
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 31
- 229910052785 arsenic Inorganic materials 0.000 claims description 30
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 15
- -1 boron ions Chemical class 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005096 rolling process Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 38
- 238000009792 diffusion process Methods 0.000 description 24
- 238000005468 ion implantation Methods 0.000 description 19
- 239000000377 silicon dioxide Substances 0.000 description 19
- 235000012239 silicon dioxide Nutrition 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 15
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 238000002955 isolation Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は細い、狭いペースを有するバイポーラ・トラン
ジスタに係る。更に具体的には本発明はＮ及びＰドーパ
ントの拡散源として多結晶シリコン層を用いることに二
ってバイポーラ・トランジスタのエミッタ及び真性ペー
ス領域を形成するだめの方法を含む。ＮＰＮ トランジ
スタの製造においてイオン注入が用いられてきた。典型
的にはＰベース領域及びＮエミッタ領域をイオン注入法
によって形成することができる。ドーピング・イオンの
注入の際にイオン注入によって損傷が生じる。
ジスタに係る。更に具体的には本発明はＮ及びＰドーパ
ントの拡散源として多結晶シリコン層を用いることに二
ってバイポーラ・トランジスタのエミッタ及び真性ペー
ス領域を形成するだめの方法を含む。ＮＰＮ トランジ
スタの製造においてイオン注入が用いられてきた。典型
的にはＰベース領域及びＮエミッタ領域をイオン注入法
によって形成することができる。ドーピング・イオンの
注入の際にイオン注入によって損傷が生じる。
これは通常アニーリング・ステップによって癒される。
しかしながらドーピング・イオンを有する構造体のアニ
ーリングをやった後にも転位欠陥が存在する。
ーリングをやった後にも転位欠陥が存在する。
単結晶シリコン・デバイス領域の中への直接的なペース
及びエミッタのイオン注入を利用するだめの方法が開発
されてきた。ＵＳＰ３４６０００７においては単結晶シ
リコン構造体の表面上にＮドープ多結晶シリコンが付着
されたＰＮ接合を形成するための方法が示されている。
及びエミッタのイオン注入を利用するだめの方法が開発
されてきた。ＵＳＰ３４６０００７においては単結晶シ
リコン構造体の表面上にＮドープ多結晶シリコンが付着
されたＰＮ接合を形成するための方法が示されている。
次にその構造体はＮ領域を形成するために単結晶シリコ
ンの表面内にＮ導電型のイオンをドライブするために加
熱される。ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ５
ｏｌｉｄＳｔａｔｅ Ｃ１ｒｃｕｉｔｓ Ｖｏｌ、
ＳＣ−１１、Ｎｏ、４、Ａｕｇｕｓｔ １９７６、ｐ
ｐ、４９１−４９３に示されるＧｒａｕｌ等の論文にお
いては、”ＮＰＮトランジスタのだめのエミッタを形成
する方法が示されている。その方法においては、単結晶
シリコン基板の表面上及びドープされていない多結晶シ
リコン層が付着される。次にその多結晶シリコン層がヒ
素のようなＮ型のイオンでもってイオン注入される。
ンの表面内にＮ導電型のイオンをドライブするために加
熱される。ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ５
ｏｌｉｄＳｔａｔｅ Ｃ１ｒｃｕｉｔｓ Ｖｏｌ、
ＳＣ−１１、Ｎｏ、４、Ａｕｇｕｓｔ １９７６、ｐ
ｐ、４９１−４９３に示されるＧｒａｕｌ等の論文にお
いては、”ＮＰＮトランジスタのだめのエミッタを形成
する方法が示されている。その方法においては、単結晶
シリコン基板の表面上及びドープされていない多結晶シ
リコン層が付着される。次にその多結晶シリコン層がヒ
素のようなＮ型のイオンでもってイオン注入される。
次にヒ素はエミッタ領域を形成するために単結晶シリコ
ンの表面内にドライブ・インされる。ＵＳＰ４１９０４
６６においては各々ＮＰＮデバイスのベース及びエミッ
タ領域を形成するためにホウ素及びヒ素を連続した処理
によって拡散するだめのドーパント源として近くの層の
多結晶シリコンを用いるだめの方法が示されている。
ンの表面内にドライブ・インされる。ＵＳＰ４１９０４
６６においては各々ＮＰＮデバイスのベース及びエミッ
タ領域を形成するためにホウ素及びヒ素を連続した処理
によって拡散するだめのドーパント源として近くの層の
多結晶シリコンを用いるだめの方法が示されている。
ＵＳＰ４２２６６５０及びＵＳＰ４２６６０６７におい
ては二酸化シリコン・フィルムから適当な不純物をドラ
イブすることによって単結晶半導体の内部にＰＮ領域を
形成するだめの方法が示されている。このプロセスは単
結晶シリコン本体の表面上に二酸化シリ；ンのフィルム
を形成すること、二酸化シリコン・フィ゛ルムの内部へ
例えばホウ素及びヒ素の不純物をイオン注入すること、
Ｐ型のベース領域及びＰＮ接合を形成するためにドープ
された二酸化シリコン層から同時にホウ素及びヒ素を拡
散させるために後続の構造体を加熱することを示してい
る。１． Ｔ、 Ｈａ ｅｔ、ａｌ、 ｒＢＭ
Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕ
ｌｌｅｔｉｎ。
ては二酸化シリコン・フィルムから適当な不純物をドラ
イブすることによって単結晶半導体の内部にＰＮ領域を
形成するだめの方法が示されている。このプロセスは単
結晶シリコン本体の表面上に二酸化シリ；ンのフィルム
を形成すること、二酸化シリコン・フィ゛ルムの内部へ
例えばホウ素及びヒ素の不純物をイオン注入すること、
Ｐ型のベース領域及びＰＮ接合を形成するためにドープ
された二酸化シリコン層から同時にホウ素及びヒ素を拡
散させるために後続の構造体を加熱することを示してい
る。１． Ｔ、 Ｈａ ｅｔ、ａｌ、 ｒＢＭ
Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕ
ｌｌｅｔｉｎ。
Ｖｏｌ、２０、Ｎｏ、Ｉ Ｊｕｎｅ １９７７、ｐ
ｐ、１４６−１４８においては１．電荷結合デバイス型
の記憶素子に用いうるＰ Ｎ ５Ｍ合の形成が示されて
いる。
ｐ、１４６−１４８においては１．電荷結合デバイス型
の記憶素子に用いうるＰ Ｎ ５Ｍ合の形成が示されて
いる。
そのプロセスは単結晶シリコン基板上に形成されり多結
晶シリコン層を用いている。多結晶シリコン層はその内
部にホウ素及びヒ素の不純物を有している。その構造体
を加熱すると、ヒ素の１ｏ倍の拡散係数を有するホウ素
が単結晶シリコン内により急速に拡散し、出来上った構
造体のヒ素のＮ領域を取囲むＰ層領域が形成される。
晶シリコン層を用いている。多結晶シリコン層はその内
部にホウ素及びヒ素の不純物を有している。その構造体
を加熱すると、ヒ素の１ｏ倍の拡散係数を有するホウ素
が単結晶シリコン内により急速に拡散し、出来上った構
造体のヒ素のＮ領域を取囲むＰ層領域が形成される。
本発明に従って高性能のＮＰＮバイポーラ・トランジス
タを形成するためめ方法が示される。このプロセスは、
浅い、狭いベース・デバイスを生じる。この方法はトラ
ンジスタのベース及びエミッタ領域が形成されるべき単
結晶シリコン表面上に多結晶シリコン層を付着すること
を含む。単結晶シリコン層と多結晶シリコン層の界面付
近に多結晶シリコン層内にホウ素イオンがイオン注入さ
れる。層構造体のアニーリングによって単結晶シリコン
基板内へホウ素の部分的なドライブが行なわれる。ヒ素
イオンが多結晶シリコン層内ヘイ゛オン注入される。ベ
ース領域を形成するためにホウ素を完全にドライブ・イ
ンし、これと同時にトランジスタの工５ツタ領域を形成
するためにヒ素をドライブ・インするように第２のアニ
ーリング・ステップが用いられる。ホウ素をイオン注入
するための２ステツプ・アニーリング・プロセスヲ含む
このプロセスは十分な幅を有するベースを形成し、パン
チ・スルーを回避するだめのドーピングのために必要で
ある。
タを形成するためめ方法が示される。このプロセスは、
浅い、狭いベース・デバイスを生じる。この方法はトラ
ンジスタのベース及びエミッタ領域が形成されるべき単
結晶シリコン表面上に多結晶シリコン層を付着すること
を含む。単結晶シリコン層と多結晶シリコン層の界面付
近に多結晶シリコン層内にホウ素イオンがイオン注入さ
れる。層構造体のアニーリングによって単結晶シリコン
基板内へホウ素の部分的なドライブが行なわれる。ヒ素
イオンが多結晶シリコン層内ヘイ゛オン注入される。ベ
ース領域を形成するためにホウ素を完全にドライブ・イ
ンし、これと同時にトランジスタの工５ツタ領域を形成
するためにヒ素をドライブ・インするように第２のアニ
ーリング・ステップが用いられる。ホウ素をイオン注入
するための２ステツプ・アニーリング・プロセスヲ含む
このプロセスは十分な幅を有するベースを形成し、パン
チ・スルーを回避するだめのドーピングのために必要で
ある。
更に集積回路においてＮＰＮ ）ランジスタを形成する
ための方法を説明する。誘電性アイソレーション領域に
よって相互に電気的に絶縁された単結晶シリコンの領域
を有す゛るシリコン半導体が提供される。この半導体の
上のマスクはコレクタ・リーチ・スルー領域となるべき
領域を被覆し、エミッタ、真性ベース及び外因性ベース
領域として指定された領域に対しては開口が設けられて
いる。
ための方法を説明する。誘電性アイソレーション領域に
よって相互に電気的に絶縁された単結晶シリコンの領域
を有す゛るシリコン半導体が提供される。この半導体の
上のマスクはコレクタ・リーチ・スルー領域となるべき
領域を被覆し、エミッタ、真性ベース及び外因性ベース
領域として指定された領域に対しては開口が設けられて
いる。
第１のＰ型にドニプされた多結晶シリコン層は半導体の
表面上に形成される。この場合多結晶７９３７層は指定
されたベース領域に対してのみ接触している。エミッタ
及び真性ベースとなるべき領邊フ形成扛る個所に診いて
、その多結晶ンリコン層が除去される。第１のＰ型にド
ープされた多結晶シリコンｉの上に絶縁層が形成される
。第２の多結晶層が直接箪結晶シリコンの上にエミッタ
及び真性ペースとなる様に指定された半導体における領
域の上から付着される。単結晶シリコン層と多結晶シリ
コン層の界面付近の第２の多結晶シリコン内へホウ素イ
オンがイオン注入される。単結晶７リコン内へのホウ素
の部分的なドライブ・インは第１のアニーリング・ステ
ップによって行なわれる。第１のＰ型にドープされた層
からのＰ型不純物もまたこのアニーリング・ステップに
おいて単結晶シリコン本体の内部へ移動する。第２の多
結晶シリコン層内へヒ素イオンがイオン注入される。第
２のアニーリングＯステップはＮＰＮトランジスタの真
性ペース、外因性ペース及びエミッタを形成するように
適当に指定された領域内へホウ素イオン、Ｐ型不純物及
びヒ素イオンを完全にドライブ・インするために用いら
れる。そのプロセスはＮＰＮ）ランジスタの適当な素子
に対して電気的接点を形成すること匹よって完了する。
表面上に形成される。この場合多結晶７９３７層は指定
されたベース領域に対してのみ接触している。エミッタ
及び真性ベースとなるべき領邊フ形成扛る個所に診いて
、その多結晶ンリコン層が除去される。第１のＰ型にド
ープされた多結晶シリコンｉの上に絶縁層が形成される
。第２の多結晶層が直接箪結晶シリコンの上にエミッタ
及び真性ペースとなる様に指定された半導体における領
域の上から付着される。単結晶シリコン層と多結晶シリ
コン層の界面付近の第２の多結晶シリコン内へホウ素イ
オンがイオン注入される。単結晶７リコン内へのホウ素
の部分的なドライブ・インは第１のアニーリング・ステ
ップによって行なわれる。第１のＰ型にドープされた層
からのＰ型不純物もまたこのアニーリング・ステップに
おいて単結晶シリコン本体の内部へ移動する。第２の多
結晶シリコン層内へヒ素イオンがイオン注入される。第
２のアニーリングＯステップはＮＰＮトランジスタの真
性ペース、外因性ペース及びエミッタを形成するように
適当に指定された領域内へホウ素イオン、Ｐ型不純物及
びヒ素イオンを完全にドライブ・インするために用いら
れる。そのプロセスはＮＰＮ）ランジスタの適当な素子
に対して電気的接点を形成すること匹よって完了する。
第１図には本発明の１つの形態に関する製造ステップが
示されている。デバイスはＰ単結晶シリコン材のウェハ
即ち基板１０でもって製造される。
示されている。デバイスはＰ単結晶シリコン材のウェハ
即ち基板１０でもって製造される。
このプロセスはＮＰＮバイポーラ・デバイス集積回路を
形成するように説明される。しかしながらＰＮＰバイポ
ーラ・デバイス集積回路は、関連する領域においてトラ
ンジスタの種々の色々の素子の極性を反転するだけで形
成しうろことが明らかである。第１図は非常に高密度の
バイポーラ・トランジスタ構造体を形成するために用い
られるシリコン本体の小さな部分の゛拡大図を示す。Ｐ
基板１０はその内部にサブコレクタＮ十拡散領域１２が
形成されている。次にエピタキシャルＮ層１４が基板の
最上部に形成される。これらのプロセス−は例えばＮＰ
Ｎバイポーラ・トランジスタの形成においては標準的な
プロセスである。基板はその典型として１乃至２Ｏ２ｃ
ｍのオーダーの抵抗を有する＜’１００＞結晶学的配向
を有するシリコンである。サブコレクタ拡散は典型的に
は約１６２゜原子／ｃｃの表面濃度を窯有するヒ素を用
いて形成される。層１４を形成するだめのエピタキシャ
ル成長プロセスは例えば約１０００℃乃至１２００℃の
間の温度において四塩化ケイ素／水素乃至シラン／水素
混合物を用いるような通常技術によって行なわれる。エ
ピタキシャル成長において、Ｎ＋サブコレクタ領域にお
けるドーパントはエピタキシャル層内へ移動し、サブコ
レクタ層１２の形成を完了する。高密度のＩＣを得るた
めのエピタキシャル層の厚さは６ミクロンもしくはそれ
以下のオーダーである。
形成するように説明される。しかしながらＰＮＰバイポ
ーラ・デバイス集積回路は、関連する領域においてトラ
ンジスタの種々の色々の素子の極性を反転するだけで形
成しうろことが明らかである。第１図は非常に高密度の
バイポーラ・トランジスタ構造体を形成するために用い
られるシリコン本体の小さな部分の゛拡大図を示す。Ｐ
基板１０はその内部にサブコレクタＮ十拡散領域１２が
形成されている。次にエピタキシャルＮ層１４が基板の
最上部に形成される。これらのプロセス−は例えばＮＰ
Ｎバイポーラ・トランジスタの形成においては標準的な
プロセスである。基板はその典型として１乃至２Ｏ２ｃ
ｍのオーダーの抵抗を有する＜’１００＞結晶学的配向
を有するシリコンである。サブコレクタ拡散は典型的に
は約１６２゜原子／ｃｃの表面濃度を窯有するヒ素を用
いて形成される。層１４を形成するだめのエピタキシャ
ル成長プロセスは例えば約１０００℃乃至１２００℃の
間の温度において四塩化ケイ素／水素乃至シラン／水素
混合物を用いるような通常技術によって行なわれる。エ
ピタキシャル成長において、Ｎ＋サブコレクタ領域にお
けるドーパントはエピタキシャル層内へ移動し、サブコ
レクタ層１２の形成を完了する。高密度のＩＣを得るた
めのエピタキシャル層の厚さは６ミクロンもしくはそれ
以下のオーダーである。
次の一連のステップは単結晶シリコンの領域を単結晶シ
リコンの他の領域から絶縁するだめのアイソレーション
手段の形成を含む。そのアイソレーションはＰＮ接合と
逆バイアス、部分的な誘電絶縁もしくは完全な誘電絶縁
を用いることができる。用いられる誘電絶縁材は二酸化
シリコン、ガラスもしくはそれらの組合せたものを用い
ることができる。高密度のＩＣを得るための好ましいア
イソレーショ／は誘電アイソレーションで、ｌ。
リコンの他の領域から絶縁するだめのアイソレーション
手段の形成を含む。そのアイソレーションはＰＮ接合と
逆バイアス、部分的な誘電絶縁もしくは完全な誘電絶縁
を用いることができる。用いられる誘電絶縁材は二酸化
シリコン、ガラスもしくはそれらの組合せたものを用い
ることができる。高密度のＩＣを得るための好ましいア
イソレーショ／は誘電アイソレーションで、ｌ。
第１図は誘電性の領域１８及び２０との部分的誘電アイ
ソレーションを示す。その領域１８は単結晶シリコン領
域を他の単結晶シリコン領域から絶縁し、領域２０はペ
ース−エミッタ領域をコレクタ・リーチ・スルー領域か
ら絶縁する。Ｐ十領域１６は反転を阻止するチャネル・
ストップとして働くように誘電アイソレーション領域１
８の下の指定された領域において基板１０内に形成する
ことができる。このタイプの誘電領域を形成するための
多数の方法が従来知られている。このアイソレーション
を形成するだめの１つの方法は、例えばＵＳＰ３６４８
１２５に示されている。
ソレーションを示す。その領域１８は単結晶シリコン領
域を他の単結晶シリコン領域から絶縁し、領域２０はペ
ース−エミッタ領域をコレクタ・リーチ・スルー領域か
ら絶縁する。Ｐ十領域１６は反転を阻止するチャネル・
ストップとして働くように誘電アイソレーション領域１
８の下の指定された領域において基板１０内に形成する
ことができる。このタイプの誘電領域を形成するための
多数の方法が従来知られている。このアイソレーション
を形成するだめの１つの方法は、例えばＵＳＰ３６４８
１２５に示されている。
その他に部分的誘電アイソレーションを形成するための
方法が提案されている。
方法が提案されている。
マスク層２２が半導体の上に形成されており、コレクタ
・リーチ・スルー領域となるように指定された領域を被
覆し、エミッタ、真性ペース及び外因性ベース領域とな
るように指定された領域に開口が設けられている。その
マスク層は約２００ｎｍの厚さの化学蒸着された二酸化
シリコン層である。そのような層を付着するだめの好ま
しい方法ハ約４５０℃においてシラン及び酸素を用いて
二酸化シリコンを付着させる通常の低圧、低温化学蒸着
法である。その代わりにマスク層２２は二酸化シリコン
及び窒化シリコンあるいは他の材料の層の組合せで構成
されることが可能である。
・リーチ・スルー領域となるように指定された領域を被
覆し、エミッタ、真性ペース及び外因性ベース領域とな
るように指定された領域に開口が設けられている。その
マスク層は約２００ｎｍの厚さの化学蒸着された二酸化
シリコン層である。そのような層を付着するだめの好ま
しい方法ハ約４５０℃においてシラン及び酸素を用いて
二酸化シリコンを付着させる通常の低圧、低温化学蒸着
法である。その代わりにマスク層２２は二酸化シリコン
及び窒化シリコンあるいは他の材料の層の組合せで構成
されることが可能である。
層２２における開口は通常の７オトリソグラフイ及びマ
スキング技法によって形成される。第１のＰ型にドープ
された多結晶シリコン層２４は単結晶シリコン本体忙対
して開口が設けられた個所においてシリコン本体の表面
上に均一に形成される。多結晶シリコン本体は外因性ペ
ース領域となるように指定された領域に対してオーミッ
ク接触する。他の個所においてもマスク層２２の上から
多結晶シリコン層が形成される。層２４は８００Ｃの水
素雰囲気において例えばシラン及びジボランのような混
合体を用いることによって付着することができる。他の
Ｐ型のドーパントを用いることも可能である。代替とし
て、多結晶シリコンをドープされない状態で形成し、次
にそれに対して所望の四ピンク濃度までＰ型のドー六ン
、）をイオン注入する。多結晶シリコン層２４の好まし
い差は約２５０ ｎｍ及び１０００ ｎｍの間であって
、３５０ ｎｍが好ましい。好ましいドーピング・レベ
ルは約１０１８乃至１０２１原子／ｃｃである。次に二
酸化シリコンの層２６が層２４の上から例えば通常の化
学蒸着によって形成される。この二酸化シリコン層２６
の好ましい厚さは約１００乃至５００ ｎｍである。外
因性ペース領域以外の全ての領域から二酸化シリコン２
６及び多結晶シリコン層２４を除去するためにフォトリ
ングラフィ及びエツチング技法が用いられる。次にポリ
シリコン領域２４の側壁部被覆を形成するために二酸化
シリコンの層が成長され、反応性イオン・エツチングの
ような等方性エツチングを用いて除去される。この層は
二酸化シリコン及び窒化シリコンの組合せであることが
可能である。側壁部プロセスについてはＵＳＰ４２５４
３６２により詳細に示されている。これによって第１図
に示される構造体が形成される。
スキング技法によって形成される。第１のＰ型にドープ
された多結晶シリコン層２４は単結晶シリコン本体忙対
して開口が設けられた個所においてシリコン本体の表面
上に均一に形成される。多結晶シリコン本体は外因性ペ
ース領域となるように指定された領域に対してオーミッ
ク接触する。他の個所においてもマスク層２２の上から
多結晶シリコン層が形成される。層２４は８００Ｃの水
素雰囲気において例えばシラン及びジボランのような混
合体を用いることによって付着することができる。他の
Ｐ型のドーパントを用いることも可能である。代替とし
て、多結晶シリコンをドープされない状態で形成し、次
にそれに対して所望の四ピンク濃度までＰ型のドー六ン
、）をイオン注入する。多結晶シリコン層２４の好まし
い差は約２５０ ｎｍ及び１０００ ｎｍの間であって
、３５０ ｎｍが好ましい。好ましいドーピング・レベ
ルは約１０１８乃至１０２１原子／ｃｃである。次に二
酸化シリコンの層２６が層２４の上から例えば通常の化
学蒸着によって形成される。この二酸化シリコン層２６
の好ましい厚さは約１００乃至５００ ｎｍである。外
因性ペース領域以外の全ての領域から二酸化シリコン２
６及び多結晶シリコン層２４を除去するためにフォトリ
ングラフィ及びエツチング技法が用いられる。次にポリ
シリコン領域２４の側壁部被覆を形成するために二酸化
シリコンの層が成長され、反応性イオン・エツチングの
ような等方性エツチングを用いて除去される。この層は
二酸化シリコン及び窒化シリコンの組合せであることが
可能である。側壁部プロセスについてはＵＳＰ４２５４
３６２により詳細に示されている。これによって第１図
に示される構造体が形成される。
次に本発明の方法１完全に説明するために第２図乃至第
８図を参照する−０これらの図は第１図の構造体のエミ
ッターペース部分の拡大されて示される図である。第２
の多結晶シリコン層３０が好ましくけ低圧化学蒸着法を
用いることによってウェハ全体の上に均一に付着される
。このプロセスは反応性のシラン（Ｓ ｉＨｎ ） ヲ
用い約１０ｎｍ／分の成長速度に関して約５０ｏミリ−
トルの反応装置アドレス及び約６２５℃の反応装置温度
で行なわれる。多結晶シリコン層６ｏは第７図の構造体
が形成される際にはドープされない状態にある。
８図を参照する−０これらの図は第１図の構造体のエミ
ッターペース部分の拡大されて示される図である。第２
の多結晶シリコン層３０が好ましくけ低圧化学蒸着法を
用いることによってウェハ全体の上に均一に付着される
。このプロセスは反応性のシラン（Ｓ ｉＨｎ ） ヲ
用い約１０ｎｍ／分の成長速度に関して約５０ｏミリ−
トルの反応装置アドレス及び約６２５℃の反応装置温度
で行なわれる。多結晶シリコン層６ｏは第７図の構造体
が形成される際にはドープされない状態にある。
この多結晶シリコン層の好ましい厚さは約５０乃至５０
０ ｎｍであって、１２０ ｎｍが好ましい。
０ ｎｍであって、１２０ ｎｍが好ましい。
もしもその厚さが約５００ ｎｍよりも大きいならば、
最終的な構造体のペース幅を制御することが困難になる
であろう。もしもその厚さが約５０ｎｍよりも薄いなら
ば、多結晶シリコン層６ｏの内部にイオン注入された不
純物の大きな部分を含ませることが困難になるであろう
。
最終的な構造体のペース幅を制御することが困難になる
であろう。もしもその厚さが約５０ｎｍよりも薄いなら
ば、多結晶シリコン層６ｏの内部にイオン注入された不
純物の大きな部分を含ませることが困難になるであろう
。
側壁部の形成の際の熱処理の付随的結果として単結晶シ
リコン２８内へのＰ型ドーパントのわずかな拡散が生じ
る。しかしながらトランジスタの外因的ペースを形成す
るこのドーパントは次の熱サイクルにおいてその最終的
な接合深さまでドライブ・インされる。
リコン２８内へのＰ型ドーパントのわずかな拡散が生じ
る。しかしながらトランジスタの外因的ペースを形成す
るこのドーパントは次の熱サイクルにおいてその最終的
な接合深さまでドライブ・インされる。
次に多結晶６０の内部に正のイオン６２を生じるように
多結晶シリコン層６［ｌｉ内にホウ素がイオン注入され
る。必要とされるホウ素線量は多結晶シリコン層６０の
厚さに正比例するが、多結晶シリコン内に約５×１０１
８／Ｃｍａ及び５×１０１９／ｃｍ”の間の平均ホウ素
濃度を生じるように調節されるべきである。例えば厚゛
さ１２０ ｎｍの多結晶層に関して、６ Ｘ １０
／ａｍ”及び６Ｘ１０１４／３ ａｍ”の間のホウ素線量が適当である。多結晶シリコン
層３０内に少なくとも相当量のイオン注入されたホウ素
が含まれるようにイオン注入エネルギは十分に低く維持
されるべきである。再び１２０ｎｍの厚さの多結晶シリ
コン・フィルムの例を考えると、約５ＫｅＶのイオン注
入エネルギが好ましい。その代わりとして、ＢＦ、
イオノ多結晶シリコン層におけるホウ素の同じ平均濃度
を与えるためにイオン注入することができる。しかしな
がらＢＦ−イオンの質量がより大きいが故に、比肩しう
るイオン注入深さを達成するためにおよそ２５乃至３０
ＫｅＶのイオン注入エネルギが用いられる。
多結晶シリコン層６［ｌｉ内にホウ素がイオン注入され
る。必要とされるホウ素線量は多結晶シリコン層６０の
厚さに正比例するが、多結晶シリコン内に約５×１０１
８／Ｃｍａ及び５×１０１９／ｃｍ”の間の平均ホウ素
濃度を生じるように調節されるべきである。例えば厚゛
さ１２０ ｎｍの多結晶層に関して、６ Ｘ １０
／ａｍ”及び６Ｘ１０１４／３ ａｍ”の間のホウ素線量が適当である。多結晶シリコン
層３０内に少なくとも相当量のイオン注入されたホウ素
が含まれるようにイオン注入エネルギは十分に低く維持
されるべきである。再び１２０ｎｍの厚さの多結晶シリ
コン・フィルムの例を考えると、約５ＫｅＶのイオン注
入エネルギが好ましい。その代わりとして、ＢＦ、
イオノ多結晶シリコン層におけるホウ素の同じ平均濃度
を与えるためにイオン注入することができる。しかしな
がらＢＦ−イオンの質量がより大きいが故に、比肩しう
るイオン注入深さを達成するためにおよそ２５乃至３０
ＫｅＶのイオン注入エネルギが用いられる。
第６図に示される構造体ができるようにポリシリコン層
３０の上に例えば化学蒸着によってキャツピング層３４
が付着される。その厚さは典型的には約１０乃至１００
ｎｍであって、その材料は二酸化シリコンであること
が好ましい。キャツピング層の目的は多結晶シリコン層
３０から周囲へのホウ素イオンの外方拡散を阻止するた
めである。
３０の上に例えば化学蒸着によってキャツピング層３４
が付着される。その厚さは典型的には約１０乃至１００
ｎｍであって、その材料は二酸化シリコンであること
が好ましい。キャツピング層の目的は多結晶シリコン層
３０から周囲へのホウ素イオンの外方拡散を阻止するた
めである。
積層された構造体の第１７二−リング即ち加熱は真性ベ
ース領域の前拡散として働くように行なわれる。このプ
ロセスは５００乃至１０分の時間に亘って窒素もしくは
アルゴンのような不活性の雰囲気において約８００℃乃
至１０００℃の間の温度において第３図の構造体を加熱
することを含む。
ース領域の前拡散として働くように行なわれる。このプ
ロセスは５００乃至１０分の時間に亘って窒素もしくは
アルゴンのような不活性の雰囲気において約８００℃乃
至１０００℃の間の温度において第３図の構造体を加熱
することを含む。
前拡散アニーリング・ステップは約１２０分の時間に亘
って窒素雰囲気において９０℃で行なわれることが好ま
しい。第４図に示きれるような前拡散された真性ベース
３６はこのプロセスの結果として形成されたものである
。絶縁層３４は第４図の構造体に示されるように除去さ
れる。
って窒素雰囲気において９０℃で行なわれることが好ま
しい。第４図に示きれるような前拡散された真性ベース
３６はこのプロセスの結果として形成されたものである
。絶縁層３４は第４図の構造体に示されるように除去さ
れる。
従来技術においてはＰ及びＮ領域を形成するために単一
のアニーリング・ステップが用いられたが、パンチ・ス
ルーを回避するために十分な幅及びドーピング濃度を有
するベースを形成するように第１のアニーリング乃至は
前拡散を行なうことが必要である。
のアニーリング・ステップが用いられたが、パンチ・ス
ルーを回避するために十分な幅及びドーピング濃度を有
するベースを形成するように第１のアニーリング乃至は
前拡散を行なうことが必要である。
第１のアニーリングにおいて、ホウ素原子は多結晶シリ
コン層において下方の単結晶シリコンにおけるよりもず
っと速い速度で拡散する。その結果として、ホウ素原子
はアニーリングの最初の部分において急速に再分布し、
均一にドープされた多結晶シリコン層を生じる。このド
ープされた層はアニーリング・ステップの残りの部分に
おいて下方の単結晶シリコン内へのホウ素の拡散のため
の一定した表面濃度を有する拡散源に近似したものとな
る・所望０急峻サウ素の′°フィー″が生じる。従来技
術においては、直接単結晶シリコン内へのイオン注入に
よってホウ素プロフィールが比肩しうる深さにおいて形
成されるが、動くプロフィールは急峻さがより緩やかで
ある。これは一般的にはホウ素プロフィールにおいて“
ｔａｉｌ”を生じる好ましい結晶学的方向に沿うイオン
注入サレタイオンのうちのあるイオンのチャネリングに
よるものと考えられる。本発明においては、ホウ素は多
結晶シリコン・フィルムの内部へ低いエネルギでもって
イオン注入されるので、この”ｔａｉｌ″は単結晶ホウ
素の内部では殆んどもしくけ全く貫通しない。最終的な
プロフィールは拡散によって支配され、適当なドーピン
グ・レベルを有する狭いベース幅を形成するのに好まし
い急峻な傾斜が得られる。
コン層において下方の単結晶シリコンにおけるよりもず
っと速い速度で拡散する。その結果として、ホウ素原子
はアニーリングの最初の部分において急速に再分布し、
均一にドープされた多結晶シリコン層を生じる。このド
ープされた層はアニーリング・ステップの残りの部分に
おいて下方の単結晶シリコン内へのホウ素の拡散のため
の一定した表面濃度を有する拡散源に近似したものとな
る・所望０急峻サウ素の′°フィー″が生じる。従来技
術においては、直接単結晶シリコン内へのイオン注入に
よってホウ素プロフィールが比肩しうる深さにおいて形
成されるが、動くプロフィールは急峻さがより緩やかで
ある。これは一般的にはホウ素プロフィールにおいて“
ｔａｉｌ”を生じる好ましい結晶学的方向に沿うイオン
注入サレタイオンのうちのあるイオンのチャネリングに
よるものと考えられる。本発明においては、ホウ素は多
結晶シリコン・フィルムの内部へ低いエネルギでもって
イオン注入されるので、この”ｔａｉｌ″は単結晶ホウ
素の内部では殆んどもしくけ全く貫通しない。最終的な
プロフィールは拡散によって支配され、適当なドーピン
グ・レベルを有する狭いベース幅を形成するのに好まし
い急峻な傾斜が得られる。
ｆ！Ｊ５図を参照すると、多結晶シリコン層６０におけ
る負イオンとして示されるヒ素イオン注入の結果が示さ
れている。ホウ素イオン６２の存在は層６０においては
示されていないが、それらは事実相当数存在している。
る負イオンとして示されるヒ素イオン注入の結果が示さ
れている。ホウ素イオン６２の存在は層６０においては
示されていないが、それらは事実相当数存在している。
ヒ素のイオン注入は真空において５乃至４０ ＫｅＶの
エネルギにおいて１０ 乃至１０１６原子／Ｃｍ”の割
合で印加される５ ことが好ましい。この線量によって５ Ｘ １０１９及
び２×１０２１ヒ素イオン／ ｅ ｅの多結晶シリコ／
層６０における平均ヒ素線量レベルを与える。好ましい
条件は１２０ ｎｍの多結晶層に関して３０ＫｅＶにお
いて４×１０１５原子／ ｅｍ”である。
エネルギにおいて１０ 乃至１０１６原子／Ｃｍ”の割
合で印加される５ ことが好ましい。この線量によって５ Ｘ １０１９及
び２×１０２１ヒ素イオン／ ｅ ｅの多結晶シリコ／
層６０における平均ヒ素線量レベルを与える。好ましい
条件は１２０ ｎｍの多結晶層に関して３０ＫｅＶにお
いて４×１０１５原子／ ｅｍ”である。
第３図におけるようにして約１０乃至Ｉ Ｄ Ｏｎｍの
厚さのキャツピング層４０が付着される。この層は第６
図のキャツピング層６４と同じ組成のものであること、
そして同じ目的に用いられることが好ましい。このキャ
ツピング層は化学蒸着によっであるいは３０分間に亘っ
て酸素雰囲気において９００℃の温度で多結晶シリコン
層３０を熱酸化することによって形成されることができ
る。この熱的な二酸化シリコンの成長の結果として単結
晶シリコン本体内部へのヒ素イオンの前エミッタ・ドラ
イブ・インが行なわれる。外因性ベース領域２８、真性
ベース領域４２及びエミッタ領域４４を生じるための第
２の多結晶／リコン層６０へのホウ素の、第１の多結晶
シリコン層２４におけるＰ型ドーパントの並びに第２の
多結晶層６０におけるヒ素イオンの完全なドライブ・イ
ンは４００分乃至６分の時間に亘って窒素もしくはアル
ゴンのような不活性雰囲気において約８５０℃乃至１０
００℃の間で実施される。その条件は６０分に亘って窒
素雰囲気において約’；＋ｓｏ℃で行なゎれることか好
ましい。この加熱ステップの結果が第６図に示される。
厚さのキャツピング層４０が付着される。この層は第６
図のキャツピング層６４と同じ組成のものであること、
そして同じ目的に用いられることが好ましい。このキャ
ツピング層は化学蒸着によっであるいは３０分間に亘っ
て酸素雰囲気において９００℃の温度で多結晶シリコン
層３０を熱酸化することによって形成されることができ
る。この熱的な二酸化シリコンの成長の結果として単結
晶シリコン本体内部へのヒ素イオンの前エミッタ・ドラ
イブ・インが行なわれる。外因性ベース領域２８、真性
ベース領域４２及びエミッタ領域４４を生じるための第
２の多結晶／リコン層６０へのホウ素の、第１の多結晶
シリコン層２４におけるＰ型ドーパントの並びに第２の
多結晶層６０におけるヒ素イオンの完全なドライブ・イ
ンは４００分乃至６分の時間に亘って窒素もしくはアル
ゴンのような不活性雰囲気において約８５０℃乃至１０
００℃の間で実施される。その条件は６０分に亘って窒
素雰囲気において約’；＋ｓｏ℃で行なゎれることか好
ましい。この加熱ステップの結果が第６図に示される。
所望ならば、このドライブ・イン・サイクルの少くとも
一部が乾燥した酸素のような酸化雰囲気において行なう
ことができ、それと同時に予じめキャッピング処理を必
要とすることなく二酸化シリコンのキャップ部が形成さ
れる。
一部が乾燥した酸素のような酸化雰囲気において行なう
ことができ、それと同時に予じめキャッピング処理を必
要とすることなく二酸化シリコンのキャップ部が形成さ
れる。
第７図に示される構造体を生じるように通常のエツチン
グによって熱的に成長された二酸化シリコンのキャップ
部４０が除去される。第７図の構造体は深さが約２０乃
至２００ ｎｍの間のＰＮペース−エミッタ接合を有す
る。ベース幅は約７０乃至２００ ｎｍの間である。。
グによって熱的に成長された二酸化シリコンのキャップ
部４０が除去される。第７図の構造体は深さが約２０乃
至２００ ｎｍの間のＰＮペース−エミッタ接合を有す
る。ベース幅は約７０乃至２００ ｎｍの間である。。
・１１
ある条件の下においては、ホウ素は最終的なドライブ・
イン加熱サイクルにおいて予期されないほど急速に拡散
しうろことが見出された。第１３図を参照すると、ホウ
素のアニーリングが行なわれ・続いてヒ素のイオン注入
が行なわれたヒ素の前アニール及び最終的なドライブ・
イン前のプロフィールが示されている。ホウ素のプロフ
ィールはドープされた多結晶シリコン源の外の拡散に関
して予期されるように極めて急峻であることが観察され
る。しかしながら用いられた４ ０ ＫｅＶ のヒ素
イオン注入エネルギに関しては許容度の下限にある。結
果として続いて加熱処理されることなく下方の単結晶層
内へヒ素の相当な部分が貫通した状態が観察できる。更
に加熱処理を行なった結果が第１２図のプロフィールに
よって示されている。これは第１６図のサンプルと同じ
ようにして得られたものである。しかしながらこれは更
にキャッピング及び最終的なドライブ・インを完了とす
るために必要とされる加熱サイクルを受けたものである
。このブーフィー・・は多くの応用のために受入れるこ
とができるが、第１２図及び第１３図を比較することに
よってペース領域におけるホウ素が予期しなかった程度
にまで拡散し、プロフィールの急峻性が失われているこ
とがわかる。これは相対的に薄い多結晶シリコン・フィ
ルムを通してのヒ素イオン注入の貫通による単結晶シリ
コンにおいて形成されたポイント欠陥によるものと考え
られる。これらの欠陥はひいては次の加熱サイクルにお
いて助長されたホウ素の拡散性を生じるものと信じられ
る。第１４図はより厚いポリシリコン層及びわずかに感
じられたヒ素イオン注入エネルギを用いることによって
調整されたサンプルの最終的なプロフィールを示す。こ
のホウ素のプロフィールは第１２図と比較してより急峻
な状態を維持していることがわかる。これによって更に
好ましい狭いベース幅が形成され、しかもパンチ・スル
ーを阻止する十分に高いホウ素濃度が呈せられる。
イン加熱サイクルにおいて予期されないほど急速に拡散
しうろことが見出された。第１３図を参照すると、ホウ
素のアニーリングが行なわれ・続いてヒ素のイオン注入
が行なわれたヒ素の前アニール及び最終的なドライブ・
イン前のプロフィールが示されている。ホウ素のプロフ
ィールはドープされた多結晶シリコン源の外の拡散に関
して予期されるように極めて急峻であることが観察され
る。しかしながら用いられた４ ０ ＫｅＶ のヒ素
イオン注入エネルギに関しては許容度の下限にある。結
果として続いて加熱処理されることなく下方の単結晶層
内へヒ素の相当な部分が貫通した状態が観察できる。更
に加熱処理を行なった結果が第１２図のプロフィールに
よって示されている。これは第１６図のサンプルと同じ
ようにして得られたものである。しかしながらこれは更
にキャッピング及び最終的なドライブ・インを完了とす
るために必要とされる加熱サイクルを受けたものである
。このブーフィー・・は多くの応用のために受入れるこ
とができるが、第１２図及び第１３図を比較することに
よってペース領域におけるホウ素が予期しなかった程度
にまで拡散し、プロフィールの急峻性が失われているこ
とがわかる。これは相対的に薄い多結晶シリコン・フィ
ルムを通してのヒ素イオン注入の貫通による単結晶シリ
コンにおいて形成されたポイント欠陥によるものと考え
られる。これらの欠陥はひいては次の加熱サイクルにお
いて助長されたホウ素の拡散性を生じるものと信じられ
る。第１４図はより厚いポリシリコン層及びわずかに感
じられたヒ素イオン注入エネルギを用いることによって
調整されたサンプルの最終的なプロフィールを示す。こ
のホウ素のプロフィールは第１２図と比較してより急峻
な状態を維持していることがわかる。これによって更に
好ましい狭いベース幅が形成され、しかもパンチ・スル
ーを阻止する十分に高いホウ素濃度が呈せられる。
デバイス構造体はバイポーラ・デバイスの部分に対して
接点開口を形成することによって完了される。最終的な
デバイス構造体においてドープされた多結晶シリコン層
６０をエミッタ領域４４に対する接点として残すことが
好ましい。ペース領域に対する接点は多結晶シリコン層
２４である。
接点開口を形成することによって完了される。最終的な
デバイス構造体においてドープされた多結晶シリコン層
６０をエミッタ領域４４に対する接点として残すことが
好ましい。ペース領域に対する接点は多結晶シリコン層
２４である。
二酸化シリコン層２２及び２６のような任意の絶縁層を
介してペース接点層２４、コレクタ・ＩＪ−チ・スルー
領域１４及びエミッタ接点層４２と接触するように開口
が形成される。ドープされた多結晶シリコン、金属珪化
物、アルミニウム、アルミニウムー銅、それらの組合せ
のような接続メタラージのようなブランケット層が上記
の開口を有するデバイスのこの表面の上に形成される。
介してペース接点層２４、コレクタ・ＩＪ−チ・スルー
領域１４及びエミッタ接点層４２と接触するように開口
が形成される。ドープされた多結晶シリコン、金属珪化
物、アルミニウム、アルミニウムー銅、それらの組合せ
のような接続メタラージのようなブランケット層が上記
の開口を有するデバイスのこの表面の上に形成される。
通常のりソグラフイ及びエツチング技術が上記のブラン
ケット層における接続メタラージをパターン化するため
に用いられる。このようにして、第８図に示されるよう
にペース金属接点５０及びエミッタ金属接点、５２が形
成される。
ケット層における接続メタラージをパターン化するため
に用いられる。このようにして、第８図に示されるよう
にペース金属接点５０及びエミッタ金属接点、５２が形
成される。
以下に示される表は第９図乃至第１４図に示されるプロ
フィールに対応する実験例を示す。用いられた単結晶（
１００＞シリコン基板はＰ−であった（１０乃至２０ｇ
−ｃｍの抵抗率を与えるようにホ→素がドープされてい
る）。−力木発明の通常の実施においては、ＮＰＮトラ
ンジスタ構造体を形成するためにおよそ２ Ｘ １０１
６／ａｍ”のＮ型バックグランド・ドーピングが用いら
れた。しかしながらこれらの例は本発明が指向するエミ
ッタ及びペース・プロフィールの形成を説明するために
示されるものである。これらのプロフィール及びそれら
の形成はバックグラウンド・ドーピングによっては影響
を受けない。
フィールに対応する実験例を示す。用いられた単結晶（
１００＞シリコン基板はＰ−であった（１０乃至２０ｇ
−ｃｍの抵抗率を与えるようにホ→素がドープされてい
る）。−力木発明の通常の実施においては、ＮＰＮトラ
ンジスタ構造体を形成するためにおよそ２ Ｘ １０１
６／ａｍ”のＮ型バックグランド・ドーピングが用いら
れた。しかしながらこれらの例は本発明が指向するエミ
ッタ及びペース・プロフィールの形成を説明するために
示されるものである。これらのプロフィール及びそれら
の形成はバックグラウンド・ドーピングによっては影響
を受けない。
例 １
表はホウ素及びヒ素を拡散させた構造体を製造するため
のプロセスの細部を示すものである。表に示されるよう
に、例１．２においてはヒ素を注入する前に第１のアニ
ール・ステップ即ちホウ素の前拡散ステップは含まれな
い。エミッタ・ドライブ・イン加熱サイクルは二重にド
ープされた多結晶シリコン層から単結晶シリコン本体内
部へホウ素及びヒ素の両方を同時に拡散するように対応
した。これによって得られた拡散プロフィールが第９図
に示されている。測定における限度によって低い濃度に
おけるデータ・ポイントにおいては幾分散乱状態が存在
するが、ヒ素のプロフィールの外挿がクロス・オーバー
を示す。約５×１ｏ１６／ａｍ”におけるクロス・オー
バーはエミッターベース接合における濃度に対応する。
のプロセスの細部を示すものである。表に示されるよう
に、例１．２においてはヒ素を注入する前に第１のアニ
ール・ステップ即ちホウ素の前拡散ステップは含まれな
い。エミッタ・ドライブ・イン加熱サイクルは二重にド
ープされた多結晶シリコン層から単結晶シリコン本体内
部へホウ素及びヒ素の両方を同時に拡散するように対応
した。これによって得られた拡散プロフィールが第９図
に示されている。測定における限度によって低い濃度に
おけるデータ・ポイントにおいては幾分散乱状態が存在
するが、ヒ素のプロフィールの外挿がクロス・オーバー
を示す。約５×１ｏ１６／ａｍ”におけるクロス・オー
バーはエミッターベース接合における濃度に対応する。
もしも約２×１０１６／ｃｍ１０パックグラウンドＮ型
ドーピングがコレクタ領域の内部であるならば、プロフ
ィールはわずか約５０ ｎｍのベース幅を与える。ベー
スにおける低いドーピング・レベルにおいて、これはパ
ンチ・スルーを阻止するためには不適当なベース幅であ
って、不首尾なトランジスタ・デバイスを生じる。物理
的に、この狭いベースはＮ十シリコンにおけるホウ素の
大きく減じられた拡散度によって生じ、よってホウ素は
ヒ素の拡散最前部がホウ素を追い越すにつれて殆んど不
動の状態にされる。
ドーピングがコレクタ領域の内部であるならば、プロフ
ィールはわずか約５０ ｎｍのベース幅を与える。ベー
スにおける低いドーピング・レベルにおいて、これはパ
ンチ・スルーを阻止するためには不適当なベース幅であ
って、不首尾なトランジスタ・デバイスを生じる。物理
的に、この狭いベースはＮ十シリコンにおけるホウ素の
大きく減じられた拡散度によって生じ、よってホウ素は
ヒ素の拡散最前部がホウ素を追い越すにつれて殆んど不
動の状態にされる。
例２．６及び４は例１と同様のものであるが、これらは
更に本発明において説明されるような第１のアニール・
サイクルを含む。加熱サイクルは精密にされるように各
々６０分、６０分及び１２０分に変化された。得られた
最終的なプロフィールが第１０図、第１１図及び第１２
図に示されている。それらの図は、多結晶シリコン層か
らヒ素が拡散する前にホウ素をして先行始動させよって
エミッタ接合を越えてベース幅を増大させそしてベース
・ドーピング・レベルを増大させる前拡散の効果を示す
。コレクタにおける２ ｘ １０ ”／ａｍ”の典型的
なＮ型バックグラウンド・ドーピングを用いる場合、ベ
ース幅は示された各々の例について約１２ Ｏｎｍｓ
１３５ ｎｍ及び１７０ ｎｍである。
更に本発明において説明されるような第１のアニール・
サイクルを含む。加熱サイクルは精密にされるように各
々６０分、６０分及び１２０分に変化された。得られた
最終的なプロフィールが第１０図、第１１図及び第１２
図に示されている。それらの図は、多結晶シリコン層か
らヒ素が拡散する前にホウ素をして先行始動させよって
エミッタ接合を越えてベース幅を増大させそしてベース
・ドーピング・レベルを増大させる前拡散の効果を示す
。コレクタにおける２ ｘ １０ ”／ａｍ”の典型的
なＮ型バックグラウンド・ドーピングを用いる場合、ベ
ース幅は示された各々の例について約１２ Ｏｎｍｓ
１３５ ｎｍ及び１７０ ｎｍである。
エミッターベース接合におけるベース・ドーピング−レ
ベルは各々約４×１０１７／ｃｍｓ１５×１０１７／
ｅ ｍ ”及び９ Ｘ １０ ” ／ａｍ”であって、
ベース前拡散を有しない例１における場合よりも相当高
い。
ベルは各々約４×１０１７／ｃｍｓ１５×１０１７／
ｅ ｍ ”及び９ Ｘ １０ ” ／ａｍ”であって、
ベース前拡散を有しない例１における場合よりも相当高
い。
例 ５
この例は例４に示されたものと同じプロセスを用いた。
但しこの場合は最終的なエミッタのドライブ・イン加熱
サイクルは用いられなかった。従って例５を示す第１３
図は部分的に完成された構造体の不純物プロフィールと
して見ることができる。更にそれは本発明の応用のため
に最も好ましい条件を示唆する有益なものと考えること
ができる。第１３図はイオン注入された多結晶シリコン
・フィルムからの拡散によって生じる急峻なホウ素のプ
ロフィールを示す。ヒ素のプロフィールはイオン注入さ
れた状態で示され、多結晶シリコン本体内へ及び４０Ｋ
ｅＶのヒ素イオン注入エネルギに関連して用いられた相
対的に薄い多結晶シリコン層の上へ相当伸びている。こ
れを付加的なエミッタ・ドライブ・イン加熱サイクルが
行なわれた同じサンプルを示す第１２図と比較すると、
この最終的な加熱サイクルにおいて、ホウ素プロフィー
ルがヒ素拡散最前線を゛大分遠くまで越えて拡散してい
ることが観察できる。ヒ素イオン注入並びにヒ素ドーパ
ントそれ自体による損傷が単結晶シリコン本体内へ貫通
し、ホウ素の拡散率を増大させたものと信じられる。こ
のことは、より厚い多結晶シリコン及びもしくは減少さ
れたヒ素イオン注入エネルギが多結晶シリコン層に対す
ルイオン注入損傷を大きく制限することによって助長さ
れたホウ素拡散率を最少にすることを示唆するものであ
る。
サイクルは用いられなかった。従って例５を示す第１３
図は部分的に完成された構造体の不純物プロフィールと
して見ることができる。更にそれは本発明の応用のため
に最も好ましい条件を示唆する有益なものと考えること
ができる。第１３図はイオン注入された多結晶シリコン
・フィルムからの拡散によって生じる急峻なホウ素のプ
ロフィールを示す。ヒ素のプロフィールはイオン注入さ
れた状態で示され、多結晶シリコン本体内へ及び４０Ｋ
ｅＶのヒ素イオン注入エネルギに関連して用いられた相
対的に薄い多結晶シリコン層の上へ相当伸びている。こ
れを付加的なエミッタ・ドライブ・イン加熱サイクルが
行なわれた同じサンプルを示す第１２図と比較すると、
この最終的な加熱サイクルにおいて、ホウ素プロフィー
ルがヒ素拡散最前線を゛大分遠くまで越えて拡散してい
ることが観察できる。ヒ素イオン注入並びにヒ素ドーパ
ントそれ自体による損傷が単結晶シリコン本体内へ貫通
し、ホウ素の拡散率を増大させたものと信じられる。こ
のことは、より厚い多結晶シリコン及びもしくは減少さ
れたヒ素イオン注入エネルギが多結晶シリコン層に対す
ルイオン注入損傷を大きく制限することによって助長さ
れたホウ素拡散率を最少にすることを示唆するものであ
る。
例 に
の例においては、最適化のために複数の実験パラメータ
がわずかずつ変更された。特に多結晶ンリコン層は前の
実験における場合よりも２倍以上にされ、ヒ素イオン注
入エネルギがわずかに減少された。第１４図はこれらの
変更を含むプロセスを用いることによって、ベース領域
における結果として得られたホウ素のプロフィールが最
終的なドライブ・イン加熱サイクルによってより一層そ
の急峻性を維持し、狭い、相対的に高度にドープされた
ベースを生じることを示す。２Ｘ１０１６／ Ｃｉｎ
”のバックグラウンドのＮ型のドーピング・レベルに関
して、エミッタ接合において約１０１８／ｃ ｍ ８の
ピーク舎ホウ素濃度を有する約１１０ ｎｍのベース幅
が生じた。この狭いベース及び高ドーピング・レベルの
組合せは特定の回路応用面のために特に適したものであ
る。
がわずかずつ変更された。特に多結晶ンリコン層は前の
実験における場合よりも２倍以上にされ、ヒ素イオン注
入エネルギがわずかに減少された。第１４図はこれらの
変更を含むプロセスを用いることによって、ベース領域
における結果として得られたホウ素のプロフィールが最
終的なドライブ・イン加熱サイクルによってより一層そ
の急峻性を維持し、狭い、相対的に高度にドープされた
ベースを生じることを示す。２Ｘ１０１６／ Ｃｉｎ
”のバックグラウンドのＮ型のドーピング・レベルに関
して、エミッタ接合において約１０１８／ｃ ｍ ８の
ピーク舎ホウ素濃度を有する約１１０ ｎｍのベース幅
が生じた。この狭いベース及び高ドーピング・レベルの
組合せは特定の回路応用面のために特に適したものであ
る。
第１図乃至第庁図は本発明の１つの形のＮＰＮバイポー
ラ・トランジスタを製造する方法を説明する図である。 第９図乃至第１４図は拡散プロフィールを説明する図で
ある。 １０・・・・Ｐ−基板、１２・・・・サブコレクタＮ十
拡散部、１４・用エピタキシャルＮ層、１６・用ｐ＋領
１ １Ｂ、２ｏ・・・・誘電アイソレーション領域、２
２・用マスク層、２４・団長結晶シリコン層１２６・用
二酸化シリコン層、２８・川岸結晶シリコン層、３０・
・・・多結晶シリコン層、３２・・・・正のイオン、３
４・・・・キャツピング層、５６・・・・真性ベース、
６８・用ヒ素イオン注入、４゜・・・・キャラとング層
、４２・・・・真性ベース、４４１、・・・千ミッタ。
ラ・トランジスタを製造する方法を説明する図である。 第９図乃至第１４図は拡散プロフィールを説明する図で
ある。 １０・・・・Ｐ−基板、１２・・・・サブコレクタＮ十
拡散部、１４・用エピタキシャルＮ層、１６・用ｐ＋領
１ １Ｂ、２ｏ・・・・誘電アイソレーション領域、２
２・用マスク層、２４・団長結晶シリコン層１２６・用
二酸化シリコン層、２８・川岸結晶シリコン層、３０・
・・・多結晶シリコン層、３２・・・・正のイオン、３
４・・・・キャツピング層、５６・・・・真性ベース、
６８・用ヒ素イオン注入、４゜・・・・キャラとング層
、４２・・・・真性ベース、４４１、・・・千ミッタ。
Claims (1)
- 【特許請求の範囲】 下記工程を含む、ＮＰＮバイポーラ・トランジスタの製
造方法。 （イ） その内部にトランジスタのペース及びエミッタ
領域が形成される単結晶シリコン表面の上へ多結晶シリ
コン層を付着する工程。 （ロ）上記多結晶シリコン層の上記単結晶シリコンとの
界面付近において上記多結晶シリコン層内へホウ素イオ
ンをイオン注入する工程。 （ハ）上記単結晶シリコン内へ上記ホウ素イオンを部分
的にドライブ・インする様に積層構造体を第１７二−ル
する工程。 に）上記多結晶シリコン層内にヒ素イオンをイオン注入
法る工程６ （ホ）上記トランジスタのペース及びエミッタ領域を形
成するために上記ホウ素及びヒ素を十分にドライブ・イ
ンする様に積層構造体を第２アニールする工程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/355,633 US4431460A (en) | 1982-03-08 | 1982-03-08 | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer |
| US355633 | 1982-03-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58154267A true JPS58154267A (ja) | 1983-09-13 |
| JPH0376575B2 JPH0376575B2 (ja) | 1991-12-05 |
Family
ID=23398190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58003621A Granted JPS58154267A (ja) | 1982-03-08 | 1983-01-14 | バイポ−ラ・トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4431460A (ja) |
| EP (1) | EP0090940B1 (ja) |
| JP (1) | JPS58154267A (ja) |
| DE (1) | DE3381605D1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62211949A (ja) * | 1986-03-13 | 1987-09-17 | Fujitsu Ltd | 半導体装置の製造法 |
| JPS62224968A (ja) * | 1986-03-27 | 1987-10-02 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63289861A (ja) * | 1987-05-21 | 1988-11-28 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467519A (en) * | 1982-04-01 | 1984-08-28 | International Business Machines Corporation | Process for fabricating polycrystalline silicon film resistors |
| JPS58202525A (ja) * | 1982-05-21 | 1983-11-25 | Toshiba Corp | 半導体装置の製造方法 |
| US4575923A (en) * | 1983-04-06 | 1986-03-18 | North American Philips Corporation | Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer |
| US4510676A (en) * | 1983-12-06 | 1985-04-16 | International Business Machines, Corporation | Method of fabricating a lateral PNP transistor |
| US4569701A (en) * | 1984-04-05 | 1986-02-11 | At&T Bell Laboratories | Technique for doping from a polysilicon transfer layer |
| US4549914A (en) * | 1984-04-09 | 1985-10-29 | At&T Bell Laboratories | Integrated circuit contact technique |
| US4640721A (en) * | 1984-06-06 | 1987-02-03 | Hitachi, Ltd. | Method of forming bipolar transistors with graft base regions |
| JPH0658912B2 (ja) * | 1985-05-07 | 1994-08-03 | 日本電信電話株式会社 | バイポーラトランジスタの製造方法 |
| US4795679A (en) * | 1985-05-22 | 1989-01-03 | North American Philips Corporation | Monocrystalline silicon layers on substrates |
| JPH07101677B2 (ja) * | 1985-12-02 | 1995-11-01 | 株式会社東芝 | 半導体装置の製造方法 |
| US4682407A (en) * | 1986-01-21 | 1987-07-28 | Motorola, Inc. | Means and method for stabilizing polycrystalline semiconductor layers |
| US5104816A (en) * | 1986-01-30 | 1992-04-14 | Texas Instruments Incorporated | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same |
| US4799099A (en) * | 1986-01-30 | 1989-01-17 | Texas Instruments Incorporated | Bipolar transistor in isolation well with angled corners |
| US4839302A (en) * | 1986-10-13 | 1989-06-13 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating bipolar semiconductor device |
| JPS63107167A (ja) * | 1986-10-24 | 1988-05-12 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS63182860A (ja) * | 1987-01-26 | 1988-07-28 | Toshiba Corp | 半導体装置とその製造方法 |
| JPS63184364A (ja) * | 1987-01-27 | 1988-07-29 | Toshiba Corp | 半導体装置の製造方法 |
| US4902640A (en) * | 1987-04-17 | 1990-02-20 | Tektronix, Inc. | High speed double polycide bipolar/CMOS integrated circuit process |
| US4933295A (en) * | 1987-05-08 | 1990-06-12 | Raytheon Company | Method of forming a bipolar transistor having closely spaced device regions |
| US4871684A (en) * | 1987-10-29 | 1989-10-03 | International Business Machines Corporation | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors |
| US5093711A (en) * | 1988-10-14 | 1992-03-03 | Seiko Epson Corporation | Semiconductor device |
| EP0383712A3 (en) * | 1989-02-13 | 1991-10-30 | International Business Machines Corporation | Method for fabricating high performance transistors with polycrystalline silicon contacts |
| DE69033711T2 (de) * | 1989-04-25 | 2001-06-28 | Matsushita Electronics Corp | Verfahren zur Herstellung eines bipolaren Transistors |
| US4927773A (en) * | 1989-06-05 | 1990-05-22 | Santa Barbara Research Center | Method of minimizing implant-related damage to a group II-VI semiconductor material |
| US5028973A (en) * | 1989-06-19 | 1991-07-02 | Harris Corporation | Bipolar transistor with high efficient emitter |
| US5017990A (en) * | 1989-12-01 | 1991-05-21 | International Business Machines Corporation | Raised base bipolar transistor structure and its method of fabrication |
| US5296388A (en) * | 1990-07-13 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Fabrication method for semiconductor devices |
| US5385850A (en) * | 1991-02-07 | 1995-01-31 | International Business Machines Corporation | Method of forming a doped region in a semiconductor substrate utilizing a sacrificial epitaxial silicon layer |
| US5629547A (en) * | 1991-04-23 | 1997-05-13 | Intel Corporation | BICMOS process for counter doped collector |
| GB2255226B (en) * | 1991-04-23 | 1995-03-01 | Intel Corp | Bicmos process for counter doped collector |
| US5138256A (en) * | 1991-04-23 | 1992-08-11 | International Business Machines Corp. | Method and apparatus for determining the thickness of an interfacial polysilicon/silicon oxide film |
| US5695819A (en) * | 1991-08-09 | 1997-12-09 | Applied Materials, Inc. | Method of enhancing step coverage of polysilicon deposits |
| US5229322A (en) * | 1991-12-05 | 1993-07-20 | International Business Machines Corporation | Method of making low resistance substrate or buried layer contact |
| DE69424717T2 (de) * | 1993-03-17 | 2001-05-31 | Canon Kk | Verbindungsverfahren einer Verdrahtung mit einem Halbleitergebiet und durch dieses Verfahren hergestellte Halbleitervorrichtung |
| US5520785A (en) * | 1994-01-04 | 1996-05-28 | Motorola, Inc. | Method for enhancing aluminum nitride |
| JP2865045B2 (ja) | 1996-02-28 | 1999-03-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE19815869C1 (de) * | 1998-04-08 | 1999-06-02 | Siemens Ag | Verfahren zum Herstellen eines Stapelkondensators in einer Halbleiteranordnung |
| US9997619B1 (en) | 2017-05-24 | 2018-06-12 | International Business Machines Corporation | Bipolar junction transistors and methods forming same |
| RU2659328C1 (ru) * | 2017-10-02 | 2018-06-29 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления полупроводникового прибора |
| US11355585B2 (en) | 2019-10-01 | 2022-06-07 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor |
| US11404540B2 (en) | 2019-10-01 | 2022-08-02 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor |
| US11563084B2 (en) | 2019-10-01 | 2023-01-24 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51146174A (en) * | 1975-06-11 | 1976-12-15 | Mitsubishi Electric Corp | Diode device fabrication method |
| JPS5228879A (en) * | 1975-08-29 | 1977-03-04 | Mitsubishi Electric Corp | Semiconductor device and method for its production |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3460007A (en) * | 1967-07-03 | 1969-08-05 | Rca Corp | Semiconductor junction device |
| JPS5950113B2 (ja) * | 1975-11-05 | 1984-12-06 | 株式会社東芝 | 半導体装置 |
| JPS543479A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Semiconductor device and its manufacture |
| US4190466A (en) * | 1977-12-22 | 1980-02-26 | International Business Machines Corporation | Method for making a bipolar transistor structure utilizing self-passivating diffusion sources |
| JPS5939906B2 (ja) * | 1978-05-04 | 1984-09-27 | 超エル・エス・アイ技術研究組合 | 半導体装置の製造方法 |
| US4157269A (en) * | 1978-06-06 | 1979-06-05 | International Business Machines Corporation | Utilizing polysilicon diffusion sources and special masking techniques |
| JPS5586151A (en) * | 1978-12-23 | 1980-06-28 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor integrated circuit |
| US4357622A (en) * | 1980-01-18 | 1982-11-02 | International Business Machines Corporation | Complementary transistor structure |
| US4259680A (en) * | 1980-04-17 | 1981-03-31 | Bell Telephone Laboratories, Incorporated | High speed lateral bipolar transistor |
-
1982
- 1982-03-08 US US06/355,633 patent/US4431460A/en not_active Expired - Lifetime
-
1983
- 1983-01-14 JP JP58003621A patent/JPS58154267A/ja active Granted
- 1983-02-23 DE DE8383101761T patent/DE3381605D1/de not_active Expired - Fee Related
- 1983-02-23 EP EP83101761A patent/EP0090940B1/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51146174A (en) * | 1975-06-11 | 1976-12-15 | Mitsubishi Electric Corp | Diode device fabrication method |
| JPS5228879A (en) * | 1975-08-29 | 1977-03-04 | Mitsubishi Electric Corp | Semiconductor device and method for its production |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62211949A (ja) * | 1986-03-13 | 1987-09-17 | Fujitsu Ltd | 半導体装置の製造法 |
| JPS62224968A (ja) * | 1986-03-27 | 1987-10-02 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63289861A (ja) * | 1987-05-21 | 1988-11-28 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0090940B1 (en) | 1990-05-23 |
| US4431460A (en) | 1984-02-14 |
| JPH0376575B2 (ja) | 1991-12-05 |
| DE3381605D1 (de) | 1990-06-28 |
| EP0090940A2 (en) | 1983-10-12 |
| EP0090940A3 (en) | 1986-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58154267A (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| JPH0147014B2 (ja) | ||
| JPH0469814B2 (ja) | ||
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| JPH0123953B2 (ja) | ||
| JPH0251255B2 (ja) | ||
| EP0076106A2 (en) | Method for producing a bipolar transistor | |
| JP3405766B2 (ja) | 半導体デバイスの製造方法 | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| US6642096B2 (en) | Bipolar transistor manufacturing | |
| US5920795A (en) | Method for manufacturing semiconductor device | |
| JPH0541385A (ja) | 半導体装置とその製造方法 | |
| JP2985824B2 (ja) | 半導体装置及びその製造方法 | |
| JP3145694B2 (ja) | 半導体装置 | |
| JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| JPS6152972B2 (ja) | ||
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JPH09181091A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| Akasaka et al. | Application of diffusion from implanted polycrystalline silicon to bipolar transistors | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH0137856B2 (ja) |