JPH0137856B2 - - Google Patents
Info
- Publication number
- JPH0137856B2 JPH0137856B2 JP53063170A JP6317078A JPH0137856B2 JP H0137856 B2 JPH0137856 B2 JP H0137856B2 JP 53063170 A JP53063170 A JP 53063170A JP 6317078 A JP6317078 A JP 6317078A JP H0137856 B2 JPH0137856 B2 JP H0137856B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- polycrystalline silicon
- silicon layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 230000003321 amplification Effects 0.000 claims description 25
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 description 16
- 229910052739 hydrogen Inorganic materials 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、特に
バイポーラトランジスタの電極取出し領域が多結
晶珪素層で形成される半導体装置の製造方法に関
する。
バイポーラトランジスタの電極取出し領域が多結
晶珪素層で形成される半導体装置の製造方法に関
する。
電極取出し領域が多結晶珪素層で形成された半
導体装置の製造方法の一方法として、コレクタ領
域表面を選択的に露出した珪素単結晶基板に多結
晶珪素層を堆積し、ひき続いて上記多結晶珪素層
を介してイオン注入を行い、上記単結晶基板内に
バイポーラトランジスタを形成する方法がある。
例えばジヤーナル・オブ・アプライド・フイジツ
クス(Journal of Applied Physics)1977、第
48巻、1815〜1821頁に記載されている報告もその
一例である。しかしながら上述した方法において
は多結晶珪素層が上記基板表面のエミツタ・ベー
ス及びコレクタ領域と直接に接触しているため
に、多結晶珪素層と単結晶珪素層の境界近傍の結
晶性が悪くトランジスタの電流増幅率を大きくで
きないという欠点があり、この改善法については
未知であつた。
導体装置の製造方法の一方法として、コレクタ領
域表面を選択的に露出した珪素単結晶基板に多結
晶珪素層を堆積し、ひき続いて上記多結晶珪素層
を介してイオン注入を行い、上記単結晶基板内に
バイポーラトランジスタを形成する方法がある。
例えばジヤーナル・オブ・アプライド・フイジツ
クス(Journal of Applied Physics)1977、第
48巻、1815〜1821頁に記載されている報告もその
一例である。しかしながら上述した方法において
は多結晶珪素層が上記基板表面のエミツタ・ベー
ス及びコレクタ領域と直接に接触しているため
に、多結晶珪素層と単結晶珪素層の境界近傍の結
晶性が悪くトランジスタの電流増幅率を大きくで
きないという欠点があり、この改善法については
未知であつた。
本発明の目的は、電極取出し領域が多結晶珪素
層で形成されたバイポーラトランジスタにおい
て、大きな電流増幅率が得られる製造方法を提供
することである。
層で形成されたバイポーラトランジスタにおい
て、大きな電流増幅率が得られる製造方法を提供
することである。
本発明の特徴は、一導電型のコレクタ領域およ
び該コレクタ領域内に逆導電型のベース領域が形
成されている単結晶珪素基板の一主面上に多結晶
珪素層を形成させる工程と、前記多結晶珪素層を
選択酸化し、これより前記多結晶珪素層からなる
第1の層を前記コレクタ領域内の選択的な部分上
に設け、かつ前記多結晶珪素層からなる第2およ
び第3の層を前記ベース領域内の選択的な部分上
にそれぞれ設け、該第1、第2、第3の層を該選
択酸化により該多結晶珪素層より変換させた二酸
化硅素層により取り囲む工程と、前記第2の層を
通して逆導電型の不純物を前記ベース領域に導入
する工程と、前記第3の層を通して一導電型の不
純物を前記ベース領域内に導入してエミツタ領域
を形成するとともに前記第1の層を通して一導電
型の不純物を前記コレクタ領域に導入する工程
と、しかる後に水素と窒素との混合気体中で400
℃〜1000℃で熱処理し、これにより前記単結晶珪
素基板と前記多結晶珪素層の第1、第2、第3の
層との境界附近の界面準位密度を減少させて電流
増幅率を増大せしめる工程とを有する半導体装置
の製造方法にある。
び該コレクタ領域内に逆導電型のベース領域が形
成されている単結晶珪素基板の一主面上に多結晶
珪素層を形成させる工程と、前記多結晶珪素層を
選択酸化し、これより前記多結晶珪素層からなる
第1の層を前記コレクタ領域内の選択的な部分上
に設け、かつ前記多結晶珪素層からなる第2およ
び第3の層を前記ベース領域内の選択的な部分上
にそれぞれ設け、該第1、第2、第3の層を該選
択酸化により該多結晶珪素層より変換させた二酸
化硅素層により取り囲む工程と、前記第2の層を
通して逆導電型の不純物を前記ベース領域に導入
する工程と、前記第3の層を通して一導電型の不
純物を前記ベース領域内に導入してエミツタ領域
を形成するとともに前記第1の層を通して一導電
型の不純物を前記コレクタ領域に導入する工程
と、しかる後に水素と窒素との混合気体中で400
℃〜1000℃で熱処理し、これにより前記単結晶珪
素基板と前記多結晶珪素層の第1、第2、第3の
層との境界附近の界面準位密度を減少させて電流
増幅率を増大せしめる工程とを有する半導体装置
の製造方法にある。
この発明によれば、多結晶珪素層を介してエミ
ツタ領域を形成した後、引き続いて水素と窒素の
混合気体中で熱処理を行うことにより良好でかつ
均一性のよい特性たとえば電流増幅率が大きく且
つこの電流増幅率の均一性がよい半導体装置を精
度よく再現性よく製造することができる。
ツタ領域を形成した後、引き続いて水素と窒素の
混合気体中で熱処理を行うことにより良好でかつ
均一性のよい特性たとえば電流増幅率が大きく且
つこの電流増幅率の均一性がよい半導体装置を精
度よく再現性よく製造することができる。
以下、実施例に基づく図面を参照して本発明を
詳細に説明する。
詳細に説明する。
まず、第1図aに示すように、P型珪素単結晶
基板1の一表面部を二酸化硅素層2で選択的に覆
い、珪素単結晶基板表面を選択的に露出し、上記
表面が露出された領域にN型島状領域3を形成す
る。このN型島状領域3の形成は加速電圧が20乃
至200kVで注入量が1013乃至1015/cm2の燐イオン
を注入し、ひき続いて900℃乃至1200℃で押込み
拡散を施して形成する。尚、この島状領域3の表
面濃度は1015乃至1017/cm3であり、その接合深さ
は1乃至10μmである。次に第1図bに示すよう
に、上記島状領域3の表面に0.1乃至1μmの二酸
化珪素層4を形成し、続いて開孔5を形成し、表
面にN型島状領域3が形成されていない単結晶基
板表面1を露出し、ひき続いて開孔5を通して高
濃度P型領域6を形成する。次に第1図cに示す
ように、P型領域6及び二酸化珪素層4の表面を
酸化する。この酸化工程により、P型領域6は基
板内部に押込み拡散を受け、その表面濃度は1017
〜1020/cm3となり、且つ接合深さは1乃至5μmと
なる。尚、このP型領域6はP型単結晶基板1の
表面にN型の反転チヤンネルが形成されるのを防
止する役目をする。続いて、二酸化珪素層4に開
孔7を設け、N型島状領域3の表面を露出する。
次に第1図dに示すように、加速電圧が20乃至
200kVで、注入量が1013乃至1015/cm2のほう素イ
オン80を表面が露出されたN型島状領域に注入
し、P型領域8を形成する。次に第1図eに示す
ように、P型領域8の表面を酸化し、続いてこの
酸化珪素膜4′に開孔を設けN型島状領域3及び
P型領域8の表面を選択的に露出する。ひき続い
て、上記酸化珪素膜4及び表面を露出されたN型
領域及び表面を露出されたP型領域の上面に多結
晶珪素層9を0.1乃至1μm堆積する。更にひき続
いて多結晶珪素膜9の上面に0.02乃至0.2μmの二
酸化珪素層10を形成し、この二酸化珪素層10
の上面に窒化珪素膜11を0.02乃至0.2μm堆積す
る。次に第1図fに示すように、珪素単結晶基板
のN型島状領域3及びP型領域8の上部に堆積さ
れた窒化珪素膜11のみを選択的に残し、表面が
窒化珪素膜で覆れていない多結晶珪素膜を選択酸
化し、二酸化珪素層12を形成する。この二酸化
珪素層12により周囲に覆われた多結晶珪素の島
状領域13,14,15が形成される。次に第1
図gに示すようにP型領域8の上部に存在する窒
化珪素層11及び二酸化珪素層12を選択的に除
去し、開孔16を設け多結晶珪素層の表面を露出
する。この開孔16を通してホウ素を熱拡散し、
P型島状領域8内に高濃度のP型領域17を形成
する。尚、上記ホウ素の熱拡散により多結晶珪素
層は高濃度のP型多結晶領域18になる。次に第
1図hに示すようにP型島状領域8及びN型島状
領域3の上面の窒化珪素膜及び二酸化珪素層を選
択的に除去し、開孔19,20を設け、多結晶珪
素層の表面を露出する。この開孔19,20を通
して燐或は砒素を熱拡散し、P型領域8内及びN
型島状領域3内にそれぞれ高濃度N型領域21,
22を形成する。
基板1の一表面部を二酸化硅素層2で選択的に覆
い、珪素単結晶基板表面を選択的に露出し、上記
表面が露出された領域にN型島状領域3を形成す
る。このN型島状領域3の形成は加速電圧が20乃
至200kVで注入量が1013乃至1015/cm2の燐イオン
を注入し、ひき続いて900℃乃至1200℃で押込み
拡散を施して形成する。尚、この島状領域3の表
面濃度は1015乃至1017/cm3であり、その接合深さ
は1乃至10μmである。次に第1図bに示すよう
に、上記島状領域3の表面に0.1乃至1μmの二酸
化珪素層4を形成し、続いて開孔5を形成し、表
面にN型島状領域3が形成されていない単結晶基
板表面1を露出し、ひき続いて開孔5を通して高
濃度P型領域6を形成する。次に第1図cに示す
ように、P型領域6及び二酸化珪素層4の表面を
酸化する。この酸化工程により、P型領域6は基
板内部に押込み拡散を受け、その表面濃度は1017
〜1020/cm3となり、且つ接合深さは1乃至5μmと
なる。尚、このP型領域6はP型単結晶基板1の
表面にN型の反転チヤンネルが形成されるのを防
止する役目をする。続いて、二酸化珪素層4に開
孔7を設け、N型島状領域3の表面を露出する。
次に第1図dに示すように、加速電圧が20乃至
200kVで、注入量が1013乃至1015/cm2のほう素イ
オン80を表面が露出されたN型島状領域に注入
し、P型領域8を形成する。次に第1図eに示す
ように、P型領域8の表面を酸化し、続いてこの
酸化珪素膜4′に開孔を設けN型島状領域3及び
P型領域8の表面を選択的に露出する。ひき続い
て、上記酸化珪素膜4及び表面を露出されたN型
領域及び表面を露出されたP型領域の上面に多結
晶珪素層9を0.1乃至1μm堆積する。更にひき続
いて多結晶珪素膜9の上面に0.02乃至0.2μmの二
酸化珪素層10を形成し、この二酸化珪素層10
の上面に窒化珪素膜11を0.02乃至0.2μm堆積す
る。次に第1図fに示すように、珪素単結晶基板
のN型島状領域3及びP型領域8の上部に堆積さ
れた窒化珪素膜11のみを選択的に残し、表面が
窒化珪素膜で覆れていない多結晶珪素膜を選択酸
化し、二酸化珪素層12を形成する。この二酸化
珪素層12により周囲に覆われた多結晶珪素の島
状領域13,14,15が形成される。次に第1
図gに示すようにP型領域8の上部に存在する窒
化珪素層11及び二酸化珪素層12を選択的に除
去し、開孔16を設け多結晶珪素層の表面を露出
する。この開孔16を通してホウ素を熱拡散し、
P型島状領域8内に高濃度のP型領域17を形成
する。尚、上記ホウ素の熱拡散により多結晶珪素
層は高濃度のP型多結晶領域18になる。次に第
1図hに示すようにP型島状領域8及びN型島状
領域3の上面の窒化珪素膜及び二酸化珪素層を選
択的に除去し、開孔19,20を設け、多結晶珪
素層の表面を露出する。この開孔19,20を通
して燐或は砒素を熱拡散し、P型領域8内及びN
型島状領域3内にそれぞれ高濃度N型領域21,
22を形成する。
上記N型領域21,22の表面濃度は1020乃至
1021/cm3であり、その接合深さは0.1乃至2μmで
ある。尚上記燐或は砒素の熱拡散により多結晶珪
素層は高濃度のN型多結晶領域23,24とな
る。上記高濃度多結晶領域18,23,24はそ
れぞれベース取出し電極、エミツタ取出し電極及
びコレクタ取出し電極を形成している。更にひき
続いて400乃至1000℃の水素と窒素の混合気体中
で熱処理を施し、トランジスタの電流増幅率を増
加させ、且つトランジスタの電流増幅率を均一性
よくする。最後に第1図iに示すように、高濃度
の不純物を含んだ多結晶珪素領域18,23,2
4に接触してアルミニウムなどの金属電極25,
26,27を形成して、電極取出し領域が多結晶
珪素層で形成された電流増幅率が大きく、且つ電
流増幅率の均一性がよい半導体装置が得られる。
1021/cm3であり、その接合深さは0.1乃至2μmで
ある。尚上記燐或は砒素の熱拡散により多結晶珪
素層は高濃度のN型多結晶領域23,24とな
る。上記高濃度多結晶領域18,23,24はそ
れぞれベース取出し電極、エミツタ取出し電極及
びコレクタ取出し電極を形成している。更にひき
続いて400乃至1000℃の水素と窒素の混合気体中
で熱処理を施し、トランジスタの電流増幅率を増
加させ、且つトランジスタの電流増幅率を均一性
よくする。最後に第1図iに示すように、高濃度
の不純物を含んだ多結晶珪素領域18,23,2
4に接触してアルミニウムなどの金属電極25,
26,27を形成して、電極取出し領域が多結晶
珪素層で形成された電流増幅率が大きく、且つ電
流増幅率の均一性がよい半導体装置が得られる。
第2図は従来法及び本発明法により作製された
半導体装置の電流増幅率を示す曲線図であり、縦
軸及び横軸はそれぞれ電流増幅率及び水素処理温
度を表わす。点28,29は従来法、即ちN型エ
ミツタ領域21形成後に水素雰囲気中で熱処理し
ない場合の電流増幅率を表わしたもので、点28
と点29はエミツタ領域21への不純物添加量が
異なり、点28が添加量の少ない場合、点29が
添加量の多い場合である。一方、曲線30,31
は本発明の方法、即ちN型エミツタ領域21形成
後、更に400℃、500℃及び600℃の窒素と水素の
混合気体(混合比は5:3)中で熱処理を行つた
場合のものである。又、曲線30はエミツタ領域
への不純物添加量が少ない場合であり、曲線31
は不純物添加量が多い場合である。
半導体装置の電流増幅率を示す曲線図であり、縦
軸及び横軸はそれぞれ電流増幅率及び水素処理温
度を表わす。点28,29は従来法、即ちN型エ
ミツタ領域21形成後に水素雰囲気中で熱処理し
ない場合の電流増幅率を表わしたもので、点28
と点29はエミツタ領域21への不純物添加量が
異なり、点28が添加量の少ない場合、点29が
添加量の多い場合である。一方、曲線30,31
は本発明の方法、即ちN型エミツタ領域21形成
後、更に400℃、500℃及び600℃の窒素と水素の
混合気体(混合比は5:3)中で熱処理を行つた
場合のものである。又、曲線30はエミツタ領域
への不純物添加量が少ない場合であり、曲線31
は不純物添加量が多い場合である。
上記曲線図から、本発明による曲線30,31
は従来法による点28,29に比較して電流増幅
率が3乃至4倍大きくなることがわかる。尚、第
2図では水素処理温度が600℃以下の場合のみ図
示したが、600℃乃至1000℃までの水素処理温度
で同様に電流増幅率は増加することが確かめられ
ている。
は従来法による点28,29に比較して電流増幅
率が3乃至4倍大きくなることがわかる。尚、第
2図では水素処理温度が600℃以下の場合のみ図
示したが、600℃乃至1000℃までの水素処理温度
で同様に電流増幅率は増加することが確かめられ
ている。
又、第2図の破線40はエミツタ深さ1μで多
結晶珪素層のないバイポーラトランジスタに対し
て水素と窒素との混合気体中で熱処理した時の電
流増幅率の特性を示すものであり、点39は上記
多結晶珪素層のないバイポーラトランジスタに水
素と窒素との混合気体中で熱処理しない場合の電
流増幅率を示している。熱処理しない点39の電
流増幅率が35であるのに対して熱処理しても電
流増幅率は40程度にしか高くならない。これら判
るように電流増幅率の増加はたかだか10〜20%し
か得られない。これに対して多結晶珪素層を電極
としてこれに同様の熱処理を行なう本発明の方で
は、この熱処理によつて電流増幅率を倍以上増加
させることができる。また、熱処理における温度
の下限は多結晶珪素層の界面準位を水素でトラツ
プするのに必要な温度によつて規定され、これが
約400℃であり、一方上限はエミツタ接合やベー
ス・コレクタ接合が熱処理によつて再拡散し拡散
分布が乱されない温度にて規定される。1μm以
下のトランジスタではこれが約1000℃である。
結晶珪素層のないバイポーラトランジスタに対し
て水素と窒素との混合気体中で熱処理した時の電
流増幅率の特性を示すものであり、点39は上記
多結晶珪素層のないバイポーラトランジスタに水
素と窒素との混合気体中で熱処理しない場合の電
流増幅率を示している。熱処理しない点39の電
流増幅率が35であるのに対して熱処理しても電
流増幅率は40程度にしか高くならない。これら判
るように電流増幅率の増加はたかだか10〜20%し
か得られない。これに対して多結晶珪素層を電極
としてこれに同様の熱処理を行なう本発明の方で
は、この熱処理によつて電流増幅率を倍以上増加
させることができる。また、熱処理における温度
の下限は多結晶珪素層の界面準位を水素でトラツ
プするのに必要な温度によつて規定され、これが
約400℃であり、一方上限はエミツタ接合やベー
ス・コレクタ接合が熱処理によつて再拡散し拡散
分布が乱されない温度にて規定される。1μm以
下のトランジスタではこれが約1000℃である。
この水素処理による電流増幅率の増大は多結晶
珪素層と単結晶珪素層の境界附近の界面準位密度
が水素処理により減少することに起因していると
考えられる。
珪素層と単結晶珪素層の境界附近の界面準位密度
が水素処理により減少することに起因していると
考えられる。
以上述べたように、本発明半導体装置の製造方
法によれば、電流増幅率が大きく且つ電極取出し
領域が多結晶珪素層で形成された半導体装置を再
現性よく、精度よく製造することができ、実用上
きわめて有効なものである。
法によれば、電流増幅率が大きく且つ電極取出し
領域が多結晶珪素層で形成された半導体装置を再
現性よく、精度よく製造することができ、実用上
きわめて有効なものである。
第1図a乃至第1図iは本発明の実施例の製造
工程を示す断面図であり、第2図は半導体装置の
電流増幅率と水素処理温度の相関を示す図であ
り、従来法技術による場合と本発明による場合と
を比較して示したものである。 尚図において、1……珪素単結晶基板、2……
二酸化珪素層、3……N型島状領域、4……二酸
化珪素層、6,8……高濃度P型領域、9,1
3,14,15……多結晶珪素層、10,12…
…二酸珪素層、11……窒化珪素層、17……高
濃度P型領域、18……高濃度P型多結晶珪素
層、21,22……高濃度N型領域、23,24
……高濃度N型多結晶珪素層、25,26,27
……金属電極である。
工程を示す断面図であり、第2図は半導体装置の
電流増幅率と水素処理温度の相関を示す図であ
り、従来法技術による場合と本発明による場合と
を比較して示したものである。 尚図において、1……珪素単結晶基板、2……
二酸化珪素層、3……N型島状領域、4……二酸
化珪素層、6,8……高濃度P型領域、9,1
3,14,15……多結晶珪素層、10,12…
…二酸珪素層、11……窒化珪素層、17……高
濃度P型領域、18……高濃度P型多結晶珪素
層、21,22……高濃度N型領域、23,24
……高濃度N型多結晶珪素層、25,26,27
……金属電極である。
Claims (1)
- 1 一導電型のコレクタ領域および該コレクタ領
域内に逆導電型のベース領域が形成されている単
結晶珪素基板の一主面上に多結晶珪素層を形成さ
せる工程と、前記多結晶珪素層を選択酸化し、こ
れより前記多結晶珪素層からなる第1の層を前記
コレクタ領域内の選択的な部分上に設け、かつ前
記多結晶珪素層からなる第2および第3の層を前
記ベース領域内の選択的な部分上にそれぞれ設
け、該第1、第2、第3の層を該選択酸化により
該多結晶硅素層より変換させた二酸化硅素層によ
り取り囲む工程と、前記第2の層を通して逆導電
型の不純物を前記ベース領域に導入する工程と、
前記第3の層を通して一導電型の不純物を前記ベ
ース領域内に導入してエミツタ領域を形成すると
ともに前記第1の層を通して一導電型の不純物を
前記コレクタ領域に導入する工程と、しかる後に
水素と窒素との混合気体中で400℃〜1000℃で熱
処理し、これにより前記単結晶珪素基板と前記多
結晶珪素層の第1、第2、第3の層との境界附近
の界面準位密度を減少させて電流増幅率を増大せ
しめる工程とを有することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6317078A JPS54154271A (en) | 1978-05-25 | 1978-05-25 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6317078A JPS54154271A (en) | 1978-05-25 | 1978-05-25 | Manufacture of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54154271A JPS54154271A (en) | 1979-12-05 |
JPH0137856B2 true JPH0137856B2 (ja) | 1989-08-09 |
Family
ID=13221503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6317078A Granted JPS54154271A (en) | 1978-05-25 | 1978-05-25 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS54154271A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5690559A (en) * | 1979-12-22 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS5796567A (en) * | 1980-12-09 | 1982-06-15 | Nec Corp | Manufacture of semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49127575A (ja) * | 1973-04-06 | 1974-12-06 | ||
JPS52119192A (en) * | 1976-03-31 | 1977-10-06 | Nec Corp | Semiconductor |
JPS52149477A (en) * | 1976-06-07 | 1977-12-12 | Fujitsu Ltd | Forming method of schottky barriers |
-
1978
- 1978-05-25 JP JP6317078A patent/JPS54154271A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49127575A (ja) * | 1973-04-06 | 1974-12-06 | ||
JPS52119192A (en) * | 1976-03-31 | 1977-10-06 | Nec Corp | Semiconductor |
JPS52149477A (en) * | 1976-06-07 | 1977-12-12 | Fujitsu Ltd | Forming method of schottky barriers |
Also Published As
Publication number | Publication date |
---|---|
JPS54154271A (en) | 1979-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58154267A (ja) | バイポ−ラ・トランジスタの製造方法 | |
US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
JPS62588B2 (ja) | ||
US3745070A (en) | Method of manufacturing semiconductor devices | |
US4080618A (en) | Insulated-gate field-effect transistor | |
US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
JPS60175453A (ja) | トランジスタの製造方法 | |
JPH0137856B2 (ja) | ||
JP2809393B2 (ja) | 半導体装置の製造方法 | |
JPS6155250B2 (ja) | ||
JPS6237818B2 (ja) | ||
JPS624339A (ja) | 半導体装置及びその製造方法 | |
JPS6112390B2 (ja) | ||
JPS6159871A (ja) | 半導体装置の製造方法 | |
JP3039166B2 (ja) | 半導体装置およびその製造方法 | |
JPS5837990B2 (ja) | 半導体装置の製造方法 | |
JPS6143858B2 (ja) | ||
JPS6330787B2 (ja) | ||
JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
JP2563798B2 (ja) | 半導体装置の製造方法 | |
JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
JPS61136267A (ja) | バイポ−ラ半導体装置 | |
JPS6323362A (ja) | 半導体装置の製造方法 |