JPS6112390B2 - - Google Patents
Info
- Publication number
- JPS6112390B2 JPS6112390B2 JP3550276A JP3550276A JPS6112390B2 JP S6112390 B2 JPS6112390 B2 JP S6112390B2 JP 3550276 A JP3550276 A JP 3550276A JP 3550276 A JP3550276 A JP 3550276A JP S6112390 B2 JPS6112390 B2 JP S6112390B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- source
- semiconductor substrate
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000272201 Columbiformes Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Description
【発明の詳細な説明】
この発明は絶縁ゲート型電界効果半導体装置の
製造方法、とくに絶縁ゲート型電界効果トランジ
スタの製造方法に関する。
製造方法、とくに絶縁ゲート型電界効果トランジ
スタの製造方法に関する。
絶縁ゲート型電界効果トランジスタ（（以下、
MISトランジスタという）のような絶縁ゲート型
電界効果半導体装置（以下、MISデバイスとい
う）は、絶縁ゲート構造の直下のチヤンネル形成
のための半導体表面濃度でゲート閾値、利得のよ
うな一次的電気特性が決定されるが、他方、出力
領域となる逆導電型領域の接合容量が回路速度に
著しい影響をもたらす。従来、チヤンネル形成の
ためのゲート構造の直下にチヤンネルドープと呼
称する一導電型不純物の導入により、回路定数の
改善が試みられているが、チヤンネルドープ領域
は逆導電型領域を含めた活性領域に及ぶ。ゲート
閾値、利得に対して従来のチヤンネルドープ領域
は、その導入深さの影響はないが、接合耐圧およ
び接合容量に対する影響は大である。従来の半導
体装置では、接合容量を低減するため浅いチヤン
ネルドープを行うとパンチスルー効果で耐圧が低
下し、深いチヤンネルドープの採用で逆導電領域
の接合深さにより有効濃度の高い一導電型不純物
の導入領域を形成する接合容量の増大が著しく、
動作速度の低下が不可避である。
MISトランジスタという）のような絶縁ゲート型
電界効果半導体装置（以下、MISデバイスとい
う）は、絶縁ゲート構造の直下のチヤンネル形成
のための半導体表面濃度でゲート閾値、利得のよ
うな一次的電気特性が決定されるが、他方、出力
領域となる逆導電型領域の接合容量が回路速度に
著しい影響をもたらす。従来、チヤンネル形成の
ためのゲート構造の直下にチヤンネルドープと呼
称する一導電型不純物の導入により、回路定数の
改善が試みられているが、チヤンネルドープ領域
は逆導電型領域を含めた活性領域に及ぶ。ゲート
閾値、利得に対して従来のチヤンネルドープ領域
は、その導入深さの影響はないが、接合耐圧およ
び接合容量に対する影響は大である。従来の半導
体装置では、接合容量を低減するため浅いチヤン
ネルドープを行うとパンチスルー効果で耐圧が低
下し、深いチヤンネルドープの採用で逆導電領域
の接合深さにより有効濃度の高い一導電型不純物
の導入領域を形成する接合容量の増大が著しく、
動作速度の低下が不可避である。
従つてこの発明の目的は、動作速度が早く且つ
電気的特性の優れた絶縁ゲート型電界効果半導体
装置の製造方法を提供することにある。
電気的特性の優れた絶縁ゲート型電界効果半導体
装置の製造方法を提供することにある。
この発明の半導体装置の製造方法は、絶縁ゲー
ト構造と逆導電型領域とを一導電型の半導体の半
導体表面に有し、絶縁ゲート構造の直下のチヤン
ネル形成領域にのみ自己整合された一導電型不純
物を導入している。このチヤンネルドープは逆導
電型領域の接合深さより深い有効濃度領域を有す
る。
ト構造と逆導電型領域とを一導電型の半導体の半
導体表面に有し、絶縁ゲート構造の直下のチヤン
ネル形成領域にのみ自己整合された一導電型不純
物を導入している。このチヤンネルドープは逆導
電型領域の接合深さより深い有効濃度領域を有す
る。
この発明の半導体装置の製造方法は、逆導電型
領域へのチヤンネルドープが行なわれないため導
入深さを大としても逆導電型領域の底面全体ある
いはその底面の大きな面積にわたつて高不純物濃
度領域すなわちチヤンネルドーブが接触する構造
とはならず、したがつて接合容量の増加がなく、
且つゲート閾値、利得、耐圧に対して充分に電気
的特性を満足することができる。
領域へのチヤンネルドープが行なわれないため導
入深さを大としても逆導電型領域の底面全体ある
いはその底面の大きな面積にわたつて高不純物濃
度領域すなわちチヤンネルドーブが接触する構造
とはならず、したがつて接合容量の増加がなく、
且つゲート閾値、利得、耐圧に対して充分に電気
的特性を満足することができる。
次にこの発明の特徴を明確にするため、この発
明の実施例につき図を用いて説明する。
明の実施例につき図を用いて説明する。
第１図Ａ〜Ｃはこの発明の一実施例のMISトラ
ンジスタの主たる製造工程を示す。この実施例
は、1015cm-3の不純物濃度のP-型シリコン単結晶
基板１０１の一表面に1.5μの二酸化シリコン膜
１０２とその直下の表面ポロン濃度1016cm-3の高
濃度Ｐ型領域１０３とを有する。二酸化シリコン
膜１０２および拡散領域１０３はこの表面の不活
性領域を形成し、これらに囲まれた活性領域の中
央を横断して約400Åの二酸化シリコンの絶縁ゲ
ート膜１０４と2000Åの多結晶シリコンのゲート
電極１０５と600Åのシリコン窒化膜１０６が形
成されている。ゲート電極１０５はシリコン窒化
膜１０６と同一形状に加工され、これらをマスク
として両側の半導体表面に表面濃度1020cm-3の燐
導入によるＮ型領域１０７，１０８が設けられる
（第１図Ａ）。1000℃水蒸気雰囲気での熱酸化処理
でＮ型領域１０７，１０８の上面に約0.5μの二
酸化シリコン膜１０９，１１０を成長し、しかる
のちゲート電極１０５の上面のシリコン窒化膜１
０６を熱燐酸中で化学的に選択除去する。この時
の試料の基体表面はゲート部分に2000Åと多結晶
シリコンのゲート電極１０５と400Åの二酸化シ
リコンの絶縁ゲート膜１０４とを有し、Ｎ型領域
１０７，１０８上に5000Åの二酸化シリコン膜１
０９，１１０を有し、これらの膜厚差を利用して
上面から50KeVのエネルギー量で５×1011cm-2の
注入量のボロンを導入する。このボロン注入でＮ
型領域１０７，１０８の間の基体表面のみチヤン
ネルドープが起り、Ｎ型領域１０７，１０８の部
分ではボロン注入効果を避ける。ボロン注入領域
１１１は有効深さがＮ型領域１０７，１０８より
深い位置を得るように1000℃の窒素雰囲気中で熱
処理される（第１図Ｂ） 以後は、第１図Ｃに示すように、Ｎ型領域１０
７，１０８およびゲート電極１０５に結合して、
周辺の厚い二酸化シリコン膜１０２の上面に伸び
るアルミニウムの配線電極１１２，１１３，１１
４を設けてこの実施例の絶縁ゲート型電界効果ト
ランジスタが得られる。
ンジスタの主たる製造工程を示す。この実施例
は、1015cm-3の不純物濃度のP-型シリコン単結晶
基板１０１の一表面に1.5μの二酸化シリコン膜
１０２とその直下の表面ポロン濃度1016cm-3の高
濃度Ｐ型領域１０３とを有する。二酸化シリコン
膜１０２および拡散領域１０３はこの表面の不活
性領域を形成し、これらに囲まれた活性領域の中
央を横断して約400Åの二酸化シリコンの絶縁ゲ
ート膜１０４と2000Åの多結晶シリコンのゲート
電極１０５と600Åのシリコン窒化膜１０６が形
成されている。ゲート電極１０５はシリコン窒化
膜１０６と同一形状に加工され、これらをマスク
として両側の半導体表面に表面濃度1020cm-3の燐
導入によるＮ型領域１０７，１０８が設けられる
（第１図Ａ）。1000℃水蒸気雰囲気での熱酸化処理
でＮ型領域１０７，１０８の上面に約0.5μの二
酸化シリコン膜１０９，１１０を成長し、しかる
のちゲート電極１０５の上面のシリコン窒化膜１
０６を熱燐酸中で化学的に選択除去する。この時
の試料の基体表面はゲート部分に2000Åと多結晶
シリコンのゲート電極１０５と400Åの二酸化シ
リコンの絶縁ゲート膜１０４とを有し、Ｎ型領域
１０７，１０８上に5000Åの二酸化シリコン膜１
０９，１１０を有し、これらの膜厚差を利用して
上面から50KeVのエネルギー量で５×1011cm-2の
注入量のボロンを導入する。このボロン注入でＮ
型領域１０７，１０８の間の基体表面のみチヤン
ネルドープが起り、Ｎ型領域１０７，１０８の部
分ではボロン注入効果を避ける。ボロン注入領域
１１１は有効深さがＮ型領域１０７，１０８より
深い位置を得るように1000℃の窒素雰囲気中で熱
処理される（第１図Ｂ） 以後は、第１図Ｃに示すように、Ｎ型領域１０
７，１０８およびゲート電極１０５に結合して、
周辺の厚い二酸化シリコン膜１０２の上面に伸び
るアルミニウムの配線電極１１２，１１３，１１
４を設けてこの実施例の絶縁ゲート型電界効果ト
ランジスタが得られる。
第２図は第１図の作用効果を示す濃度分布図で
ある。この図の横軸に基体表面からの深さｘ
（μ）をとり、縦軸に不純物濃度Ｎ（cm-3）をとつ
て示すように、Ｐ型基体濃度２０１に対してドレ
インもしくはソースとして動作するＮ型領域濃度
２０２はおよそ0.5μの接合深さを有する。これ
に対しチヤンネルドープ領域のＰ型濃度２０３は
基体表面で約1016cm-3の濃度を有し、基体内部に
向つてＮ型領域より有効濃度を増大して約0.6μ
の有効深さに到る。
ある。この図の横軸に基体表面からの深さｘ
（μ）をとり、縦軸に不純物濃度Ｎ（cm-3）をとつ
て示すように、Ｐ型基体濃度２０１に対してドレ
インもしくはソースとして動作するＮ型領域濃度
２０２はおよそ0.5μの接合深さを有する。これ
に対しチヤンネルドープ領域のＰ型濃度２０３は
基体表面で約1016cm-3の濃度を有し、基体内部に
向つてＮ型領域より有効濃度を増大して約0.6μ
の有効深さに到る。
このように基体内部でチヤンネルドープ効果が
深く影響するためこの実施例はトランジスタのＮ
型領域間のパンチスルー電圧を抑えて耐圧低下を
防止することができる。又、従来の如くＮ型領域
形成前のチヤンネルドープ技術とは異なり、Ｎ型
領域の底面へのボロン注入効果がないため、Ｎ型
領域への接合容量の増加がなく、高速動作の絶縁
ゲート型電界効果半導体装置の実現に有効であ
る。
深く影響するためこの実施例はトランジスタのＮ
型領域間のパンチスルー電圧を抑えて耐圧低下を
防止することができる。又、従来の如くＮ型領域
形成前のチヤンネルドープ技術とは異なり、Ｎ型
領域の底面へのボロン注入効果がないため、Ｎ型
領域への接合容量の増加がなく、高速動作の絶縁
ゲート型電界効果半導体装置の実現に有効であ
る。
以上の実施例において多結晶シリコンのゲート
電極を除去して試料の作成を行い、ゲート部の電
極配線をゲート電極として用いることにより、こ
の発明はアルミゲート型のMOSデバイスにも適
用できる。
電極を除去して試料の作成を行い、ゲート部の電
極配線をゲート電極として用いることにより、こ
の発明はアルミゲート型のMOSデバイスにも適
用できる。
第１図Ａ〜Ｃはこの発明の好ましい一実施例の
主要工程における断面図、第２図は第１図Ｃの実
施例の作用効果を示す濃度分布図である。 １０１…Ｐ型シリコン単結晶基体、１０２…酸
化膜、１０４…絶縁ゲート膜、１０５…ゲート電
極、１０７，１０８…Ｎ型領域、１１１…ボロン
注入領域、１１２，１１３，１１４…配線電極。
主要工程における断面図、第２図は第１図Ｃの実
施例の作用効果を示す濃度分布図である。 １０１…Ｐ型シリコン単結晶基体、１０２…酸
化膜、１０４…絶縁ゲート膜、１０５…ゲート電
極、１０７，１０８…Ｎ型領域、１１１…ボロン
注入領域、１１２，１１３，１１４…配線電極。
Claims (1)
- １ 一導電型の半導体基板領域に逆導電型のソー
スおよびドレイン領域を設け、該ソース領域およ
びドレイン領域間に該半導体基板領域よりも高い
不純物濃度の一導電型の不純物領域を該ソース、
ドレイン領域よりも深く設けた絶縁ゲート型電界
効果トランジスタを製造するに際して、前記半導
体基板領域のチヤンネル領域となる部分上に形状
形成されたシリコン窒化膜を選択的に設ける工程
と、該シリコン窒化膜をマスクとして該半導体基
板領域に選択的に逆導電型の不純物を導入し、該
シリコン窒化膜をマスクとして熱酸化をおこなう
ことにより前記ソースおよびドレイン領域および
該ソースおよびドレイン領域上の熱酸化膜を形成
する工程と、しかる後に該熱酸化膜をマスクとし
て該チヤンネル領域に、一導電型のソースを導入
し熱処里を行うことにより前記高濃度の一導電型
の不純物領域を形成する工程とを有することを特
徴とする絶縁ゲート型電界効果半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3550276A JPS52117587A (en) | 1976-03-30 | 1976-03-30 | Insulating gate type field effect semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3550276A JPS52117587A (en) | 1976-03-30 | 1976-03-30 | Insulating gate type field effect semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52117587A JPS52117587A (en) | 1977-10-03 |
| JPS6112390B2 true JPS6112390B2 (ja) | 1986-04-08 |
Family
ID=12443521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3550276A Granted JPS52117587A (en) | 1976-03-30 | 1976-03-30 | Insulating gate type field effect semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS52117587A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127181A (en) * | 1976-04-19 | 1977-10-25 | Nippon Telegr & Teleph Corp <Ntt> | Insulated gate type filed effect transistor |
| JPS5539626A (en) * | 1978-09-14 | 1980-03-19 | Toshiba Corp | Field effect semiconductor device |
| JPH0770605B2 (ja) * | 1985-09-03 | 1995-07-31 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS62136077A (ja) * | 1985-12-10 | 1987-06-19 | Nec Corp | 半導体装置 |
| JPS63244776A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
-
1976
- 1976-03-30 JP JP3550276A patent/JPS52117587A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52117587A (en) | 1977-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US3920481A (en) | Process for fabricating insulated gate field effect transistor structure | |
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| KR20000065719A (ko) | 반도체 소자 및 그 제조방법 | |
| US4994881A (en) | Bipolar transistor | |
| JPH04348053A (ja) | 半導体装置の製造方法 | |
| JPS6112390B2 (ja) | ||
| JPH07202166A (ja) | 半導体装置 | |
| JPH0350771A (ja) | 半導体装置 | |
| JPS6158987B2 (ja) | ||
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JP2625741B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3014138B2 (ja) | 半導体装置 | |
| JP3142614B2 (ja) | Ｎチャネルｍｏｓｆｅｔの製造方法 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPH0616559B2 (ja) | 半導体装置の製造方法 | |
| KR940010928B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
| JP2931568B2 (ja) | 半導体装置およびその製造方法 | |
| JP3480500B2 (ja) | 半導体素子形成方法 | |
| KR950008260B1 (ko) | 엘디디 엔채널 모스 트랜지스터의 제조방법 | |
| JPH09199716A (ja) | 半導体装置およびその製造方法 | |
| JPH0629472A (ja) | 半導体装置およびその製造方法 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 |