JPS63244776A - 絶縁ゲ−ト型電界効果トランジスタの製造方法 - Google Patents

絶縁ゲ−ト型電界効果トランジスタの製造方法

Info

Publication number
JPS63244776A
JPS63244776A JP62078512A JP7851287A JPS63244776A JP S63244776 A JPS63244776 A JP S63244776A JP 62078512 A JP62078512 A JP 62078512A JP 7851287 A JP7851287 A JP 7851287A JP S63244776 A JPS63244776 A JP S63244776A
Authority
JP
Japan
Prior art keywords
gate electrode
film
insulating film
channel
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62078512A
Other languages
English (en)
Inventor
Yukihiro Ushiku
幸広 牛久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62078512A priority Critical patent/JPS63244776A/ja
Publication of JPS63244776A publication Critical patent/JPS63244776A/ja
Priority to US07/395,356 priority patent/US5028552A/en
Priority to US07/673,669 priority patent/US5185279A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、絶縁ゲート型電界効果トランジスタ（ＭＩＳ
トランジスタ）の製造方法に関する。
（従来の技術） 第２図（ａ）〜（ｄ）は、従来の集積回路における一般
的なＭＩＳトランジスタの製造工程を示す。まず、（ａ
）に示すようにｐＰ！ｌ！Ｓ　ｉ基板２１に絶縁１８１
２２を形成し、しきい値制御のためのイオン注入を行っ
てチャネル・ドープ層２３を形成する。次に（ｂ）に示
すように絶縁１１２２をそのまま用いて、あるいは改め
てゲート絶縁膜を形成した後、全面に多結晶シリコン膜
２４を堆積する。そして（Ｃ）に示すように多結晶シリ
コン１１２４をバターニングしてゲート電極を形成する
。
次にゲート電極をマスクとして不純物をイオン注入して
、（ｄ）に示すようにソース、ドレイン拡散層２５．２
６を形成する。
この様な従来の一般的なＭＩＳトランジスタの製造法に
は、次のような問題があった。その一つは、ゲート電極
の膜厚である。ゲート電極をマスクとしてイオン注入を
行ってソース、ドレイン拡散層を形成するために、ゲー
ト電極は十分な厚さが必要である。もしゲート電極の厚
さが十分でないと、不純物はゲート電極を突抜けてチャ
ネル領域の不純物濃度に影響を与えるからである。代表
的なゲート電極材料である多結晶シリコン膜の場合、６
０００人程度以上必要であると言われている。そしてゲ
ート電極を薄くできないことから、このゲート電極上に
形成される絶縁膜ヤ金属配線の段差が大きくなり、配線
の断線や短絡故障を引起こす。またゲート電極が厚い程
、その加工時にゲート絶縁膜も削られて基板をａｍする
可能性が大きい。従ってゲート電極が薄くできなければ
、ゲート絶縁膜も薄くすることができず、微細なＭＩＳ
トランジスタを実現することがそれだけ難。
しくなる。６０００人の多結晶シリコン膜を用いたゲー
ト電極の場合、ゲート絶縁膜の厚さとして２０ＯＡ程度
以上必要とする。
もう一つの問題は、しきい値制御のためのチャネル・イ
オン注入はゲート電橋形成前、従って当然ソース、ドレ
イン拡散層形成前に行わなければならないことである。
この場合、チャネル・ドープ層の不純物はその後のソー
ス、ドレイン拡散層の不純物活性化等の熱処理工程で再
拡散するために、急峻なチャネル領域の不純物ｍ度分布
を得ることが難しい。一般にチャネル領域の不純物？Ｉ
ＩｆＩ分布はＭＩＳトランジスタの電気的特性に大きい
影響を与える。特にチャネル表面近傍の不純物濃度はし
きい値に、基板内部の濃度はバンチスルー特性や基板バ
イアス効果等に、それぞれ大きい影響を与える。従って
チャネル・ドープ層の不純物ａｒ１分布が急峻でないと
、しきい値と、パンチスルー特性や基板バイアス効果を
それぞれ最適状態に制御することが困難である。
（発明が解決しようとする問題点） 以上のように従来のＭＩＳトランジスタの製造工程では
、ゲート電極を十分に厚くしなければならないために、
表面に大きい段差が形成されて信頼性向上が妨げられ、
またチャネル・イオン注入をゲート電極形成前に行うた
めに、素子特性の最適設計が難しい、という問題があっ
た。
本発明は、この様な問題を解決したＭＩＳトランジスタ
の製造方法を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明によるＭＩＳトランジスタの製造方法は、まずゲ
ート電極に絶１ｉ１１を積層した積層膜をマスクとして
不純物をドープしてソース。ドレイン拡散層を形成し、
その後ゲート電極上の絶縁膜を除去し、ゲート電極を通
して不純物のイオン注入を行ってチャネル・ドープ層を
形成する。
（作用） 本発明の方法によれば、ソース、ドレイン拡散層形成の
際のマスクにはゲート電極とこの上に重ねた絶Ｂｊｌど
の積層構造を用いるから、ゲート電極が薄いものであっ
ても、イオン注入に対する大きいブロック効果が得られ
る。従ってゲート電極を薄くすることにより、平坦化が
図られる。またゲート電極加工時のエツチング時間が短
くなるので、ゲート絶縁膜の損傷が抑制され、結果とし
てゲート絶縁膜を薄くすることができる。これらの結果
、微細ＭＩＳトランジスタを信頼性よく実現することが
できる。また、チャネル・イオン注入はソース、トレイ
ン拡散層形成後に行われるから、チャネル・イオン注入
後の熱工程が少なくなり、チャネル・ドープ層の不純物
濃度分布を急峻なものとすることができる。このため、
ＭＩＳトランジスタの電気的特性の制御性が向上する。
また、チャネル・イオン注入の前にゲート電極上の絶縁
膜は除去するから、薄いゲート電極を介して比較的低加
速電圧のイオン注入でチャネル・ドープ層を形成するこ
とができ、イオン注入時の基板ダメージも少なくするこ
とができる。
（実施例） 以下、本発明の詳細な説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例のＭＩＳトラ
ンジスタの製造工程を示す。まず（ａ）に示すように、
ｐ型３ｉ基板１１にゲート絶縁膜となる熱酸化ｌｌ１１
２、ゲート電極となるｎ型多結晶シリコン膜１３および
ＣｖＤによるシリコン窒化１１１１４を形成する。各層
の膜厚は例えば、熱酸化膜１２を１００人、多結晶シリ
コン膜１３を２０００人、窒化膜１４を３００人とする
。この後リソグラフィ挟術を用いてフォトレジストを加
工し、これをマスクとして反応性イオンエッチング（Ｒ
ＩＥ）法により窒化膜１４をエツチングし、更にＲＩＥ
法により多結晶シリコン１１１３をエツチングすること
により、（ｂ）に示すようにゲート電極パターンの積層
膜を得る。このとき多結晶シリコン膜１３は薄いので、
オーバーエツチング量を少なくすることができる。この
後ヒ素（Ａ’Ｓ）をイオン注入し、熱処理して、（Ｃ）
に示すようにｎ＋型のソース、ドレイン拡散層１５．１
６を形成する。ＡＳのイオン注入条件は例えば加速電圧
４０ｋｅｔＶ程度とする。この条件では窒化膜１４と多
結晶シリコン膜１３の積１！ｉ１１で覆われたチャネル
領域にはＡＳの注入はない。熱処理は例えば、Ｎ２雰囲
気下で、９００℃、６０分の条件で行う。これにより、
ソース、ドレインに注入されたＡＳは活性化される。こ
の後、（ｄ）に示すように、ゲート領域の窒化膜１４を
除去する。これは、熱リン酸によるエツチング、ＣＤＥ
法あるいはＲＩＥ法によるエツチングにより可能である
。
そしてこの後、全面にボロンをイオン注入し、ゲート電
極として残された多結晶シリコンｌ１１３を通してこれ
を基板ＷＡ域まで打込むことより、（ｅ）に示すように
チャネル・ドープ層１７を形成する。
このとき加速電圧は５０ｋｅＶ程度であれば、イオンは
十分チャネル領域に達する。またチャネル・ドープ層１
７の不純物活性化の熱処理を必要に応じて行う。この後
図示しないが、全面に絶縁膜を堆積し、コンタクト孔を
開けて電極配線を形成する。先のチャネル・ドープ層１
７の不純物活性化の熱処理はその後に堆積した絶縁膜を
平坦化する際の熱工程で代用することができる。
以上のようにこの実施例によれば、ソース、ドレイン拡
散層形成後にチャネル・ドープ層を形成するから、チャ
ネル領域の不純物再拡散を抑制して急峻な濃度分布を得
ることができる。この結果、ＭＩＳトランジスタのしき
い値やバンチスルー耐圧をそれぞれ最適値に設定するこ
とが容易になる。
また、ゲート電極の膜厚を薄くすることができるため基
板の平坦化が図られ、しかもゲート電極加工に際して他
に損傷を与えることが少なく、従ってゲート絶縁膜も薄
くすることができ、微細なＭＩＳトランジスタを得るこ
とができる。
本発明は上記実施例に限られるものではなく、例えばゲ
ート電極上に積層する絶縁膜としてシリコン酸化膜を用
いる等、その趣旨を逸脱しない範囲で種々変形して実施
することができる。
［発明の効果］ 以上述べたように本発明によれば、ゲート電極に絶縁膜
を積層した構造をマスクとしてソース。
ドレイン拡散層を形成した後、ゲート電極上の絶縁膜を
除去してゲート電極を通してチャネル・イオン注入を行
うことにより、ゲート電極を薄クシ、またチャネル・ド
ープ層の不純物再拡散を抑ＩＩＪ　シて、電気的特性に
優れた微細ＭＩＳトランジスタを形成することが可能に
なる。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は本発明の一実施例によるＭＩＳ
トランジスタの製造工程を示す図、第２図（ａ）〜（ｄ
）は従来のＭＩＳトランジスタの製造工程を示す図であ
る。 １１・・・ｐ型３ｉ基板、１２・・・熱酸化ｍ＜ゲート
絶縁膜）、　１３・・・多結晶シリコン躾（ゲート電極
）、１４・・・シリコン窒化膜、１５・・・ソース拡散
層、１６・・・ドレイン拡散層、１７・・・チャネル・
ドープ層。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板にゲート絶縁膜を介してゲート電極と絶縁膜
    の積層膜を形成する工程と、前記積層膜をマスクとして
    不純物をドープしてソース、ドレイン拡散層を形成する
    工程と、前記ゲート電極上の絶縁膜を除去しゲート電極
    を通して不純物をイオン注入してチャネル・ドープ層を
    形成する工程とを備えたことを特徴とする絶縁ゲート型
    電界効果トランジスタの製造方法。
JP62078512A 1987-03-31 1987-03-31 絶縁ゲ−ト型電界効果トランジスタの製造方法 Pending JPS63244776A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62078512A JPS63244776A (ja) 1987-03-31 1987-03-31 絶縁ゲ−ト型電界効果トランジスタの製造方法
US07/395,356 US5028552A (en) 1987-03-31 1989-08-17 Method of manufacturing insulated-gate type field effect transistor
US07/673,669 US5185279A (en) 1987-03-31 1991-03-22 Method of manufacturing insulated-gate type field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62078512A JPS63244776A (ja) 1987-03-31 1987-03-31 絶縁ゲ−ト型電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS63244776A true JPS63244776A (ja) 1988-10-12

Family

ID=13663991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62078512A Pending JPS63244776A (ja) 1987-03-31 1987-03-31 絶縁ゲ−ト型電界効果トランジスタの製造方法

Country Status (2)

Country Link
US (1) US5028552A (ja)
JP (1) JPS63244776A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) * 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US5572054A (en) * 1990-01-22 1996-11-05 Silicon Storage Technology, Inc. Method of operating a single transistor non-volatile electrically alterable semiconductor memory device
US5296392A (en) * 1990-03-06 1994-03-22 Digital Equipment Corporation Method of forming trench isolated regions with sidewall doping
JP2604071B2 (ja) * 1991-05-14 1997-04-23 株式会社東芝 半導体装置の製造方法
JPH05211333A (ja) * 1991-11-01 1993-08-20 Seiko Epson Corp 半導体装置の製造方法
US5391510A (en) * 1992-02-28 1995-02-21 International Business Machines Corporation Formation of self-aligned metal gate FETs using a benignant removable gate material during high temperature steps
JP3211377B2 (ja) * 1992-06-17 2001-09-25 ソニー株式会社 半導体装置の製造方法
JP3181695B2 (ja) * 1992-07-08 2001-07-03 ローム株式会社 Ｓｏｉ基板を用いた半導体装置の製造方法
US5583067A (en) * 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
US5409847A (en) * 1993-10-27 1995-04-25 Matsushita Electric Industrial Co., Ltd. Manufacturing method of CMOS transistor in which heat treatment at higher temperature is done prior to heat treatment at low temperature
US5422288A (en) * 1994-05-19 1995-06-06 Harris Corporation Method of doping a JFET region in a MOS-gated semiconductor device
JPH07335883A (ja) * 1994-06-15 1995-12-22 Toshiba Corp 半導体装置の製造方法
US5532175A (en) * 1995-04-17 1996-07-02 Motorola, Inc. Method of adjusting a threshold voltage for a semiconductor device fabricated on a semiconductor on insulator substrate
US5719081A (en) * 1995-11-03 1998-02-17 Motorola, Inc. Fabrication method for a semiconductor device on a semiconductor on insulator substrate using a two stage threshold adjust implant
US6140190A (en) * 1997-12-18 2000-10-31 Advanced Micro Devices Method and structure for elevated source/drain with polished gate electrode insulated gate field effect transistors
US9000525B2 (en) 2010-05-19 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for alignment marks
JP2016051812A (ja) * 2014-08-29 2016-04-11 キヤノン株式会社 接合型電界効果トランジスタの製造方法、半導体装置の製造方法、撮像装置の製造方法、接合型電界効果トランジスタ及び撮像装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52117587A (en) * 1976-03-30 1977-10-03 Nec Corp Insulating gate type field effect semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4033797A (en) * 1973-05-21 1977-07-05 Hughes Aircraft Company Method of manufacturing a complementary metal-insulation-semiconductor circuit
JPS58201366A (ja) * 1982-05-20 1983-11-24 Nec Corp Ｍｏｓ型半導体装置の製造方法
US4649629A (en) * 1985-07-29 1987-03-17 Thomson Components - Mostek Corp. Method of late programming a read only memory
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52117587A (en) * 1976-03-30 1977-10-03 Nec Corp Insulating gate type field effect semiconductor device

Also Published As

Publication number Publication date
US5028552A (en) 1991-07-02

Similar Documents

Publication Publication Date Title
JPS63244776A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPH0697665B2 (ja) 集積回路構成体の製造方法
JPH04102317A (ja) 半導体装置の製造方法
KR100488546B1 (ko) 트랜지스터의 제조방법
JPH02112273A (ja) Ｃｍｏｓ集積回路及びその製造方法
US5185279A (en) Method of manufacturing insulated-gate type field effect transistor
EP0459398B1 (en) Manufacturing method of a channel in MOS semiconductor devices
KR970053087A (ko) 반도체 소자의 트랜지스터 제조방법
JPH0244154B2 (ja)
US5780347A (en) Method of forming polysilicon local interconnects
JP2596117B2 (ja) 半導体集積回路の製造方法
JPH02218136A (ja) Ｍｏｓ半導体デバイス製造方法
KR100549974B1 (ko) 바이폴라 및 바이씨모스 디바이스의 제조방법
JPH0434942A (ja) 半導体装置の製造方法
US7022576B2 (en) Method of manufacturing a semiconductor device
JPH03229427A (ja) Ｍｏｓ型半導体装置の製造方法
KR940010928B1 (ko) 모스 트랜지스터 및 그 제조방법
JP2926817B2 (ja) 半導体装置の製造方法
KR100357173B1 (ko) 박막 트랜지스터의 제조 방법
JPH113996A (ja) 半導体装置及びその製造方法
JPH03231456A (ja) 半導体装置の製造方法
JPS6039868A (ja) 半導体装置の製造方法
JP2608627B2 (ja) 半導体装置の製造方法
JP3208952B2 (ja) 高耐圧トランジスタの製造方法
JPH04363019A (ja) 半導体装置の製造方法