JPH04363019A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にコンタクトの形成に関する。

【０００３】

【従来の技術】近年、半導体集積回路の高集積化および
微細化に伴い、コンタクトホールのサイズのみならず、
コンタクトホールとコンタクトホール形成許容領域（素
子領域）との合わせ余裕は縮小される一方である。

【０００４】例えば基板１０１表面に形成されたｎ＋　
拡散層１０２上に、アルミニウム配線１０５のためのコ
ンタクトホール１０３を形成する場合図８（ａ）　に示
すように素子分離領域１０４との合わせ余裕が設計上充
分に確保できないため、リソグラフィ技術等の加工精度
のばらつきにより、図８（ｂ）に示すように片側へ大き
くずれてしまい、ｎ＋　拡散層上からコンタクト面が一
部外れてしまったりまた、図８（ｃ）　に示す用意にｎ
＋　拡散層が浅い場合ずれなくてもコンタクト底面がｎ
＋　拡散層上から外れてしまったりいわゆる突き抜け現
象が生じるという問題があった。

【０００５】このような突き抜け現象を防ぐ方法として
、図９（ａ）　および図９（ｂ）　に示すように再拡散
法が提案されている。これはイオン注入等により、コン
タクト面より不純物をドーピングし突き抜け部分を補う
ようにするものでこれにより突き抜けの問題を回避する
ことができる。

【０００６】このような再拡散をイオン注入によりｐ＋
　拡散層上のコンタクトとｎ＋　拡散層上のコンタクト
との双方に行う場合、従来は次に示すようなプロセスを
とっている。

【０００７】まず、ｐ型またはｎ型シリコン基板を用意
し、ｐウェルおよびｎウェルを順次形成したのち、それ
ぞれにｎ＋　拡散層とｐ＋　拡散層とを形成し、層間絶
縁膜を形成し第１のレジストパターンを形成してこれを
マスクとして各拡散層に対するコンタクト孔を同時に形
成し、この後再び第２のレジストパターンを形成し一方
の導電型のコンタクト上に再拡散層を形成し、さらに第
３のレジストパターンを形成し他方の導電型のコンタク
ト上に再拡散層を形成するという方法がとられる。この
ような方法では次のような問題点がある。

【０００８】まず、上記方法ではコンタクトの形成のた
めに３回のリソグラフィ工程を必要とし工程数が増大す
る。

【０００９】さらにイオン注入のマスクが注入対象とな
るコンタクトパターンに対してセルフアライン的に形成
できないため、再拡散の不純物が少なくともコンタクト
領域１０３周辺の層間絶縁膜部にもドーピングされてし
まう（図９（ｃ）　）。このため、コンタクト周辺の層
間絶縁膜上部の融点が低下し、その後の活性化のための
熱工程に際し層間絶縁膜の流動性が増しコンタクト部に
流れだし、コンタクトの形状が図９（ｄ）　に示すよう
にオーバーハング状になってしまう。

【００１０】このため、配線層としてスパッタ法で形成
したアルミニウムなどを用いた場合、オーバーハング下
で断線してしまい、コンタクト不良が発生するという問
題があった。

【００１１】また、このようなＣＭＯＳＦＥＴの形成に
際し、ゲート電極上のコンタクトをソースドレイン上の
コンタクトホールと同時に形成するような場合、ゲート
電極は基本的に電気的にフローティング状態にあり、素
子領域上ではゲート絶縁膜と基板とによってキャパシタ
を形成している。このため、ゲート電極上に再拡散のた
めのイオンが注入されるとフローティングであるゲート
電極はチャージアップし、このため、ゲート絶縁膜に大
きな電界が印加された状態となり、ゲート絶縁膜が絶縁
破壊を起こすおそれがある。

【００１２】

【発明が解決しようとする課題】このように従来の再拡
散プロセスでは、コンタクト形成に対して３回のリソグ
ラフィ技術を要する等工程が増大する上、コンタクト周
辺の層間絶縁膜部にも不純物がドーピングされてしまう
ため、活性化のための熱工程によりコンタクト近傍が溶
融状態となってコンタクト形状が悪くなり配線の不良を
招いていた。

【００１３】また、再拡散プロセスで、注入イオンの電
荷によるチャージアップにより絶縁破壊をおこすという
問題もあった。

【００１４】本発明は前記実情に鑑みてなされたもので
、素子の微細化に際しても良好なコンタクトを形成する
ことのできる方法を提供することを目的とする。

【００１５】［発明の構成］

【００１６】

【課題を解決するための手段】そこで本発明の第１では
、第１および第２の導電型の高濃度拡散層が共存する半
導体装置においてこれらの両方にコンタクトを形成する
に際し、第１の導電型拡散層へのコンタクトを形成する
際に用いた第１のレジストパターンを残したままで、再
拡散のためのイオン注入を行い、この第１のレジストパ
ターンを除去し、この後、再び第２のレジストパターン
を形成して、第２の導電型拡散層へのコンタクトを形成
し、この第２のレジストパターンを残したままで、再拡
散のための第２のイオン注入を行い、さらにコンタクト
ホールに側壁絶縁膜を形成し、活性化を行うようにして
いる。

【００１７】本発明の第２では、第１および第２の導電
型の高濃度拡散層が共存する半導体装置においてこれら
の両方にコンタクトを形成するに際し、第１の導電型拡
散層へのコンタクトを形成する際に用いた第１のレジス
トパターンを残したままで、再拡散のためのイオン注入
を中性化イオンで行い、この第１のレジストパターン除
去後、再び第２のレジストパターンを形成して、第２の
導電型拡散層へのコンタクトを形成し、この第２のレジ
ストパターンを残したままで、再拡散のための第２のイ
オン注入を中性化イオンで行うようにしている。

【００１８】

【作用】上記構成によれば、再拡散のためのイオン注入
に際し、コンタクト形成のためのレジストパターンを残
したままイオン注入を行うため、コンタクトパターンと
再拡散のためのイオン注入のパターンとが同一であるた
め、コンタクト周辺の層間絶縁膜に不純物が導入される
のを防止することができ、活性化のための熱工程でコン
タクト形状が大きく崩れることはない。

【００１９】また、最少２回のリソグラフィ工程で済み
、リソグラフィ工程を低減することができ工程の簡略化
が可能となる。

【００２０】前記第１の構成ではコンタクト側壁に側壁
絶縁膜を形成するようにしているため、上記作用に加え
、側壁絶縁膜によって、活性化のための熱工程でコンタ
クト形状が崩れるのを確実に抑制することができる。

【００２１】また、ゲート電極上のコンタクトをソース
ドレイン上のコンタクトホールと同時に形成するような
場合、ゲート電極は基本的に電気的にフローティング状
態にあり、素子領域上ではゲート絶縁膜と基板とによっ
てキャパシタを形成している。このため、ゲート電極上
に再拡散のためのイオンが注入されるとフローティング
であるゲート電極はチャージアップし、このため、ゲー
ト絶縁膜に大きな電界が印加された状態となり、ゲート
絶縁膜が絶縁破壊を起こすおそれがある。

【００２２】しかしながら本発明の第２の構成によれば
、注入するイオンを加速後試料に注入されるまでの間に
電子あるいは負の電荷をもつイオンを照射することによ
り不純物イオンの正の電荷を中和させた状態で試料に注
入するようにしているため、ゲート電極へのコンタクト
の形成を同時におこなうようにしてもチャージアップの
おそれはなく、良好なコンタクト形成が可能となる。

【００２３】

【実施例】以下本発明の実施例について図面を参照しつ
つ詳細に説明する。

【００２４】本発明実施例の半導体装置は、図１（ａ）
　および図１（ｂ）　に示すように、ｐ型シリコン基板
１の表面に形成されたｐウェル２ａとｎウェル２ｂ内に
それぞれｎチャネルトランジスタおよびｐチャネルトラ
ンジスタを形成したＣＭＯＳ集積回路におけるソースド
レイン領域へのコンタクトの形成に際し、ｎ＋　拡散層
へのコンタクトのためのコンタクトホールをパターニン
グする際に用いた第１のレジストパターンを残したまま
で、再拡散のためのイオン注入を行い、この第１のレジ
ストパターンを除去後、ｐ＋　拡散層へのコンタクトの
ためのコンタクトホールをパターニングする際に用いた
第２のレジストパターンを残したままで、再拡散のため
のイオン注入を行い、活性化のためのアニールを行うよ
うにしたことを特徴とするものである。

【００２５】この方法を、図２乃至図４に示す。

【００２６】まず、通常の方法でＣＭＯＳＦＥＴを形成
する。

【００２７】まず、面方位（１００）、比抵抗１〜５０
Ωｃｍのｐ型シリコン基板１を用意し、通常の方法でｐ
ウェル２ａおよびｎウェル２ｂを順次形成する。

【００２８】次に、この表面に膜厚３０ｎｍ程度の熱酸
化膜（図示せず）を形成した後、膜厚１５０ｎｍ程度の
窒化シリコン膜（図示せず）を順次形成する。

【００２９】この後、通常のフォトレジスト工程により
第１の領域（ここではｎチャネルＭＯＳＦＥＴ形成領域
）の素子領域上および第２の領域（ここではｐチャネル
ＭＯＳＦＥＴ形成領域）全体を第１のレジストパターン
で被覆し、反応性イオンエッチングを用いて第１の領域
のフィールド酸化膜形成領域の窒化シリコン膜をエッチ
ングする。そしてこの第１のレジストパターンを残した
まま、この第１のレジストパターンをマスクとして、フ
ィールドイオン注入を行い、ｐ型の反転防止不純物層３
を形成する。ここでは、注入イオン種としてボロンを用
い、加速電圧６０ｋｅＶ，ドーズ量１×１０１３ｃｍ−
２のイオン注入条件で行う。

【００３０】さらに、第１のレジストパターンを剥離除
去した後再び通常のフォトレジスト工程により第２の領
域（ここではｎチャネルＭＯＳＦＥＴ形成領域）全体お
よび第２の領域（ここではｐチャネルＭＯＳＦＥＴ形成
領域）の素子領域を第２のレジストパターンで被覆し、
反応性イオンエッチングを用いて第２の領域のフィール
ド酸化膜形成領域の窒化シリコン膜をエッチングする。 このとき、シリコン基板がエッチングダメージを受けな
いように酸化シリコン膜と窒化シリコン膜との間に十分
なエッチング選択比がとれるようなエッチング条件を選
ぶようにする。これは図２（ｂ）　におけるエッチング
においても同様である。そしてこの第２のレジストパタ
ーンを残したまま、この第２のレジストパターンをマス
クとして、フィールドイオン注入を行う。ここではイオ
ン種としてリン（Ｐ）を用い、加速電圧１００ｋｅＶ，
ドーズ量１×１０１３ｃｍ−２のイオン注入条件で行う
。

【００３１】この後、レジストパターンを除去し、通常
の選択酸化法を用いて酸化を行い、耐酸化性膜としての
窒化シリコン膜から露呈する領域にフィールド酸化膜５
を形成する。

【００３２】そして図２（ａ）　および（ｂ）　に示す
ように素子形成領域を覆う窒化シリコン膜および酸化シ
リコン膜を除去し、通常の方法によりこの素子領域内に
ゲート絶縁膜６および多結晶シリコン膜からなるゲート
電極７を形成し、このゲート電極をマスクとして順次ｎ
型およびｐ型のイオン注入を行い、ｎ＋　拡散層８およ
びｐ＋　拡散層９からなるソースドレイン領域を形成し
、ＣＶＤ法により層間絶縁膜１０としてのリンガラス層
を形成する。

【００３３】このようにしてＣＭＯＳＦＥＴを形成した
後、次に、図３（ａ）および（ｂ）　に示すようにリソ
グラフィによりまずｎ＋　拡散層上のコンタクト形成の
ための第１のレジストマスクＲ１を形成し、これをマス
クとして反応性イオンエッチングにより、第１のコンタ
クトホール１１を開口する。

【００３４】そしてこのレジストマスクＲ１を残したま
まリンあるいはヒ素等のｎ型不純物をイオン注入し、ソ
ースドレイン領域としてのｎ＋　拡散層にさらに高濃度
の再拡散層１２を形成する。ここでは注入するイオンが
加速後試料に注入されるまでの間に電子あるいは負の電
荷をもつイオンを照射することにより不純物イオンの正
の電荷を中和させた状態で試料に注入する。なお、ゲー
ト電極上へのコンタクトホール形成を行う必要がある場
合にはコンタクトホール形成時に同時にｎチャネルトラ
ンジスタおよびｐチャネルトランジスタの両ゲート電極
７上にも開口を形成しておき、これらゲート電極にもｎ
型不純物を注入するようにしてもよい。このように不純
物イオンの正の電荷を中和させた状態で試料に注入する
ようにすればゲート電極へのコンタクトの形成も同時に
おこなうようにしてもチャージアップのおそれはない。

【００３５】次に図４（ａ）　および（ｂ）　に示すよ
うに、第１のコンタクトホール形成のためのレジストマ
スクＲ１を除去した後、第２のレジストマスクＲ２を形
成し、これをマスクとして反応性イオンエッチングによ
り、第２のコンタクトホール１３を開口し同様にボロン
あるいはフッ化ボロン（ＢＦ２　）等のｐ型不純物をイ
オン注入し再拡散層１４を形成した後、８５０℃分の熱
処理を行い、再拡散層１２，１４の不純物を活性化する
。

【００３６】そして最後に、スパッタリングによりチタ
ン、チタンナイトライドなどのバリアメタルを形成しさ
らにアルミニウム配線層１５を形成した後これらをパタ
ーニングし、図１に示したようなＣＭＯＳトランジスタ
が形成される。

【００３７】このようにして極めて容易に信頼性の高い
コンタクトを形成することができる。　　従来の方法で
はコンタクトとの形成に際して、３回必要であったリソ
グラフィ工程がこの方法では２回で済み工程の簡略化を
はかることができる。

【００３８】また、従来は再拡散の際のイオン注入時に
コンタクト周辺の層間絶縁膜中に不純物が注入され、融
点が低下して熱処理工程で変形を生じたりするなどの問
題があったが、コンタクトホール形成のためのマスクを
そのまま再拡散のためのイオン注入マスクとして用いて
いるため、コンタクトホール周辺の層間絶縁膜に不純物
が侵入することはなく良好なコンタクトホール形状を維
持することができ、断線等の問題もない。

【００３９】なお、前記実施例では第１の領域および第
２の領域をそれぞれをｎチャネルＭＯＳＦＥＴおよびｐ
チャネルＭＯＳＦＥＴの形成に用いるようにしたが、こ
のようなＣＭＯＳの場合に限定されることなく、一方の
領域のみ再拡散層を形成するなど適宜変形可能である。

【００４０】このような場合にはリソグラフィ工程の回
数は従来の場合にも本発明の場合にも変わらず、工程数
の削減には寄与しないが、再拡散層活性化のためのアニ
ール時のコンタクト形状の向上には寄与する。

【００４１】また、ゲート電極上のコンタクトは導電型
によってソースドレイン上のコンタクトホールと同時に
形成したが、ゲート電極は基本的に電気的にフローティ
ング状態にあり、素子領域上ではゲート絶縁膜６とシリ
コン基板１とによってキャパシタを形成している。この
ため、ゲート電極上に再拡散のためのイオンが注入され
るとフローティングであるゲート電極はチャージアップ
し、このため、ゲート絶縁膜６に大きな電界が印加され
た状態となり、ゲート絶縁膜が絶縁破壊を起こすおそれ
があるが、注入するイオンが加速後試料に注入されるま
での間に電子あるいは負の電荷をもつイオンを照射する
ことにより不純物イオンの正の電荷を中和させた状態で
試料に注入するようにしているため、ゲート電極へのコ
ンタクトの形成もソースドレインコンタクトの形成と同
時におこなうようにしてもチャージアップのおそれはな
い。

【００４２】実施例２ 次に、本発明の第２の実施例について説明する。

【００４３】この例は、図５（ａ）　および（ｂ）　に
示すように前記実施例１に加えて、再拡散層１２，１４
の活性化のための熱処理に先立ち、コンタクトホール側
壁に熱的に安定な窒化シリコン膜１６を形成し、層間絶
縁膜１０のコンタクトホール１１側への流動を阻止する
ようにしたものである。

【００４４】実施例１と同様にしてＣＭＯＳＦＥＴを形
成したのち、図３（ａ）　および（ｂ）　に示したのと
同様に第１のコンタクトホール１１を開口しリンあるい
はヒ素等のｎ型不純物をイオン注入し、ソースドレイン
領域としてのｎ＋　拡散層にさらに高濃度の再拡散層１
２を形成したのち、さらに図４（ａ）　および（ｂ）　
に示したように、第２のコンタクトホール１３を開口し
同様にボロンあるいはフッ化ボロン（ＢＦ２　）等のｐ
型不純物をイオン注入し再拡散層１４を形成する。

【００４５】この後、熱処理に先立ち、図６（ａ）　お
よび（ｂ）　に示すように、基板表面全体にＣＶＤ法に
より窒化シリコン膜１６を堆積する。

【００４６】そして異法性エッチングによりエッチング
を行い図７（ａ）　および（ｂ）　に示すように、コン
タクトホール側壁にのみ窒化シリコン膜を側壁絶縁膜１
６として残すようにする。

【００４７】この後実施例１と同様に８５０℃６０分の
熱処理を行い、再拡散層１２，１４の不純物を活性化す
る。

【００４８】そして最後に、同様にスパッタリングによ
りチタン、チタンナイトライドなどのバリアメタルを形
成しさらにアルミニウム配線層１５を形成した後これら
をパターニングし、図５に示したようなＣＭＯＳトラン
ジスタが形成される。

【００４９】この方法によれば実施例１の効果に加え、
さらに完全に熱処理工程による層間絶縁膜のコンタクト
ホール側への流動を防止することができる。

【００５０】なお、前述した実施例２では、ゲート電極
上のコンタクトは導電型によってソースドレイン上のコ
ンタクトホールと同時に形成したが、ゲート電極は基本
的に電気的にフローティング状態にあり、素子領域上で
はゲート絶縁膜６とシリコン基板１とによってキャパシ
タを形成している。このため、ゲート電極上に再拡散の
ためのイオンが注入されるとフローティングであるゲー
ト電極はチャージアップし、このため、ゲート絶縁膜６
に大きな電界が印加された状態となり、ゲート絶縁膜が
絶縁破壊を起こすおそれがある。

【００５１】この問題を解決するためには、ＣＭＯＳ回
路であればｎ型拡散層上，ｐ型拡散層上およびゲート電
極上と、３回コンタクトを形成するようにし、ゲート電
極上に形成するコンタクトホールを別に形成するように
すればよい。このようにすれば、リソグラフィ工程の短
縮効果はなくなるが、活性化のための熱工程で層間絶縁
膜が流動化するのを防止することはできる。

【００５２】また、ゲート絶縁膜の絶縁破壊防止のため
のもう１つの対策として、実施例１と同様に、注入する
イオンが加速後試料に注入されるまでの間に電子あるい
は負の電荷をもつイオンを照射することにより不純物イ
オンの正の電荷を中和させた状態で試料に注入するよう
にすればよい。このようにすればゲート電極へのコンタ
クトの形成も同時におこなうようにしてもチャージアッ
プのおそれはない。

【００５３】その他、本発明を逸脱しない範囲で適宜変
形可能である。

【００５４】

【発明の効果】以上説明してきたように、本発明によれ
ば、ｐ型およびｎ型拡散層へのコンタクトの形成に際し
て再拡散層を形成するに際し、それぞれ別にコンタクト
ホールを形成しこのコンタクトホール形成のためのレジ
ストパターンを残したまま再拡散のためのイオン注入を
行うようにしているため、コンタクト周辺の層間絶縁膜
に不純物が導入されるのを防止することができ、活性化
のための熱工程でコンタクト形状が大きく崩れ、配線不
良を起こすのを防止する事が可能となり、信頼性の向上
をはかることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の方法で形成した半導体
装置を示す説明図。

【図２】本発明の第１の実施例の半導体装置の製造工程
図。

【図３】本発明の第１の実施例の半導体装置の製造工程
図。

【図４】本発明の第１の実施例の半導体装置の製造工程
図。

【図５】本発明の第２の実施例の方法で形成した半導体
装置を示す説明図。

【図６】本発明の第２の実施例の半導体装置の製造工程
図。

【図７】本発明の第２の実施例の半導体装置の製造工程
図。

【図８】従来例の半導体装置のコンタクト形状を示す図
。

【図９】従来例の半導体装置のコンタクト形状を示す図
。

【符号の説明】

１　　ｐ型シリコン基板 ２　　ウェル ３　　反転防止不純物層 ４　　反転防止不純物層 ５　　フィールド絶縁膜 ６　　ゲート絶縁膜 ７　　ゲート電極 ８　　ｎ＋　拡散層 ９　　ｐ＋　拡散層 １０　　層間絶縁膜 １１　　コンタクトホール １２　　再拡散層 １３　　コンタクトホール １４　　再拡散層 １５　　配線層 １６　　窒化シリコン膜（側壁絶縁膜）１０１　　シリ
コン基板 １０２　　拡散層 １０３　　コンタクトホール １０４　　フィールド絶縁膜 １０５　　アルミニウム配線層

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　素子分離のなされた半導体基板表面の
   所定の２つの領域に、拡散層を形成し半導体素子を形成
   する素子形成工程と、前記半導体基板表面に層間絶縁膜
   を形成する工程と前記層間絶縁膜上に第１のレジストパ
   ターンを形成しこれをマスクとして前記所定の１領域に
   形成される拡散層へのコンタクトのための第１のコンタ
   クトホールを形成する第１のエッチング工程と、前記第
   １のレジストパターンを残したまま、再拡散層形成のた
   めのイオン注入を行う第１のイオン注入工程と、前記層
   間絶縁膜上に第２のレジストパターンを形成しこれをマ
   スクとして前記別の１領域に形成される拡散層へのコン
   タクトのための第２のコンタクトホールを形成する第２
   のエッチング工程と、前記第２のレジストパターンを残
   したまま、再拡散層形成のためのイオン注入を行う第２
   のイオン注入工程と、絶縁膜を堆積しこれを異方性エッ
   チングでエッチングし前記第１および第２のコンタクト
   ホールの側壁に側壁絶縁膜を形成する側壁絶縁膜形成工
   程と熱処理を行い前記再拡散層を活性化する活性化工程
   とを含むようにしたことを特徴とする半導体装置の製造
   方法。
2. 【請求項２】　　素子分離のなされた半導体基板表面の
   所定の２つの領域に、拡散層を形成し半導体素子を形成
   する素子形成工程と、前記半導体基板表面に層間絶縁膜
   を形成する工程と前記層間絶縁膜上に第１のレジストパ
   ターンを形成しこれをマスクとして前記所定の１領域に
   形成される拡散層へのコンタクトのための第１のコンタ
   クトホールを形成する第１のエッチング工程と、前記第
   １のレジストパターンを残したまま、再拡散層形成のた
   めのイオン注入を行う第１のイオン注入工程と、前記層
   間絶縁膜上に第２のレジストパターンを形成しこれをマ
   スクとして前記別の１領域に形成される拡散層へのコン
   タクトのための第２のコンタクトホールを形成する第２
   のエッチング工程と、前記第２のレジストパターンを残
   したまま、再拡散層形成のためのイオン注入を行う第２
   のイオン注入工程と、熱処理を行い前記再拡散層を活性
   化する活性化工程とを含み、前記第１または第２のイオ
   ン注入工程で注入される不純物が半導体基板内に注入さ
   れる前に電気的に中性化されるようにしたことを特徴と
   する半導体装置の製造方法。