JP2625741B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP2625741B2 JP2625741B2 JP62188025A JP18802587A JP2625741B2 JP 2625741 B2 JP2625741 B2 JP 2625741B2 JP 62188025 A JP62188025 A JP 62188025A JP 18802587 A JP18802587 A JP 18802587A JP 2625741 B2 JP2625741 B2 JP 2625741B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- impurity
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、第１導電型の半導体領域上に第２導電型の
第１の不純物領域の拡散源となるベース取り出し電極を
選択的に形成するバイポーラトランジスタの製造方法に
関する。
第１の不純物領域の拡散源となるベース取り出し電極を
選択的に形成するバイポーラトランジスタの製造方法に
関する。
B.発明の概要 本発明は、第１導電型の半導体領域上に第２導電型の
第１の不純物領域の拡散源となるベース取り出し電極を
選択的に形成するバイポーラトランジスタの製造方法に
おいて、不純物含有層の側壁に半導体層を形成してから
不純物の拡散を行うことにより、第２導電型の第１の不
純物領域に接する第２導電型の第２の不純物領域を活性
領域を除いて形成し、その後に上記第２導電型の第２の
不純物領域に接して第２導電型の第３の不純物領域を形
成することにより、ベース接合を浅く（シャロー化）
し、しかもベース活性領域とベース取り出し領域との間
を確実に接続可能とするものである。
第１の不純物領域の拡散源となるベース取り出し電極を
選択的に形成するバイポーラトランジスタの製造方法に
おいて、不純物含有層の側壁に半導体層を形成してから
不純物の拡散を行うことにより、第２導電型の第１の不
純物領域に接する第２導電型の第２の不純物領域を活性
領域を除いて形成し、その後に上記第２導電型の第２の
不純物領域に接して第２導電型の第３の不純物領域を形
成することにより、ベース接合を浅く（シャロー化）
し、しかもベース活性領域とベース取り出し領域との間
を確実に接続可能とするものである。
C.従来の技術 高速かつ低消費電力のバイポーラトランジスタとし
て、例えば第３図に示すような構造のものが知られてい
る。この第３図において、例えばｐ型の半導体基板１上
にｎ型半導体層が例えばエピタキシャル成長により設け
られ、このｎ型半導体層は酸化シリコン等の素子分離領
域２により幾つかの島状領域、例えば領域３等に分離さ
れている。この島状領域３のｎ型半導体層の表面に臨ん
でｐ型のベース領域４が形成され、このベース領域４内
にn+型のエミッタ領域５が形成されている。このベース
領域４は、略々中央部の本来のベースの機能を果たすベ
ース活性領域4iと、ベース電極取り出しのための高濃度
の所謂グラフトベース領域4gとから成っている。グラフ
トベース領域4gはp+型多結晶シリコン層のベース取り出
し電極６からのｐ型不純物拡散により、またベース活性
領域4iは上記ベース取り出し電極６をマスクとするｐ型
不純物注入により、それぞれ形成される。エミッタ領域
５は、上記ベース取り出し電極６の少なくとも側壁に形
成された絶縁層８をマスクとし、この絶縁層８上に形成
されたエミッタ取り出し用のn+型多結晶シリコン層７か
らのｎ型不純物導入により形成される。さらに、ベース
取り出し電極６にはAl等のベース電極9Bが、またn+型多
結晶シリコン層７にはエミッタ電極9Eがそれぞれ接続さ
れている。なお、この第４図の例では、コレクタ領域と
なるｎ型エピタキシャル層の島状領域３に対して、n+型
の埋め込み層11及びn+型の電極取り出し領域12を介して
コレクタ電極9Cを電気的に接続している。
て、例えば第３図に示すような構造のものが知られてい
る。この第３図において、例えばｐ型の半導体基板１上
にｎ型半導体層が例えばエピタキシャル成長により設け
られ、このｎ型半導体層は酸化シリコン等の素子分離領
域２により幾つかの島状領域、例えば領域３等に分離さ
れている。この島状領域３のｎ型半導体層の表面に臨ん
でｐ型のベース領域４が形成され、このベース領域４内
にn+型のエミッタ領域５が形成されている。このベース
領域４は、略々中央部の本来のベースの機能を果たすベ
ース活性領域4iと、ベース電極取り出しのための高濃度
の所謂グラフトベース領域4gとから成っている。グラフ
トベース領域4gはp+型多結晶シリコン層のベース取り出
し電極６からのｐ型不純物拡散により、またベース活性
領域4iは上記ベース取り出し電極６をマスクとするｐ型
不純物注入により、それぞれ形成される。エミッタ領域
５は、上記ベース取り出し電極６の少なくとも側壁に形
成された絶縁層８をマスクとし、この絶縁層８上に形成
されたエミッタ取り出し用のn+型多結晶シリコン層７か
らのｎ型不純物導入により形成される。さらに、ベース
取り出し電極６にはAl等のベース電極9Bが、またn+型多
結晶シリコン層７にはエミッタ電極9Eがそれぞれ接続さ
れている。なお、この第４図の例では、コレクタ領域と
なるｎ型エピタキシャル層の島状領域３に対して、n+型
の埋め込み層11及びn+型の電極取り出し領域12を介して
コレクタ電極9Cを電気的に接続している。
このような構造の所謂グラフトベース型のバイポーラ
トランジスタによれば、エミッタ、ベースの自己整合化
による工程の簡略化、寄生容量の低減化が図れ、エミッ
タ幅の微細化、所謂シャロージャンクション化が図れ
る。
トランジスタによれば、エミッタ、ベースの自己整合化
による工程の簡略化、寄生容量の低減化が図れ、エミッ
タ幅の微細化、所謂シャロージャンクション化が図れ
る。
しかしながら、バイポーラトランジスタをより高速
化、低消費電力化、高集積化するためには、さらに縦方
向（基板厚み方向）の縮小、所謂シャロージャンクショ
ン化が求められており、特に、ベース深さのシャロー化
よるベース走行時間τＢの低減が求められている。ここ
で、ベース走行時間τＢは、一般に、 τＢ＝WB 2/2Dn （WB……ベース幅，Dn……電子の拡散定数） であり、ベース接合深さを浅くすることで、高性能化が
図れることになる。
化、低消費電力化、高集積化するためには、さらに縦方
向（基板厚み方向）の縮小、所謂シャロージャンクショ
ン化が求められており、特に、ベース深さのシャロー化
よるベース走行時間τＢの低減が求められている。ここ
で、ベース走行時間τＢは、一般に、 τＢ＝WB 2/2Dn （WB……ベース幅，Dn……電子の拡散定数） であり、ベース接合深さを浅くすることで、高性能化が
図れることになる。
ところで、ベース接合深さをより浅くしベース幅をよ
り狭くするための技術として、従来より、バッファ酸化
膜を介して低エネルギーでベース用不純物をイオン注入
し、低温度でアニール処理する技術や、多結晶シリコン
中にベース用不純物を導入して低温で拡散させる技術が
知られている。このうち、イオン注入によるダメージを
起因とする所謂増速拡散やチャネリングテイル等の防止
のため、多結晶シリコン中にベース用不純物を導入し低
温で拡散させる技術が広く用いられてきている。
り狭くするための技術として、従来より、バッファ酸化
膜を介して低エネルギーでベース用不純物をイオン注入
し、低温度でアニール処理する技術や、多結晶シリコン
中にベース用不純物を導入して低温で拡散させる技術が
知られている。このうち、イオン注入によるダメージを
起因とする所謂増速拡散やチャネリングテイル等の防止
のため、多結晶シリコン中にベース用不純物を導入し低
温で拡散させる技術が広く用いられてきている。
D.発明が解決しようとする問題点 しかしながら、上記多結晶シリコン中にベース用不純
物を導入し低温で拡散させる技術を上記所謂グラフトベ
ーストランジスタの適用しようとした場合には、ベース
活性領域とグラフトベース領域との間の接続に関して、
第４図及び第５図に示すような不都合が生ずる虞れがあ
る。
物を導入し低温で拡散させる技術を上記所謂グラフトベ
ーストランジスタの適用しようとした場合には、ベース
活性領域とグラフトベース領域との間の接続に関して、
第４図及び第５図に示すような不都合が生ずる虞れがあ
る。
すなわち、ベース取り出し領域であるグラフトベース
領域4gはベース取り出し電極となるp+型多結晶シリコン
６からの拡散により形成され、またベース活性領域4iは
エミッタ取り出し用多結晶シリコン７からの拡散により
形成されるが、これらの拡散源の間（あるいはベース取
り出し電極の側壁）には、エミッタ−ベース分離用の絶
縁酸化膜８が例えば約0.3μｍの厚みで存在しているた
め、上記拡散が不足の場合には、第４図のように、ベー
ス活性領域4iとグラフトベース領域4gとの間に間隙が生
じ有効に接続されないことがある。また、上記拡散を充
分に行い過ぎると、ベース幅が約0.1μｍあるいはそれ
以下と狭いため、第５図に示すようにグラフトベース領
域4gのp+不純物とエミッタ領域５のn+不純物とが衝突し
てしまい、エミッタ−ベース接合の耐圧劣化、ベース−
エミッタ電圧VBEのマッチング特性の劣化及び動作周波
数（あるいはカットオフ周波数fT）の低下等の悪影響が
生じてしまう。
領域4gはベース取り出し電極となるp+型多結晶シリコン
６からの拡散により形成され、またベース活性領域4iは
エミッタ取り出し用多結晶シリコン７からの拡散により
形成されるが、これらの拡散源の間（あるいはベース取
り出し電極の側壁）には、エミッタ−ベース分離用の絶
縁酸化膜８が例えば約0.3μｍの厚みで存在しているた
め、上記拡散が不足の場合には、第４図のように、ベー
ス活性領域4iとグラフトベース領域4gとの間に間隙が生
じ有効に接続されないことがある。また、上記拡散を充
分に行い過ぎると、ベース幅が約0.1μｍあるいはそれ
以下と狭いため、第５図に示すようにグラフトベース領
域4gのp+不純物とエミッタ領域５のn+不純物とが衝突し
てしまい、エミッタ−ベース接合の耐圧劣化、ベース−
エミッタ電圧VBEのマッチング特性の劣化及び動作周波
数（あるいはカットオフ周波数fT）の低下等の悪影響が
生じてしまう。
本発明は、上述の問題点を解決すべくなされたもので
あり、ベース接合の深さを浅く（シャロージャンクショ
ン化）しながら、ベース活性領域とベース取り出し領域
（グラフトベース領域）との間の接続を確実に行うこと
ができるバイポーラトランジスタの製造方法の提供を目
的とする。
あり、ベース接合の深さを浅く（シャロージャンクショ
ン化）しながら、ベース活性領域とベース取り出し領域
（グラフトベース領域）との間の接続を確実に行うこと
ができるバイポーラトランジスタの製造方法の提供を目
的とする。
E.問題点を解決するための手段 本発明に係るバイポーラトランジスタの製造方法は、上
述したような目的を達成するため、第１導電型の第１の
半導体領域上に、第２導電型の第１の不純物領域を形成
するための不純物の拡散源となるベース取り出し電極を
形成する工程と、上記ベース取り出し電極を選択的に開
口し、上記第１の半導体領域を露出させる開口部を形成
し、上記開口部を含む全面に第２導電型の不純物を含む
絶縁膜を形成する工程と、エッチバックして上記開口部
の側壁に上記絶縁膜からなるサイドウォール部を形成す
る工程と、上記サイドウォールにより囲まれた上記開口
部の底部を熱酸化して酸化膜を形成した後、アニールを
行って上記ベース取り出し電極からの拡散によって、上
記第２導電型の第１の不純物領域を形成するとともに、
上記サイドウォール部からの拡散によって第２導電型の
第２の不純物領域を形成する工程と、上記開口部の底部
に形成された酸化膜を除去して上記第１導電型の第１の
半導体領域を露出させ、第２導電型の不純物をイオン注
入した後アニールを行って第２導電型の第３の不純物領
域を形成する工程と、上記第３の不純物領域に第１導電
型の不純物をイオン注入して第１導電型の第２の不純物
領域を形成する工程とを備えるものである。
述したような目的を達成するため、第１導電型の第１の
半導体領域上に、第２導電型の第１の不純物領域を形成
するための不純物の拡散源となるベース取り出し電極を
形成する工程と、上記ベース取り出し電極を選択的に開
口し、上記第１の半導体領域を露出させる開口部を形成
し、上記開口部を含む全面に第２導電型の不純物を含む
絶縁膜を形成する工程と、エッチバックして上記開口部
の側壁に上記絶縁膜からなるサイドウォール部を形成す
る工程と、上記サイドウォールにより囲まれた上記開口
部の底部を熱酸化して酸化膜を形成した後、アニールを
行って上記ベース取り出し電極からの拡散によって、上
記第２導電型の第１の不純物領域を形成するとともに、
上記サイドウォール部からの拡散によって第２導電型の
第２の不純物領域を形成する工程と、上記開口部の底部
に形成された酸化膜を除去して上記第１導電型の第１の
半導体領域を露出させ、第２導電型の不純物をイオン注
入した後アニールを行って第２導電型の第３の不純物領
域を形成する工程と、上記第３の不純物領域に第１導電
型の不純物をイオン注入して第１導電型の第２の不純物
領域を形成する工程とを備えるものである。
F.作用 第２導電型の第２の不純物領域を形成し、その第２の
不純物領域と接して第３の不純物領域を形成すること
で、活性領域に形成される第３の不純物領域とベース取
り出し領域の接続が確実に行われることになる。そし
て、この第２導電型の第２の不純物領域を活性領域を除
いて形成することにより、正確なベース接合深さ等の制
御を行うことができる。
不純物領域と接して第３の不純物領域を形成すること
で、活性領域に形成される第３の不純物領域とベース取
り出し領域の接続が確実に行われることになる。そし
て、この第２導電型の第２の不純物領域を活性領域を除
いて形成することにより、正確なベース接合深さ等の制
御を行うことができる。
G.実施例 本発明の好適な実施例を図面を参照しながら説明す
る。
る。
第１の実施例 本実施例のバイポーラトランジスタの製造方法は、NP
N型のバイポーラトランジスタの製造方法であり、不純
物を含有した多結晶シリコン層からの拡散によりグラフ
トベース領域を形成し、ベース活性領域（所謂イントリ
ンシックベース領域）と上記グラフトベース領域を接続
する接続用低濃度不純物領域を有する構造のバイポーラ
トランジスタを製造する方法である。以下、本実施例を
第１図ａ〜第１図ｆを参照しながらその工程順に従って
説明する。なお、第１図ｂ〜第１図ｆでは、簡単のため
第１図ａの破線領域内のみを拡大して図示する。
N型のバイポーラトランジスタの製造方法であり、不純
物を含有した多結晶シリコン層からの拡散によりグラフ
トベース領域を形成し、ベース活性領域（所謂イントリ
ンシックベース領域）と上記グラフトベース領域を接続
する接続用低濃度不純物領域を有する構造のバイポーラ
トランジスタを製造する方法である。以下、本実施例を
第１図ａ〜第１図ｆを参照しながらその工程順に従って
説明する。なお、第１図ｂ〜第１図ｆでは、簡単のため
第１図ａの破線領域内のみを拡大して図示する。
（ａ）まず、第１図ａに示すように、例えばＰ型の半導
体基体21にN+型の埋め込み層22を形成し、その上部に積
層したＮ型のエピタキシャル層に選択酸化やトレンチ等
により素子分離領域24を形成して第１導電型（Ｎ型）の
半導体領域としての島状領域23を形成する。続いて、不
純物を含有する多結晶シリコン層（DOPOS）を被着しパ
ターンニングして第２導電型（Ｐ型）の第１の不純物領
域の拡散源となるベース取り出し電極26を上記島状領域
23上に形成し、酸化珪素等の絶縁膜27を被着する。次い
で、これらベース取り出し電極26や絶縁層27が上記島状
領域23上で選択的に開口され、島状領域23を露出した開
口部28が形成される。なお、上記素子分離領域24の一部
の下部にはチャンネル形成阻止領域25が形成され、上記
埋め込み層22の一部はコレクタ取り出し領域23Cと接続
する。
体基体21にN+型の埋め込み層22を形成し、その上部に積
層したＮ型のエピタキシャル層に選択酸化やトレンチ等
により素子分離領域24を形成して第１導電型（Ｎ型）の
半導体領域としての島状領域23を形成する。続いて、不
純物を含有する多結晶シリコン層（DOPOS）を被着しパ
ターンニングして第２導電型（Ｐ型）の第１の不純物領
域の拡散源となるベース取り出し電極26を上記島状領域
23上に形成し、酸化珪素等の絶縁膜27を被着する。次い
で、これらベース取り出し電極26や絶縁層27が上記島状
領域23上で選択的に開口され、島状領域23を露出した開
口部28が形成される。なお、上記素子分離領域24の一部
の下部にはチャンネル形成阻止領域25が形成され、上記
埋め込み層22の一部はコレクタ取り出し領域23Cと接続
する。
（ｂ）次に、第１図ｂに示すように、開口部28を含む全
面にＰ型の不純物を含有するBSG（ボロン・シリケート
・ガラス）膜29を形成する。このBSG膜29の膜厚は、お
よそ3000Å〜4000Å程度の厚みとされ、その膜厚の制御
によって第２導電型の第２の不純物領域の島状領域23表
面での長さが定まることになる。また、このBSG膜の不
純物濃度の制御によっては第２導電型の第２の不純物領
域の不純物濃度が制御されることになり、特に第２の不
純物領域の不純物濃度を第２導電型の第１および第３の
不純物領域よりも低濃度とすることで特性の優れたバイ
ポーラトランジスタを製造することができる。
面にＰ型の不純物を含有するBSG（ボロン・シリケート
・ガラス）膜29を形成する。このBSG膜29の膜厚は、お
よそ3000Å〜4000Å程度の厚みとされ、その膜厚の制御
によって第２導電型の第２の不純物領域の島状領域23表
面での長さが定まることになる。また、このBSG膜の不
純物濃度の制御によっては第２導電型の第２の不純物領
域の不純物濃度が制御されることになり、特に第２の不
純物領域の不純物濃度を第２導電型の第１および第３の
不純物領域よりも低濃度とすることで特性の優れたバイ
ポーラトランジスタを製造することができる。
（ｃ）このようなBSG膜29を形成した後、第１図ｃに示
すように、上記BSG膜29をRIE法等の異方性エッチングに
よりエッチバックし、上記開口部28の側壁に上記BSG膜2
9からなるサイドウォール部30を形成する。このサイド
ウォール部30の形成によって、上記開口部28の底部の島
状領域23の主面の一部が露出する。次に、その露出した
島状領域23の表面に、熱酸化により酸化膜31を形成す
る。この酸化膜31は、活性領域の保護すなわち活性領域
のＰ型反転を防止するためのものであり、このような酸
化膜31を形成することで、活性領域を除いた第２導電型
（Ｐ型）の第２の不純物領域である接続用低濃度不純物
領域の形成が可能となる。なお、活性領域とは、本実施
例においてエミッタ領域やベース活性領域が形成される
領域であり、また、活性領域の保護のためには、上記酸
化膜31に限定されず、他の材質の膜を新たに形成するこ
とも可能である。
すように、上記BSG膜29をRIE法等の異方性エッチングに
よりエッチバックし、上記開口部28の側壁に上記BSG膜2
9からなるサイドウォール部30を形成する。このサイド
ウォール部30の形成によって、上記開口部28の底部の島
状領域23の主面の一部が露出する。次に、その露出した
島状領域23の表面に、熱酸化により酸化膜31を形成す
る。この酸化膜31は、活性領域の保護すなわち活性領域
のＰ型反転を防止するためのものであり、このような酸
化膜31を形成することで、活性領域を除いた第２導電型
（Ｐ型）の第２の不純物領域である接続用低濃度不純物
領域の形成が可能となる。なお、活性領域とは、本実施
例においてエミッタ領域やベース活性領域が形成される
領域であり、また、活性領域の保護のためには、上記酸
化膜31に限定されず、他の材質の膜を新たに形成するこ
とも可能である。
そして、酸化膜31の形成後、アニールを行って第２導
電型（Ｐ型）の第１の不純物領域であるグラフトベース
領域32を上記ベース取り出し電極26からの拡散により形
成し、同時に、上記サイドウォール部30からの拡散によ
り第２導電型（Ｐ型）の第２の不純物領域である接続用
低濃度不純物領域33を形成する。ここで、この接続用低
濃度不純物領域33は、グラフトベース領域32と後の工程
で形成されるベース活性領域との電気的接続を確実に行
うために形成されるものであり、さらにその不純物濃度
が低濃度であることから、耐圧（VEBO）の向上やエミッ
タ−ベース間の容量の低減等を実現できる。また、上記
サイドウォール部30の島状領域23と接触している部分の
長さが当該接続用低濃度不純物領域33の長さに対応し
て、上記酸化膜31の形成された活性領域には余分な接続
用低濃度不純物領域33の拡がりがない。したがって、後
述するようにベース活性領域のベース幅WBが必要以上に
拡がることも防止される。
電型（Ｐ型）の第１の不純物領域であるグラフトベース
領域32を上記ベース取り出し電極26からの拡散により形
成し、同時に、上記サイドウォール部30からの拡散によ
り第２導電型（Ｐ型）の第２の不純物領域である接続用
低濃度不純物領域33を形成する。ここで、この接続用低
濃度不純物領域33は、グラフトベース領域32と後の工程
で形成されるベース活性領域との電気的接続を確実に行
うために形成されるものであり、さらにその不純物濃度
が低濃度であることから、耐圧（VEBO）の向上やエミッ
タ−ベース間の容量の低減等を実現できる。また、上記
サイドウォール部30の島状領域23と接触している部分の
長さが当該接続用低濃度不純物領域33の長さに対応し
て、上記酸化膜31の形成された活性領域には余分な接続
用低濃度不純物領域33の拡がりがない。したがって、後
述するようにベース活性領域のベース幅WBが必要以上に
拡がることも防止される。
（ｄ）次に、サイドウォール部30の間に形成された酸化
膜31がエッチングされ、その下部の上記島状領域23の表
面が露出する。そして、第１図ｄに示すように、その露
出した島状領域23の表面を含む全面に膜厚1000Å〜2000
Å程度の薄い多結晶シリコン層34が形成され、その薄い
多結晶シリコン層34にイオン注入でＰ型の不純物が導入
される。導入される不純物は、B+やBF2 +等の不純物であ
り、例えば1013個／cm2のオーダーでのイオン注入が行
われる。
膜31がエッチングされ、その下部の上記島状領域23の表
面が露出する。そして、第１図ｄに示すように、その露
出した島状領域23の表面を含む全面に膜厚1000Å〜2000
Å程度の薄い多結晶シリコン層34が形成され、その薄い
多結晶シリコン層34にイオン注入でＰ型の不純物が導入
される。導入される不純物は、B+やBF2 +等の不純物であ
り、例えば1013個／cm2のオーダーでのイオン注入が行
われる。
（ｅ）このような上記薄い多結晶シリコン層34へのイオ
ン注入がなされた後、アーニルの際のキャップとして機
能する例えばCVDSiO2膜（図示せず。）が形成され、お
よそ1000℃以下の比較的低温でアニールが行われる。こ
のアニールによって、上記薄い多結晶シリコン層34から
Ｐ型の不純物が上記島状領域23の表面に拡散し、上記酸
化膜31によりＮ型の導電型のままとされていた活性領域
に第２導電型（Ｐ型）の第３の不純物領域であるベース
活性領域35が形成されることになる。このとき、上述の
ように活性領域はＮ型の導電型のままとされていたため
に、所謂イントリンシックベース領域であるベース活性
領域35の接合深さは必要以上に拡がらないことになり、
従って、製造するバイポーラトランジスタの特性を高め
ることができる。
ン注入がなされた後、アーニルの際のキャップとして機
能する例えばCVDSiO2膜（図示せず。）が形成され、お
よそ1000℃以下の比較的低温でアニールが行われる。こ
のアニールによって、上記薄い多結晶シリコン層34から
Ｐ型の不純物が上記島状領域23の表面に拡散し、上記酸
化膜31によりＮ型の導電型のままとされていた活性領域
に第２導電型（Ｐ型）の第３の不純物領域であるベース
活性領域35が形成されることになる。このとき、上述の
ように活性領域はＮ型の導電型のままとされていたため
に、所謂イントリンシックベース領域であるベース活性
領域35の接合深さは必要以上に拡がらないことになり、
従って、製造するバイポーラトランジスタの特性を高め
ることができる。
なお、アニールには所謂ラピッド・サーマル・アニー
ル法等の手段を用いるようにすることもできる。
ル法等の手段を用いるようにすることもできる。
次に、図示しないCVDSiO2膜を除去し、第１図ｅに示
すように、薄い多結晶シリコン層34を露出させた後、例
えば砒素等のＮ型の不純物をイオン注入により上記薄い
多結晶シリコン層34に導入する。このイオン注入は、お
よそ1016個／cm2のオーダーで行われ、且つ上記ベース
活性領域35と整合的に行われる。
すように、薄い多結晶シリコン層34を露出させた後、例
えば砒素等のＮ型の不純物をイオン注入により上記薄い
多結晶シリコン層34に導入する。このイオン注入は、お
よそ1016個／cm2のオーダーで行われ、且つ上記ベース
活性領域35と整合的に行われる。
（ｆ）次に、第１図ｆに示すように、およそ800℃〜100
0℃程度の温度でエミッタ拡散が行われ、第１導電型
（Ｎ型）の第２の不純物領域であるエミッタ領域36が上
記島状領域23の表面のベース活性領域35に形成される。
その後、全面にアルミ配線層37が形成され、そのアルミ
配線層37をパターニングして配線電極を形成してバイポ
ーラトランジスタを完成する。
0℃程度の温度でエミッタ拡散が行われ、第１導電型
（Ｎ型）の第２の不純物領域であるエミッタ領域36が上
記島状領域23の表面のベース活性領域35に形成される。
その後、全面にアルミ配線層37が形成され、そのアルミ
配線層37をパターニングして配線電極を形成してバイポ
ーラトランジスタを完成する。
上述の工程より行われる本実施例のバイポーラトラン
ジスタの製造方法は、まず、第２導電型の第１の不純物
領域であるグラフトベース領域32が接続用低濃度不純物
領域33を介してベース活性領域35に接続するため、グラ
フトベース領域32とベース活性領域35との間の接続は確
実に行われ、且つ接続用低濃度不純物領域32の濃度によ
り、耐圧VEBOを高くすることができ、エミッタ−ベース
間の容量を小さくすることができる。また、本実施例の
バイポーラトランジスタの製造方法では、上記酸化膜31
によって、第２導電型の第２の不純物領域である接続用
低濃度不純物領域33が活性領域を除いて形成され、ベー
ス活性領域の形成は、接続用低濃度不純物領域33の不純
物の影響を受けずに行われることになる。従って、ベー
ス活性領域35を余分に拡げることもなく当該ベース活性
領域35の接合を浅い接合とすることができ、ベース走行
時間τＢの低減やベース抵抗Rbbの低減等を図ることが
できる。
ジスタの製造方法は、まず、第２導電型の第１の不純物
領域であるグラフトベース領域32が接続用低濃度不純物
領域33を介してベース活性領域35に接続するため、グラ
フトベース領域32とベース活性領域35との間の接続は確
実に行われ、且つ接続用低濃度不純物領域32の濃度によ
り、耐圧VEBOを高くすることができ、エミッタ−ベース
間の容量を小さくすることができる。また、本実施例の
バイポーラトランジスタの製造方法では、上記酸化膜31
によって、第２導電型の第２の不純物領域である接続用
低濃度不純物領域33が活性領域を除いて形成され、ベー
ス活性領域の形成は、接続用低濃度不純物領域33の不純
物の影響を受けずに行われることになる。従って、ベー
ス活性領域35を余分に拡げることもなく当該ベース活性
領域35の接合を浅い接合とすることができ、ベース走行
時間τＢの低減やベース抵抗Rbbの低減等を図ることが
できる。
第２の実施例 第２の実施例のバイポーラトランジスタの製造方法
は、第１の実施例のバイポーラトランジスタの製造方法
の変形例であり、第１の実施例における上記サイドウォ
ール部30を二重構造とした方法である。なお、第２図ａ
〜第２図ｃでは、簡単のため第１図ａの破線領域内を拡
大して図示している。また、第１の実施例と同じ部分に
ついては同じ引用符号を用いてその説明を省略する。
は、第１の実施例のバイポーラトランジスタの製造方法
の変形例であり、第１の実施例における上記サイドウォ
ール部30を二重構造とした方法である。なお、第２図ａ
〜第２図ｃでは、簡単のため第１図ａの破線領域内を拡
大して図示している。また、第１の実施例と同じ部分に
ついては同じ引用符号を用いてその説明を省略する。
まず、第２図ａに示すように、上述の第１の実施例に
おける（ｂ）と同様に、ベース取り出し電極26および酸
化膜27を開口して形成された開口部28を含む全面にBSG
膜40を形成する。このBSG膜40の厚みは例えば2000Å〜3
000Åである。そして、このBSG膜40に対して異方性エッ
チングを行い、上記開口部28の側壁にBSG膜40の一部を
残存させる。
おける（ｂ）と同様に、ベース取り出し電極26および酸
化膜27を開口して形成された開口部28を含む全面にBSG
膜40を形成する。このBSG膜40の厚みは例えば2000Å〜3
000Åである。そして、このBSG膜40に対して異方性エッ
チングを行い、上記開口部28の側壁にBSG膜40の一部を
残存させる。
次に、第２図ｂに示すように、全面に不純物を含有し
ないCVDSiO2膜41を形成する。このCVDSiO2膜41の膜厚は
例えば1000〜2000Å程度である。
ないCVDSiO2膜41を形成する。このCVDSiO2膜41の膜厚は
例えば1000〜2000Å程度である。
次に、第２図ｃに示すように、上記CVDSiO2膜41に対
して異方性エッチングを行い、上記BSG膜40の一部と当
該CVDSiO2膜41の一部とからなるサイドウォール部42を
形成する。以下、第１の実施例における（ｃ）〜（ｆ）
により所定のバイポーラトランジスタを製造することが
できる。
して異方性エッチングを行い、上記BSG膜40の一部と当
該CVDSiO2膜41の一部とからなるサイドウォール部42を
形成する。以下、第１の実施例における（ｃ）〜（ｆ）
により所定のバイポーラトランジスタを製造することが
できる。
このようなバイポーラトランジスタの製造方法によっ
ては、第１の実施例と同様に、ベース活性領域とグラフ
トベース領域の確実な接続が接続用低濃度不純物領域に
よって確保される。また、接続用低濃度不純物領域の不
純物濃度によって、容量の低減や耐圧の向上等を実現で
きる。
ては、第１の実施例と同様に、ベース活性領域とグラフ
トベース領域の確実な接続が接続用低濃度不純物領域に
よって確保される。また、接続用低濃度不純物領域の不
純物濃度によって、容量の低減や耐圧の向上等を実現で
きる。
そして特に、本実施例のバイポーラトランジスタの製
造方法では、上述のようにサイドウォール部42がBSG膜4
0とCVDSiO2膜41の二重構造となることから、CVDSiO2膜4
1の分だけBSG膜40に対応して形成される接続用低濃度不
純物領域の位置が開口部28の側壁側へずれることとな
り、このためエミッタ領域を形成するN+型の不純物領域
とのぶつかりを緩和させることができる。
造方法では、上述のようにサイドウォール部42がBSG膜4
0とCVDSiO2膜41の二重構造となることから、CVDSiO2膜4
1の分だけBSG膜40に対応して形成される接続用低濃度不
純物領域の位置が開口部28の側壁側へずれることとな
り、このためエミッタ領域を形成するN+型の不純物領域
とのぶつかりを緩和させることができる。
なお、上述の第１及び第２の実施例では、NPN型のバ
イポーラトランジスタについて説明したが、PNP型であ
っても良い。また、本発明の要旨を逸脱しない範囲での
種々の変更が可能である。
イポーラトランジスタについて説明したが、PNP型であ
っても良い。また、本発明の要旨を逸脱しない範囲での
種々の変更が可能である。
H.発明の効果 本発明のバイポーラトランジスタの製造方法は、第２
導電型の第２の不純物領域を形成し、その第２の不純物
領域と接して第３の不純物領域を形成することで、活性
領域に形成される第３の不純物領域とベース取り出し領
域の接続が確実に行われる。また、この第２導電型の第
２の不純物領域を活性領域を除いて形成することによ
り、正確なベース接合深さ等の制御を行うことができ
る。
導電型の第２の不純物領域を形成し、その第２の不純物
領域と接して第３の不純物領域を形成することで、活性
領域に形成される第３の不純物領域とベース取り出し領
域の接続が確実に行われる。また、この第２導電型の第
２の不純物領域を活性領域を除いて形成することによ
り、正確なベース接合深さ等の制御を行うことができ
る。
第１図ａ〜第１図ｆは本発明のバイポーラトランジスタ
の製造方法の第１の実施例にかかるそれぞれ工程断面
図、第２図ａ〜第２図ｃは本発明のバイポーラトランジ
スタの製造方法の第２の実施例にかかるそれぞれ工程断
面図、第３図乃至第５図は従来例を説明するためのそれ
ぞれ概略断面図である。 23……島状領域 26……ベース取り出し電極 28……開口部 29……BSG膜 30……サイドウォール部 31……酸化膜 32……グラフトベース領域 33……接続用低濃度不純物領域 35……ベース活性領域 36……エミッタ領域 40……BSG膜 52……選択エッチング用多結晶シリコン層 53……イオン注入マスク部
の製造方法の第１の実施例にかかるそれぞれ工程断面
図、第２図ａ〜第２図ｃは本発明のバイポーラトランジ
スタの製造方法の第２の実施例にかかるそれぞれ工程断
面図、第３図乃至第５図は従来例を説明するためのそれ
ぞれ概略断面図である。 23……島状領域 26……ベース取り出し電極 28……開口部 29……BSG膜 30……サイドウォール部 31……酸化膜 32……グラフトベース領域 33……接続用低濃度不純物領域 35……ベース活性領域 36……エミッタ領域 40……BSG膜 52……選択エッチング用多結晶シリコン層 53……イオン注入マスク部
Claims (1)
- 【請求項１】第１導電型の第１の半導体領域上に、第２
導電型の第１の不純物領域を形成するための不純物の拡
散源となるベース取り出し電極を形成する工程と、 上記ベース取り出し電極を選択的に開口し、上記第１の
半導体領域を露出させる開口部を形成し、上記開口部を
含む全面に第２導電型の不純物を含む絶縁膜を形成する
工程と、 エッチバックして上記開口部の側壁に上記絶縁膜からな
るサイドウォール部を形成する工程と、 上記サイドウォール部により囲まれた上記開口部の底部
を熱酸化して酸化膜を形成した後、アニールを行って上
記ベース取り出し電極からの拡散によって、上記第２導
電型の第１の不純物領域を形成するとともに、上記サイ
ドウォール部からの拡散によって第２導電型の第２の不
純物領域を形成する工程と、 上記開口部の底部に形成された酸化膜を除去して上記第
１導電型の第１の半導体領域を露出させ、第２導電型の
不純物をイオン注入した後アニールを行って第２導電型
の第３の不純物領域を形成する工程と、 上記第３の不純物領域に第１導電型の不純物をイオン注
入して第１導電型の第２の不純物領域を形成する工程と からなるバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62188025A JP2625741B2 (ja) | 1987-07-28 | 1987-07-28 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62188025A JP2625741B2 (ja) | 1987-07-28 | 1987-07-28 | バイポーラトランジスタの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35110096A Division JPH09181084A (ja) | 1996-12-27 | 1996-12-27 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6431460A JPS6431460A (en) | 1989-02-01 |
| JP2625741B2 true JP2625741B2 (ja) | 1997-07-02 |
Family
ID=16216344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62188025A Expired - Lifetime JP2625741B2 (ja) | 1987-07-28 | 1987-07-28 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625741B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748420B2 (ja) * | 1988-08-12 | 1998-05-06 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
| US5541121A (en) * | 1995-01-30 | 1996-07-30 | Texas Instruments Incorporated | Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290761A (ja) * | 1985-06-19 | 1986-12-20 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-07-28 JP JP62188025A patent/JP2625741B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6431460A (en) | 1989-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4693782A (en) | Fabrication method of semiconductor device | |
| JPH06350090A (ja) | 半導体装置の製造方法 | |
| US5187554A (en) | Bipolar transistor | |
| JPH0658912B2 (ja) | バイポーラトランジスタの製造方法 | |
| EP0233202B1 (en) | Fabricating a semiconductor device with buried oxide | |
| JP2937253B2 (ja) | 半導体装置およびその製造方法 | |
| JP2615646B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2661050B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2625741B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3326990B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH01246874A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製法 | |
| JPS6112390B2 (ja) | ||
| JP2615642B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2565159B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0298939A (ja) | 半導体装置の製造方法 | |
| JPH0239091B2 (ja) | ||
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| KR0175330B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6376481A (ja) | 半導体装置及びその製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JP3018477B2 (ja) | バイポーラ型の半導体装置の製造方法 | |
| JPH0695573B2 (ja) | 半導体装置の製造方法 | |
| JPS59175766A (ja) | 半導体装置とその製造方法 | |
| JPH09181084A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |