JP3018477B2 - バイポーラ型の半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。

A.産業上の利用分野 B.発明の概要 C.従来技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図］ H.発明の効果 （A.産業上の利用分野） 本発明は半導体装置の製造方法、特に高速性等に優れ
た高性能のバイポーラ型の半導体装置の製造方法に関す
る。

（B.発明の概要） 本発明は、例えばシングルポリシリコンタイプ（以下
「シングルシリコンタイプ」という。）のバイポーラ型
の半導体装置のエミッタの幅を、フォトリソグラフィ技
術による限界を越えて狭くするため、 ベースの表面の一部を露出させる開口を有するダミー
膜の該開口にサイドウォールを形成した後、第ダミー膜
を除去し、次に、上記サイドウォールの少なくとも内側
に、ベースと逆導電型の不純物を含む多結晶シリコン層
又はシリサイド層を形成し、その不純物を上記ベースの
表面部に拡散させてエミッタを形成する。

（C.従来技術） 高速性等に優れた高性能なバーチカルバイポーラトラ
ンジスタとしてダブルポリシリコンエミッタベースセル
フアラインバイポーラトランジスタ（以下「ダブルシリ
コントランジスタ」という）がある。これは、ベース電
極となる第１層目の多結晶シリコン層を選択的にエッチ
ングすることにより形成したホールをシュリンクし、更
に第２層目の多結晶シリコン層を形成し、該多結晶シリ
コン層中の不純物をシュリンクされた上記ホールを通し
てベース表面部に拡散することによりエミッタを形成し
たものであり、フォトリソグラフィ技術の限界を越えて
エミッタ幅を狭くすることができるので高速性に優れ
る。

しかしながら、このようなダブルシリコントランジス
タには、段差が大きくなり、信頼性、歩留りが低下する
という問題があった。というのは、このダブルシリコン
トランジスタに用いられたシュリンク技術は、絶縁膜に
フォトリソグラフィの技術の略限界まで小さくしたホー
ルを形成した後、更に絶縁膜を形成してこれによってホ
ールをシュリンクし、更にエミッタ用多結晶シリコン膜
をそのシュリンクされたホールに入り込むようにCVDに
より形成し、その後エミッタ電極等の電極を形成するの
で、上記ホール上に何層もの薄膜が形成されることにな
るから段差が大きくなるのであり、また、工程数も多く
なるという欠点がある。これは信頼性の低下、歩留りの
低下を招くと共に製造コストの増大により高価格化を招
くことになり、好ましくない。

そのため、平坦性に優れ、工程数も少なく、歩留りも
良いシングルシリコントランジスタが注目されつつあ
る。シンダルシリコントランジスタは、フォトエッチン
グにより形成されたエミッタ用多結晶シリコン層中の不
純物をベース表面部に拡散させることによりエミッタを
形成するものであり、ホール上に何層もの薄膜が形成さ
れるということがないので平坦性が優れ、工程数も少な
く、信頼度が高く、歩留りが良いのである。

（D.発明が解決しようとする問題点） しかしながら、従来のシングルシリコントランジスタ
にはエミッタ幅をフォトリソグラフィ技術の解像度によ
って決定される限界を超えて狭くすることができず、そ
のため、高速性等がダブルシリコントランジスタに比較
して悪く、寄生容量も大きかった。

本発明はこのような問題点を解決すべく為されたもの
であり、バイポーラ型の半導体装置のエミッタの幅をフ
ォトリソグラフィ技術による限界を越えて狭くして高い
性能を得る、即ちシングルシリコントランジスタタイプ
でありながらダブルシリコントランジスタ並みというよ
うな高い性能を得ることができるようにすることを目的
とする。

（E.問題点を解決するための手段） 本発明バイポーラ型の半導体装置の製造方法は、半導
体基板上に形成されたダミー膜を該半導体基板に形成さ
れたベースの一部分を露出させるよう開口し、該開口に
絶縁物からなるサイドウォールを形成し、その後、上記
ダミー膜を除去し、次いで、上記サイドウォールの内側
（開口）に、ベースと逆導電型の不純物のある多結晶シ
リコン層又はシリサイド層を形成し、その後、該不純物
を上記ベースの表面部に拡散させることによりエミッタ
を形成することを特徴とする。

（F.作用） 本発明バイポーラ型の半導体装置の製造方法によれ
ば、ダミー膜を利用してサイドウォールを形成すること
によりフォトリソグラフィの限界を越えた微細さを有す
るエミッタホールを成す開口を形成することができ、そ
のサイドウォールにより狭くされた開口内にエミッタを
構成する多結晶シリコン層又はシリサイド層を形成する
ので、エミッタ等の幅をフォトリソグラフィ技術の限界
を越えた狭くできる。従って、シングルシリコンタイプ
でありながらダブルシリコンタイプのものと同様にエミ
ッタ幅を狭くすることが実現でき、ダブルシリコントラ
ンジスタ並みの高速性等の性能を得るということが可能
になる。

そして、サイドウォールをその内側と外側の多結晶シ
リコン層又はシリサイド膜の間の絶縁分離に用いること
ができるので、その間を層間絶縁する必要をなくすこと
が可能になる。従って、ダブルシリコントランジスタの
ようにサイドウォール上に多くの層が断崖状に積層され
る虞れをなくし、シングルシリコントランジスタの持つ
特長である平坦性が損なわれないようにすることが可能
になる。

（G.実施例）［第１図］ 以下、本発明半導体装置の製造方法を図示実施例に従
って詳細に説明する。

第１図（Ａ）乃至（Ｉ）は本発明バイポーラ型の半導
体装置の製造方法の一つの実施例を工程順に示す断面図
である。

（Ａ）ｐ型半導体基板１にn⁺型埋込層２を形成し、p⁺型
アイソレーション層５を形成し、ｎ型エピタキシャル成
長層４を形成し、選択酸化膜５を形成し、薄い絶縁膜６
を加熱酸化により形成し、イオン打込みによりプラグイ
ン領域７を形成し、上記絶縁膜６の選択エッチングによ
りアクティブエリアに開口８を、コレクタ電極部に開口
8bをそれぞれ形成する。同図（Ａ）は開口８形成後の状
態を示す。

（Ｂ）次に、Si₃N₄からなるダミー膜９をCVDにより形成
し、イオン打込みによりｐ型のベース領域10を形成し、
該ダミー膜９のエミッタを形成すべき位置にダミーホー
ル11を形成する。同図（Ｂ）はダミーホール11形成後の
状態を示す。

（Ｃ）次に、SiO₂のCVD及びこれに対する異方性エッチ
ングにより同図（Ｃ）に示すように上記ダミーホール11
の内周面に上から見てリング状のサイドウォール12を形
成する。

（Ｄ）次に、同図（Ｄ）に示すようにSi₃N₄からなる上
記ダミー膜９を例えばホットリン酸を用いての全面エッ
チングで除去する。

（Ｅ）次に、同図（Ｅ）に示すように多結晶シリコン層
13をCVDにより上記サイドウォール12が完全に埋まる程
度に厚く形成する。

（Ｆ）次に、同図（Ｆ）に示すように上記多結晶シリコ
ン層13をエッチバックする。このエッチバックは該多結
晶シリコン層13の厚さが上記サイドウォール12の高さよ
りも薄くなり、リング状サイドウォール12の内側に位置
する多結晶シリコン層13eとサイドウォール12の外側の
多結晶シリコン層13とがサイドウォール12によって分離
されるようになるまで行う。そして、サイドウォール12
の内側の多結晶シリコン層13eがエミッタ用多結晶シリ
コン層となる。また、サイドウォール12はエミッタ・ベ
ース間分離膜となる。

（Ｇ）次に、同図（Ｇ）に示すように、多結晶シリコン
層13に対する選択エッチングによりベース用多結晶シリ
コン層13b及びコレクタ用多結晶シリコン層13cを形成す
る。

そして、フォトレジスト膜をマスクとして多結晶シリ
コン層13e及び13cにｎ型不純物をイオン打込みする。ま
た、改めてつくり直したフォトレジスト膜をマスクとし
て多結晶シリコン層13bにｐ型不純物をイオン打込みす
る。

（Ｈ）次に、層間絶縁膜14を形成し、しかる後アニール
する。すると、同図（Ｈ）に示すように多結晶シリコン
層13eの中のｎ型不純物がベース10中の表面部に拡散し
てエミッタ15が形成される。また、多結晶シリコン層13
b中の不純物がベース中に拡散してベース10の多結晶シ
リコン層13bと接する部分が高不純物濃度化する。

尚、ベース、エミッタ、コレクタ電極となる各多結晶
シリコン層13b、13e、13cに代えてシリサイド層を形成
することとすれば、ベース抵抗、エミッタ抵抗、コレク
タ抵抗の低減を図ることができることはいうまでもな
い。

（Ｉ）その後、層間絶縁膜14に接続孔を形成し、アルミ
ニウム膜をスパッタリングにより形成し、その後該アル
ミニウム膜を選択的にエッチングすることによりコレク
タ、エミッタ及びベースの各電極を形成する。第１図
（Ｉ）は電極形成後の状態を示す。

このようなバイポーラ型半導体装置の製造方法によれ
ば、エミッタ形成位置にダミーホール11を形成したダミ
ー膜９を利用してリング状のサイドウォール12を形成す
ることによりフォトリソグラフィの限界を越えた微細さ
を有するエミッタホール12eを形成することができ、そ
のホール12e内にエミッタ電極となる多結晶シリコン膜1
3eを形成し、該膜13e中の不純物をベース表面部に拡散
させることによりエミッタ15を形成するので、シングル
シリコンタイプでありながらダブルシリコンタイプと同
様にエミッタ幅を狭くすることができる。

そして、サイドウォール12をそのままエミッタ・ベー
ス間分離膜として利用するので、ダブルシリコンタイプ
のようにサイドウォール上に多くの層が断崖状に形成さ
れる虞れがなく、シングルシリコンタイプの特長たる平
坦性も損なわれない。

尚、エミッタ・ベース間分離膜となるサイドウォール
12の厚さ（幅）は、ダミー膜たるSi₃N₄膜９の厚さ等に
より適宜コントロールできる。

（H.発明の効果） 以上に述べたように、本発明バイポーラ型の半導体装
置の製造方法の第１のものは、半導体基板上に形成され
たダミー膜を該半導体基板に形成されたベースの一部分
を露出させるよう開口する工程と、該開口に絶縁物から
なるサイドウォールを形成する工程と、上記ダミー膜を
除去する工程と、上記サイドウォールが埋まるよう、上
記半導体基板上に多結晶シリコン層又はシリサイド層を
形成する工程と、上記多結晶シリコン層又はシリサイド
層を、上記サイドウォールの高さより薄くなるようエッ
チバックする工程と、上記サイドウォールの内側の上記
多結晶シリコン層又はシリサイド層に、上記ベースと逆
導電型の不純物を導入する工程と、上記不純物を上記ベ
ースの表面部に拡散させることによりエミッタを形成す
る工程と、を有することを特徴とする。

従って、本発明バイポーラ型の半導体装置の製造方法
の第１のものによれば、ダミー膜を利用してサイドウォ
ールを形成することによりフォトリソグラフィの限界を
越えた微細さを有するエミッタホールを成す開口を形成
することができ、そのサイドウォールにより狭くされた
開口内にエミッタを構成する多結晶シリコン膜又はシリ
サイド層を形成するので、エミッタ等の幅をフォトリソ
グラフィ技術の限界を越えた狭くできる。従って、シン
グルシリコンタイプでありながらダブルシリコントラン
ジスタと同様にエミッタ幅を狭くすることが実現でき、
ダブルシリコントランジスタ並みの高速性等の性能を得
るということが可能になる。

そして、一旦形成した上記多結晶シリコン層又はシリ
サイド層を、上記サイドウォールの高さより薄くなるよ
うにエッチバックするので、該多結晶シリコン層又はシ
リサイド層を該サイドウォールにより絶縁分離でき、内
側の多結晶シリコン層又はシリサイド層をエミッタ形成
用及びエミッタ電極取り出し用に用い、外側の多結晶シ
リコン層又はシリサイド層を例えばベース電極取り出し
用に用いることができ、その間を層間絶縁する必要がな
い。

従って、ダブルシリコンタイプのもののようにサイド
ウォール上に多くの層が断崖状に積層される虞れがな
い。従って、シングルシリコントランジスタの持つ特長
である平坦性も損なわれることもない。

本発明バイポーラ型の半導体装置の製造方法の第２の
ものは、半導体基板上に形成されたダミー膜を半導体基
板に形成されたベースの一部分を露出させるように開口
する工程と、該開口に絶縁物からなるサイドウォールを
形成する工程と、上記ダミー膜を除去する工程と、少な
くとも上記サイドウォールの内側に、ベースと逆導電型
の不純物を含んだ多結晶シリコン又はシリサイド層を形
成する工程と、上記不純物を上記ベースの表面部に拡散
させることによりエミッタを形成する工程と、を有する
ことを特徴とするバイポーラ型の半導体装置の製造方法
である。

本発明バイポーラ型の半導体装置の製造方法の第２の
ものによれば、ダミー膜を利用してサイドウォールを形
成することによりフォトリソグラフィの限界を越えた微
細さを有するエミッタホールを成す開口を形成すること
ができ、そのサイドウォールにより狭くされた開口内に
エミッタを構成する多結晶シリコン層又はシリサイド層
を形成するので、エミッタ等の幅をフォトリソグラフィ
技術の限界を越えた狭くできる。従って、シングルシリ
コンタイプでありながらダブルシリコンタイプのものと
同様にエミッタ幅を狭くすることが実現でき、ダブルシ
リコントランジスタ並みの高速性等の性能を得るという
ことが可能になる。

そして、サイドウォールをその内側と外側の多結晶シ
リコン層又はシリサイド膜の間の絶縁分離に用いること
ができるので、その間を層間絶縁する必要をなくすこと
が可能になる。従って、ダブルシリコントランジスタの
ようにサイドウォール上に多くの層が断崖状に積層され
る虞れをなくし、シングルシリコントランジスタの持つ
特長である平坦性が損なわれないようにすることが可能
になる。

【図面の簡単な説明】

第１図（Ａ）乃至（Ｉ）は本発明バイポーラトランジス
タの製造方法の一つの実施例を工程順に示す断面図であ
る。 符号の説明 １……半導体基板、４……コレクタ、５……ダミー膜、
10……ベース、11……ダミーホール、12……サイドウォ
ール（エミッタ・ベース間分離膜）、12e……エミッタ
ホール、13e……エミッタ用多結晶シリコン層、15……
エミッタ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板上に形成されたダミー膜を該半
   導体基板に形成されたベースの一部分を露出させるよう
   開口する工程と、 上記開口に絶縁物からなるサイドウォールを形成する工
   程と、 上記ダミー膜を除去する工程と、 上記サイドウォールが埋まるよう、上記半導体基板上に
   多結晶シリコン層又はシリサイド層を形成する工程と、 上記多結晶シリコン層又はシリサイド層を、上記サイド
   ウォールの高さより薄くなるようエッチバックする工程
   と、 上記サイドウォールの内側の上記多結晶シリコン層又は
   シリサイド層に、上記ベースと逆導電型の不純物を導入
   する工程と、 上記不純物を上記ベースの表面部に拡散させることによ
   りエミッタを形成する工程と、 を有することを特徴とするバイポーラ型の半導体装置の
   製造方法
2. 【請求項２】半導体基板上に形成されたダミー膜を半導
   体基板に形成されたベースの一部分を露出させるよう開
   口する工程と、 上記開口に絶縁物からなるサイドウォールを形成する工
   程と、 上記ダミー膜を除去する工程と、 少なくとも上記サイドウォールの内側に、ベースと逆導
   電型の不純物を含んだ多結晶シリコン又はシリサイド層
   を形成する工程と、 上記不純物を上記ベースの表面部に拡散させることによ
   りエミッタを形成する工程と、 を有することを特徴とするバイポーラ型の半導体装置の
   製造方法