JPH0231425A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0231425A JPH0231425A JP18026688A JP18026688A JPH0231425A JP H0231425 A JPH0231425 A JP H0231425A JP 18026688 A JP18026688 A JP 18026688A JP 18026688 A JP18026688 A JP 18026688A JP H0231425 A JPH0231425 A JP H0231425A
- Authority
- JP
- Japan
- Prior art keywords
- base
- layer
- emitter
- impurity
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000003870 refractory metal Substances 0.000 claims abstract description 10
- 238000000605 extraction Methods 0.000 claims description 43
- 239000012212 insulator Substances 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 19
- 238000005192 partition Methods 0.000 abstract description 15
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 239000007790 solid phase Substances 0.000 abstract description 12
- 229910052796 boron Inorganic materials 0.000 abstract description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 10
- 239000005388 borosilicate glass Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 112
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 34
- 239000000377 silicon dioxide Substances 0.000 description 17
- 235000012239 silicon dioxide Nutrition 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002440 hepatic effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
エミッタセルファライン型バイポーラトランジスタのス
イッチング速度を向上することを可能にする半導体装置
の製造方法の改良に関し、ベース・コレクタ間の寄生容
量とベース寄生抵抗とを低減して、スイッチング速度を
向上するように改良したバイポーラトランジスタを製造
しうる半導体装置の製造方法を提供することを目的とし
、 一導電型の半導体層の表面に、内部ベース領域となる領
域を囲んでリフラクトリメタルシリサイドよりなるベー
ス引き出し層を形成する工程と、該ベース引き出し層に
囲まれた領域に選択的に反対導電型の不純物を導入して
内部ベースを形成する工程と、該ベース引き出し層の側
壁に反対導電型の不純物を含有する絶縁体よりなるベー
ス・エミッタ間隔壁を形成する工程と、該ベース引き出
し層下部の該半導体層に反対導電型の不純物を導入して
外部ベースを形成する工程と、該ベース・エミッタ間隔
壁中の反対導電型の不純物を該半導体層に拡散し、内部
ベースと外部ベースとを接続し、該外部ベースよりも高
い不純物濃度を有するベース接続領域を形成する工程と
、該内部ベースの表面に一導電型のエミッタを形成する
工程とを含む半導体装置の製造方法をもって構成される
。
イッチング速度を向上することを可能にする半導体装置
の製造方法の改良に関し、ベース・コレクタ間の寄生容
量とベース寄生抵抗とを低減して、スイッチング速度を
向上するように改良したバイポーラトランジスタを製造
しうる半導体装置の製造方法を提供することを目的とし
、 一導電型の半導体層の表面に、内部ベース領域となる領
域を囲んでリフラクトリメタルシリサイドよりなるベー
ス引き出し層を形成する工程と、該ベース引き出し層に
囲まれた領域に選択的に反対導電型の不純物を導入して
内部ベースを形成する工程と、該ベース引き出し層の側
壁に反対導電型の不純物を含有する絶縁体よりなるベー
ス・エミッタ間隔壁を形成する工程と、該ベース引き出
し層下部の該半導体層に反対導電型の不純物を導入して
外部ベースを形成する工程と、該ベース・エミッタ間隔
壁中の反対導電型の不純物を該半導体層に拡散し、内部
ベースと外部ベースとを接続し、該外部ベースよりも高
い不純物濃度を有するベース接続領域を形成する工程と
、該内部ベースの表面に一導電型のエミッタを形成する
工程とを含む半導体装置の製造方法をもって構成される
。
本発明は、エミッタセルファライン型バイポーラトラン
ジスタのスイッチング速度を向上することを可能にする
半導体装置の製造方法の改良に関する。
ジスタのスイッチング速度を向上することを可能にする
半導体装置の製造方法の改良に関する。
Ｃ従来の技術〕
バイポーラトランジスタは、伝統的には能動領域におい
て増幅手段として使用されていたが、近時、飽和領域と
遮断領域とのみにおいて、スイッチング手段として使用
される用途が多くなった。
て増幅手段として使用されていたが、近時、飽和領域と
遮断領域とのみにおいて、スイッチング手段として使用
される用途が多くなった。
スイッチング手段として使用される場合には、当然なが
ら、スイッチング速度が重要な課題となる。
ら、スイッチング速度が重要な課題となる。
ところで、バイポーラトランジスタのスイッチング速度
に影響を与える要因の中には、静電容量と抵抗とがあり
、この静電容量と抵抗とを小さくすればスイッチング速
度を向上することができる。
に影響を与える要因の中には、静電容量と抵抗とがあり
、この静電容量と抵抗とを小さくすればスイッチング速
度を向上することができる。
この要請に応えて開発されたのが、エミッタセルファラ
イン型バイポーラトランジスタであって、その代表例と
してＳＳＴ等がある。このエミッタセルファライン型バ
イポーラトランジスタは、これまでのバイポーラトラン
ジスタと比べてベース寄生抵抗が小さく、また、ベース
・コレクタ間の寄生容量も小さいので、スイッチング速
度が向上した。エミッタセルファライン型バイポーラト
ランジスタの代表例の構造を以下に説明する。
イン型バイポーラトランジスタであって、その代表例と
してＳＳＴ等がある。このエミッタセルファライン型バ
イポーラトランジスタは、これまでのバイポーラトラン
ジスタと比べてベース寄生抵抗が小さく、また、ベース
・コレクタ間の寄生容量も小さいので、スイッチング速
度が向上した。エミッタセルファライン型バイポーラト
ランジスタの代表例の構造を以下に説明する。
第１０図参照
図において、１は例えばＰ型のシリコン基板であり、２
はｎ９型の埋め込み層であり、３はｎ型のシリコン層で
あり、４はフィールド絶縁膜であり、６はｎ”−型のコ
レクタ電極コンタクト領域であり、１０は二酸化シリコ
ン層であり、１２は内部ベースであり、１５はエミッタ
であり、１６は多結晶シリコン層であり、１８は二酸化
シリコン層であり、１９は外部ベースであり、２１はエ
ミッタ電極であり、２２はベース電極であり、２３はコ
レクタ電極であり、２４は多結晶シリコン層よりなるベ
ース引き出し層であり、２６は二酸化シリコン層である
０本発明の要旨に係るエミッタ・ベース領域の形成工程
について以下に説明し、セルファライン型バイポーラト
ランジスタの構成をより明らかにする。
はｎ９型の埋め込み層であり、３はｎ型のシリコン層で
あり、４はフィールド絶縁膜であり、６はｎ”−型のコ
レクタ電極コンタクト領域であり、１０は二酸化シリコ
ン層であり、１２は内部ベースであり、１５はエミッタ
であり、１６は多結晶シリコン層であり、１８は二酸化
シリコン層であり、１９は外部ベースであり、２１はエ
ミッタ電極であり、２２はベース電極であり、２３はコ
レクタ電極であり、２４は多結晶シリコン層よりなるベ
ース引き出し層であり、２６は二酸化シリコン層である
０本発明の要旨に係るエミッタ・ベース領域の形成工程
について以下に説明し、セルファライン型バイポーラト
ランジスタの構成をより明らかにする。
第１１図参照
フィールド絶縁膜４の形成されたｎ型９９３７層３上に
ＣＶＤ法等を使用して多結晶シリコン層２４を形成し、
ベース形成領域に開口を有するレジストＮ８を形成して
ボロン等のｐ型不純物をイオン注入する。
ＣＶＤ法等を使用して多結晶シリコン層２４を形成し、
ベース形成領域に開口を有するレジストＮ８を形成して
ボロン等のｐ型不純物をイオン注入する。
第１２図参照
ＣＶＤ法等を使用して二酸化シリコン層１０を形成して
、内部ベース形成領域の二酸化シリコン層１０と多結晶
シリコン層２４とに開口２５を形成し、ボロン等のｐ型
不純物をイオン注入して内部ベース１２を形成する。
、内部ベース形成領域の二酸化シリコン層１０と多結晶
シリコン層２４とに開口２５を形成し、ボロン等のｐ型
不純物をイオン注入して内部ベース１２を形成する。
第１３図参照
ＣＶＤ法等を使用して全面に二酸化シリコン層を形成し
、異方性エツチング法を使用してエツチングをなし、前
記開口２５の側壁に二酸化シリコン層２６を形成する。
、異方性エツチング法を使用してエツチングをなし、前
記開口２５の側壁に二酸化シリコン層２６を形成する。
第１４図参照
ＣＶＤ法等を使用して全面に多結晶シリコン層を形成し
、これをパターニングしてエミッタ形成領域に多結晶シ
リコン層１６を形成し、リン等のｎ型不純物をイオン注
入してエミッタ１５を形成し、アニールをなしてエミッ
タ１５と内部ベース１２とを活性化し、さらに、多結晶
シリコン層２４に導入されているｐ型不純物をｎ型シリ
３７層３に固相拡散して外部ベース１９を形成する。
、これをパターニングしてエミッタ形成領域に多結晶シ
リコン層１６を形成し、リン等のｎ型不純物をイオン注
入してエミッタ１５を形成し、アニールをなしてエミッ
タ１５と内部ベース１２とを活性化し、さらに、多結晶
シリコン層２４に導入されているｐ型不純物をｎ型シリ
３７層３に固相拡散して外部ベース１９を形成する。
スイッチング速度を早めるためには、ベース寄生抵抗と
ベース・コレクタ間の寄生容量とを小さくしなければな
らない、ベース寄生抵抗を小さくするには、多結晶シリ
コン層よりなるベース引き出し層２４に、高濃度に不純
物を導入して、外部ベース１９とベース引き出し層２４
との接続抵抗と、ベース引き出し層２４の抵抗とを低く
しなければならない、ところが、多結晶シリコン層より
なるベース引き出し層２４に導入された不純物を、ｎ型
シリコン層３中に固相拡散して、セルファラインで外部
ベース１９を形成するので、ベース引き出し層２４の不
純物濃度が高いと、外部ベース１９の不純物濃度も高く
なり、外部ベース１９の拡散領域が広がって、ベースと
コレクタとの境界面積が増加し、ベース・コレクタ間の
寄生容量が増加することになる。これを避けるため、ベ
ース引き出し層２４の不純物濃度を低くすると、ベース
引き出し層２４の抵抗と、ベース引き出し層２４と外部
ベース１９との接続抵抗とが増加するだけでなく、内部
ベース１２と外部ベース１９との境界領域は二酸化シリ
コン層２６で覆われていて不純物が導入され難いので、
内部ベース１２と外部ベース１９との接続抵抗も増加し
てしまう。
ベース・コレクタ間の寄生容量とを小さくしなければな
らない、ベース寄生抵抗を小さくするには、多結晶シリ
コン層よりなるベース引き出し層２４に、高濃度に不純
物を導入して、外部ベース１９とベース引き出し層２４
との接続抵抗と、ベース引き出し層２４の抵抗とを低く
しなければならない、ところが、多結晶シリコン層より
なるベース引き出し層２４に導入された不純物を、ｎ型
シリコン層３中に固相拡散して、セルファラインで外部
ベース１９を形成するので、ベース引き出し層２４の不
純物濃度が高いと、外部ベース１９の不純物濃度も高く
なり、外部ベース１９の拡散領域が広がって、ベースと
コレクタとの境界面積が増加し、ベース・コレクタ間の
寄生容量が増加することになる。これを避けるため、ベ
ース引き出し層２４の不純物濃度を低くすると、ベース
引き出し層２４の抵抗と、ベース引き出し層２４と外部
ベース１９との接続抵抗とが増加するだけでなく、内部
ベース１２と外部ベース１９との境界領域は二酸化シリ
コン層２６で覆われていて不純物が導入され難いので、
内部ベース１２と外部ベース１９との接続抵抗も増加し
てしまう。
本発明の目的は、これらの欠点を解消することにあり、
ベース・コレクタ間の寄生容量とベース寄生抵抗とを低
減して、スイッチング速度を向上することを可能にする
ように改良した半導体装置特にバイポーラトランジスタ
の製造方法を提供することにある。
ベース・コレクタ間の寄生容量とベース寄生抵抗とを低
減して、スイッチング速度を向上することを可能にする
ように改良した半導体装置特にバイポーラトランジスタ
の製造方法を提供することにある。
上記の目的は、−導電型の半導体層（３）の表面に、内
部ベース領域となる領域を囲んでリフラクトリメタルシ
リサイドよりなるベース引き出し層（９）を形成する工
程と、該ベース引き出し層（９）に囲まれた領域に選択
的に反対導電型の不純物を導入して内部ベース（１２）
を形成する工程と、該ベース引き出し層（９）の側壁に
反対導電型の不純物を含有する絶縁体よりなるベース・
エミッタ間隔壁（１４）を形成する工程と、該ベース引
き出し層（９）下部の該半導体層（３）に反対導電型の
不純物を導入して外部ベース（１９）を形成する工程と
、該ベース・エミッタ間隔壁（１４）中の反対導電型の
不純物を該半導体層（３）に拡散し、内部ベース（１２
）と外部ベース（１９）とを接続し、該外部ベース（１
９）よりも高い不純物濃度を有するベース接続領域を形
成する工程と、該内部ベース（１２）の表面に一導電型
のエミッタ（１５）を形成する工程とを含む半導体装置
の製造方法によって達成される。
部ベース領域となる領域を囲んでリフラクトリメタルシ
リサイドよりなるベース引き出し層（９）を形成する工
程と、該ベース引き出し層（９）に囲まれた領域に選択
的に反対導電型の不純物を導入して内部ベース（１２）
を形成する工程と、該ベース引き出し層（９）の側壁に
反対導電型の不純物を含有する絶縁体よりなるベース・
エミッタ間隔壁（１４）を形成する工程と、該ベース引
き出し層（９）下部の該半導体層（３）に反対導電型の
不純物を導入して外部ベース（１９）を形成する工程と
、該ベース・エミッタ間隔壁（１４）中の反対導電型の
不純物を該半導体層（３）に拡散し、内部ベース（１２
）と外部ベース（１９）とを接続し、該外部ベース（１
９）よりも高い不純物濃度を有するベース接続領域を形
成する工程と、該内部ベース（１２）の表面に一導電型
のエミッタ（１５）を形成する工程とを含む半導体装置
の製造方法によって達成される。
〔作用〕
本発明に係る半導体装置の製造方法を実施して製造した
半導体装置特にバイポーラトランジスタにおいては、ベ
ース引き出し層９にリフラクトリメタルシリサイド層が
使用される。リフラクトリメタルシリサイド層はポリシ
リコン層に比べて抵抗値が低く、また、基板に導入され
る不純物濃度が低くても、ベース引き出し層９と外部ベ
ース１９との良好なコンタクトが可能である０例えば、
高濃度に不純物が導入された多結晶シリコン層をベース
引き出し層９に使用した従来技術に係るバイポーラトラ
ンジスタの外部ベース１９との接続抵抗を含むベース引
き出し層２４の抵抗は１００オーム／口以下にならなか
ったが、ベース引き出し層９にリフラクトリメタルシリ
サイドを使用すると、不純物濃度が低いにも拘らず、個
有の抵抗値が低いため１〜２オ一ム／口に低減する。
半導体装置特にバイポーラトランジスタにおいては、ベ
ース引き出し層９にリフラクトリメタルシリサイド層が
使用される。リフラクトリメタルシリサイド層はポリシ
リコン層に比べて抵抗値が低く、また、基板に導入され
る不純物濃度が低くても、ベース引き出し層９と外部ベ
ース１９との良好なコンタクトが可能である０例えば、
高濃度に不純物が導入された多結晶シリコン層をベース
引き出し層９に使用した従来技術に係るバイポーラトラ
ンジスタの外部ベース１９との接続抵抗を含むベース引
き出し層２４の抵抗は１００オーム／口以下にならなか
ったが、ベース引き出し層９にリフラクトリメタルシリ
サイドを使用すると、不純物濃度が低いにも拘らず、個
有の抵抗値が低いため１〜２オ一ム／口に低減する。
本発明によれば、ベース引き出し層９の不純物濃度が低
いので、ベース引き出し層に導入された不純物の固相拡
散によって形成される外部ベース１９は、深さ方向およ
び横方向への拡散が少なく、ベース・コレクタ間の境界
面積が小さく形成され、ベース・コレクタ間の寄生容量
が小さくなる。なお、内部ベース１２と外部ベース１９
との接続領域は、ベース引き出し層９の内壁にヘパ状に
設けられたベース・エミッタ間隔壁１４を構成する５〜
１０％のホウ素を含むホウ珪酸ガラスに含まれる不純物
ボロンの半導体層３への高濃度固相拡散によって良好に
接続される。このベース・エミッタ間隔壁１４は厚さが
０．１〜０．２ｕ程度と十分薄く形成されるので、面相
拡散による下方向への拡がりは十分小さく押えられ、ベ
ース・コレクタ間の寄生容量が、これにより増加するこ
とはない。
いので、ベース引き出し層に導入された不純物の固相拡
散によって形成される外部ベース１９は、深さ方向およ
び横方向への拡散が少なく、ベース・コレクタ間の境界
面積が小さく形成され、ベース・コレクタ間の寄生容量
が小さくなる。なお、内部ベース１２と外部ベース１９
との接続領域は、ベース引き出し層９の内壁にヘパ状に
設けられたベース・エミッタ間隔壁１４を構成する５〜
１０％のホウ素を含むホウ珪酸ガラスに含まれる不純物
ボロンの半導体層３への高濃度固相拡散によって良好に
接続される。このベース・エミッタ間隔壁１４は厚さが
０．１〜０．２ｕ程度と十分薄く形成されるので、面相
拡散による下方向への拡がりは十分小さく押えられ、ベ
ース・コレクタ間の寄生容量が、これにより増加するこ
とはない。
以下、図面を参照しつ一１本発明の一実施例に係る半導
体装置の製造方法を説明して、本発明に係る半導体装置
の製造方法の構成と特有の効果とをさらに明らかにする
。
体装置の製造方法を説明して、本発明に係る半導体装置
の製造方法の構成と特有の効果とをさらに明らかにする
。
第２図参照
例えばｐ型シリコン基板１に周知の方法を使用してｎ゛
型埋込み層２を形成した後、ＣＶＤ法等を使用してｎ型
９９３７層３を形成し、エミッタ・ベース形成領域とコ
レクタ電極コンタクト領域形成領域とを除いてフィール
ド絶縁膜４を形成する。
型埋込み層２を形成した後、ＣＶＤ法等を使用してｎ型
９９３７層３を形成し、エミッタ・ベース形成領域とコ
レクタ電極コンタクト領域形成領域とを除いてフィール
ド絶縁膜４を形成する。
第３図参照
コレクタ電極コンタクト領域形成領域に開口を有するレ
ジスト膜５を形成し、不純物リンを打ち込みエネルギー
約１２ＱＫｅＶ、 ドーズ量的５×１０ＩＳ／ｃｄを
もってイオン注入し、コレクタ電極コンタクト領域６を
形成する。
ジスト膜５を形成し、不純物リンを打ち込みエネルギー
約１２ＱＫｅＶ、 ドーズ量的５×１０ＩＳ／ｃｄを
もってイオン注入し、コレクタ電極コンタクト領域６を
形成する。
第４図参照
レジスト膜５を除去し、ＣＶＤ法等を使用してタングス
テンシリサイド層７を２．０００人厚定形に形成し、エ
ミッタ・ベース形成領域に開口を有するレジスト膜８を
形成し、不純物ボロンを打ち込みエネルギー約３５Ｋｅ
Ｖ、ドーズ量的１０１Ｓ／ｃ４をもってイオン注入する
。
テンシリサイド層７を２．０００人厚定形に形成し、エ
ミッタ・ベース形成領域に開口を有するレジスト膜８を
形成し、不純物ボロンを打ち込みエネルギー約３５Ｋｅ
Ｖ、ドーズ量的１０１Ｓ／ｃ４をもってイオン注入する
。
第５図参照
レジスト膜８を除去し、ＣＶＤ法等を使用して全面に二
酸化シリコン層を約ｓ、ｏｏｏ入厚に形成し、バターニ
ングしてタングステンシリサイド層７よりなるベース引
き出し層９と、その上に二酸化シリコン層１０とを形成
する。
酸化シリコン層を約ｓ、ｏｏｏ入厚に形成し、バターニ
ングしてタングステンシリサイド層７よりなるベース引
き出し層９と、その上に二酸化シリコン層１０とを形成
する。
第６図参照
エミッタ・ベース間の耐圧を高めるため、酸化して全面
に約５００定厚の二酸化シリコン膜（図示せず）を形成
した後、コレクタ電極コンタクト領域６を覆うレジスト
膜１１を形成゛し、不純物ボロンを打ち込みエネルギー
約３５ＫｅＶ、ドーズ量的１０”／ｃｄをもってイオン
注入してｐ型の内部ベース１２を形成する。
に約５００定厚の二酸化シリコン膜（図示せず）を形成
した後、コレクタ電極コンタクト領域６を覆うレジスト
膜１１を形成゛し、不純物ボロンを打ち込みエネルギー
約３５ＫｅＶ、ドーズ量的１０”／ｃｄをもってイオン
注入してｐ型の内部ベース１２を形成する。
第７図参照
レジスト膜１１を除去し、ＣＶＤ法を使用して全面にホ
ウ珪酸ガラスＮ１３を約１，５００人厚定形成する。
ウ珪酸ガラスＮ１３を約１，５００人厚定形成する。
第８図参照
リアクティブイオンエツチング法を使用して異方性エツ
チングをなし、ベース引き出し層９と二酸化シリコン層
１０との内壁と外壁とにホウ珪酸ガラス層よりなるベー
ス・エミッタ間隔壁１４を形成する。
チングをなし、ベース引き出し層９と二酸化シリコン層
１０との内壁と外壁とにホウ珪酸ガラス層よりなるベー
ス・エミッタ間隔壁１４を形成する。
第９図参照
ＣＶＤ法等を使用し、全面に多結晶シリコン層１６を約
２，０００人厚定形成し、不純物リンを打ち込みエネル
ギー約８０ＫｅＶ、ドーズ量的２Ｘ１０”／ｄをもって
イオン注入してｎ型のエミッタ１５を形成した後、この
多結晶シリコン層１６をバターニングしてエミッタ形成
領域とコレクタ電極コンタクト７４１域とを除く領域か
ら除去する。
２，０００人厚定形成し、不純物リンを打ち込みエネル
ギー約８０ＫｅＶ、ドーズ量的２Ｘ１０”／ｄをもって
イオン注入してｎ型のエミッタ１５を形成した後、この
多結晶シリコン層１６をバターニングしてエミッタ形成
領域とコレクタ電極コンタクト７４１域とを除く領域か
ら除去する。
第１図参照
ＣＶＤ法等を使用して二酸化シリコン層１８を約３．０
００人厚定形成し、約１，１００°Ｃにおいて約３０秒
アニールをなし、エミッタ１５と内部ベース１２とを活
性化し、ベース引き出し層９中の不純物ボロンをｎ型９
９３７層３に固相拡散して浅いｐ型の外部ベース１９を
形成し、同時にベース・エミッタ間隔壁１４をなすホウ
珪酸ガラス層中の不純物ボロンをｎ型２９３７Ｍ３に固
相拡散して、高不純物濃度のｐ型の内外ベース接続領域
２０を形成した後、二酸化シリコン１ｉ１８をバターニ
ングしてエミッタ電極コンタクトホールとベース電極コ
ンタクトホールとコレクタ電極コンタクトホールとを形
成し、全面にアルミニウム膜を形成した後、パターニン
グしてエミッタ電極２１とベース電極２２とコレクタ電
極２３とを形成する。
００人厚定形成し、約１，１００°Ｃにおいて約３０秒
アニールをなし、エミッタ１５と内部ベース１２とを活
性化し、ベース引き出し層９中の不純物ボロンをｎ型９
９３７層３に固相拡散して浅いｐ型の外部ベース１９を
形成し、同時にベース・エミッタ間隔壁１４をなすホウ
珪酸ガラス層中の不純物ボロンをｎ型２９３７Ｍ３に固
相拡散して、高不純物濃度のｐ型の内外ベース接続領域
２０を形成した後、二酸化シリコン１ｉ１８をバターニ
ングしてエミッタ電極コンタクトホールとベース電極コ
ンタクトホールとコレクタ電極コンタクトホールとを形
成し、全面にアルミニウム膜を形成した後、パターニン
グしてエミッタ電極２１とベース電極２２とコレクタ電
極２３とを形成する。
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、−導電型の半導体層の表面に、内部ベー
ス領域となる領域を囲んでリフラクトリメタルシリサイ
ドよりなるベース引き出し層を形成する工程と、該ベー
ス引き出し層に囲まれた領域に選択的に反対導電型の不
純物を導入して内部ベースを形成する工程と、該ベース
引き出し層の側壁に反対導電型の不純物を含有する絶縁
体よりなるベース・エミッタ間隔壁を形成する工程と、
該ベース引き出し層下部の該半導体層に反対導電型の不
純物を導入して外部ベースを形成する工程と、該ベース
・エミッタ間隔壁中の反対導電型の不純物を該半導体層
に拡散し、内部ベースと外部ベースとを接続し、該外部
ベースよりも高い不純物濃度を有するベース接続領域を
形成する工程と、該内部ベースの表面に一導電型のエミ
ッタを形成する工程とを含んでおり、本発明に係る半導
体装置の製造方法を実施して製造した半導体装置特にバ
イポーラトランジスタは、ベース引き出し層にリフラク
トリメタルシリサイド層が使用されており、このリフラ
クトリメタルシリサイド層は多結晶シリコン層に比べて
抵抗値が低く、また、基板に導入される不純物濃度が低
くても、ベース引き出し層と外部ベースとの良好なコン
タクトが可能であり、また、ベース引き出し層の不純物
濃度が低く、ベース引き出し層に導入された不純物の固
相拡散によって形成される外部ベースは、深さ方向およ
び横方向への拡散が少なく、ベース・コレクタ間の境界
面積が小さく形成され、ベース・コレクタ間の寄生容量
が小さくなり、内部ベースと外部ベースとの接続領域は
、ベース引き出し層の内壁にヘパ状に設けられたベース
・エミッタ間隔壁を構成する５〜ｌＯ％のホウ素を含む
ホウ珪酸ガラスに含まれる不純物ボロンの半導体層への
高濃度固相拡散によって良好に接続され、このベース・
エミッタ間隔壁は厚さが０．１〜０．２μ程度と十分薄
く形成されるので、固相拡散による下方向への拡がりは
十分小さく押えられ、ベース・コレクタ間の寄生容量が
、これにより増加することはなく、これらの効果が相乗
的に作用して、−導電型の半導体層の表層に形成される
反対導電型の内部ベースを囲んで、高不純物濃度の反対
導電型の内外ベース接続領域が形成され、この内外ベー
ス接続領域を囲んで、浅い外部ベースが形成され、内部
ベースの表層に一導電型のエミッタが形成され、外部ベ
ースの上に反対導電型のりフラクトリメタルシリサイド
層よりなるベース引き出し層が形成され、ベース引き出
し層の内壁にホウ珪酸ガラスよりなるベース・エミッタ
間隔壁が形成され、ベース・エミッタ間隔壁内の開口を
埋めてエミッタ電極が形成され、ベース引き出し層に接
続してベース電極が形成され、−導電型の半導体層に接
続してコレクタ電極が形成されること＼なるため、内部
ベースと外部ベースとの接続抵抗、外部ベースとベース
引き出し層との接続抵抗およびベース引き出し層の抵抗
が十分低くなり、しかも、ベース・コレクタ間の境界面
積が減少してベース・コレクタ間の寄生容量が小さくな
り、バイポーラトランジスタのスイッチング速度が向上
する結果となる。
法においては、−導電型の半導体層の表面に、内部ベー
ス領域となる領域を囲んでリフラクトリメタルシリサイ
ドよりなるベース引き出し層を形成する工程と、該ベー
ス引き出し層に囲まれた領域に選択的に反対導電型の不
純物を導入して内部ベースを形成する工程と、該ベース
引き出し層の側壁に反対導電型の不純物を含有する絶縁
体よりなるベース・エミッタ間隔壁を形成する工程と、
該ベース引き出し層下部の該半導体層に反対導電型の不
純物を導入して外部ベースを形成する工程と、該ベース
・エミッタ間隔壁中の反対導電型の不純物を該半導体層
に拡散し、内部ベースと外部ベースとを接続し、該外部
ベースよりも高い不純物濃度を有するベース接続領域を
形成する工程と、該内部ベースの表面に一導電型のエミ
ッタを形成する工程とを含んでおり、本発明に係る半導
体装置の製造方法を実施して製造した半導体装置特にバ
イポーラトランジスタは、ベース引き出し層にリフラク
トリメタルシリサイド層が使用されており、このリフラ
クトリメタルシリサイド層は多結晶シリコン層に比べて
抵抗値が低く、また、基板に導入される不純物濃度が低
くても、ベース引き出し層と外部ベースとの良好なコン
タクトが可能であり、また、ベース引き出し層の不純物
濃度が低く、ベース引き出し層に導入された不純物の固
相拡散によって形成される外部ベースは、深さ方向およ
び横方向への拡散が少なく、ベース・コレクタ間の境界
面積が小さく形成され、ベース・コレクタ間の寄生容量
が小さくなり、内部ベースと外部ベースとの接続領域は
、ベース引き出し層の内壁にヘパ状に設けられたベース
・エミッタ間隔壁を構成する５〜ｌＯ％のホウ素を含む
ホウ珪酸ガラスに含まれる不純物ボロンの半導体層への
高濃度固相拡散によって良好に接続され、このベース・
エミッタ間隔壁は厚さが０．１〜０．２μ程度と十分薄
く形成されるので、固相拡散による下方向への拡がりは
十分小さく押えられ、ベース・コレクタ間の寄生容量が
、これにより増加することはなく、これらの効果が相乗
的に作用して、−導電型の半導体層の表層に形成される
反対導電型の内部ベースを囲んで、高不純物濃度の反対
導電型の内外ベース接続領域が形成され、この内外ベー
ス接続領域を囲んで、浅い外部ベースが形成され、内部
ベースの表層に一導電型のエミッタが形成され、外部ベ
ースの上に反対導電型のりフラクトリメタルシリサイド
層よりなるベース引き出し層が形成され、ベース引き出
し層の内壁にホウ珪酸ガラスよりなるベース・エミッタ
間隔壁が形成され、ベース・エミッタ間隔壁内の開口を
埋めてエミッタ電極が形成され、ベース引き出し層に接
続してベース電極が形成され、−導電型の半導体層に接
続してコレクタ電極が形成されること＼なるため、内部
ベースと外部ベースとの接続抵抗、外部ベースとベース
引き出し層との接続抵抗およびベース引き出し層の抵抗
が十分低くなり、しかも、ベース・コレクタ間の境界面
積が減少してベース・コレクタ間の寄生容量が小さくな
り、バイポーラトランジスタのスイッチング速度が向上
する結果となる。
第１図は、本発明の一実施例に係る半導体装置の製造方
法を実施して製造したバイポーラトランジスタの断面図
である。 第２図〜第９図は、本発明の一実施例に係る半導体装置
の製造方法の工程図である。 第１Ｏ図は、従来技術に係る半導体装置の断面図である
。 第１１図〜第１４図は、従来技術に係る半導体装置のエ
ミッタ・ベース領域の製造工程図である。 １・・・反対導電型半導体基板（ｐ型シリコン基板）、 ２・・・−導電型埋め込み層（ｎ”型埋め込み層）、３
・・・−導電型半導体１（ｎ型半導体層）、フィールド
絶縁膜、 レジスト膜、 コレクタ電極コンタクト領域、 タングステンシリサイド層、 レジスト膜、 ベース引き出し層、 二酸化シリコン層、 レジスト膜、 内部ベース、 ホウ珪酸ガラス層、 ベース・エミッタ間隔壁、 エミッタ、 多結晶シリコン層、 二酸化シリコン層、 外部ベース、 内外ベース接続領域、 エミッタ電極、 ベース電極、 コレクタ電極、 ベース引き出し層（多結晶シリ コン層） ２５・ ２６・ ・開口、 ・二酸化シリコン層。
法を実施して製造したバイポーラトランジスタの断面図
である。 第２図〜第９図は、本発明の一実施例に係る半導体装置
の製造方法の工程図である。 第１Ｏ図は、従来技術に係る半導体装置の断面図である
。 第１１図〜第１４図は、従来技術に係る半導体装置のエ
ミッタ・ベース領域の製造工程図である。 １・・・反対導電型半導体基板（ｐ型シリコン基板）、 ２・・・−導電型埋め込み層（ｎ”型埋め込み層）、３
・・・−導電型半導体１（ｎ型半導体層）、フィールド
絶縁膜、 レジスト膜、 コレクタ電極コンタクト領域、 タングステンシリサイド層、 レジスト膜、 ベース引き出し層、 二酸化シリコン層、 レジスト膜、 内部ベース、 ホウ珪酸ガラス層、 ベース・エミッタ間隔壁、 エミッタ、 多結晶シリコン層、 二酸化シリコン層、 外部ベース、 内外ベース接続領域、 エミッタ電極、 ベース電極、 コレクタ電極、 ベース引き出し層（多結晶シリ コン層） ２５・ ２６・ ・開口、 ・二酸化シリコン層。
Claims (1)
- 【特許請求の範囲】 一導電型の半導体層（３）の表面に、内部ベース領域と
なる領域を囲んでリフラクトリメタルシリサイドよりな
るベース引き出し層（９）を形成する工程と、 該ベース引き出し層（９）に囲まれた領域に選択的に反
対導電型の不純物を導入して内部ベース（１２）を形成
する工程と、 該ベース引き出し層（９）の側壁に反対導電型の不純物
を含有する絶縁体よりなるベース・エミッタ間隔壁（１
４）を形成する工程と、 該ベース引き出し層（９）下部の該半導体層（３）に反
対導電型の不純物を導入して外部ベース（１９）を形成
する工程と、 該ベース・エミッタ間隔壁（１４）中の反対導電型の不
純物を該半導体層（３）に拡散し、内部ベース（１２）
と外部ベース（１９）とを接続し、該外部ベース（１９
）よりも高い不純物濃度を有するベース接続領域を形成
する工程と、 該内部ベース（１２）の表面に一導電型のエミッタ（１
５）を形成する工程と を含んでなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18026688A JPH0231425A (ja) | 1988-07-21 | 1988-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18026688A JPH0231425A (ja) | 1988-07-21 | 1988-07-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0231425A true JPH0231425A (ja) | 1990-02-01 |
Family
ID=16080234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18026688A Pending JPH0231425A (ja) | 1988-07-21 | 1988-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0231425A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273934A (en) * | 1991-06-19 | 1993-12-28 | Siemens Aktiengesellschaft | Method for producing a doped region in a substrate |
| US5459084A (en) * | 1994-12-19 | 1995-10-17 | Electronics And Telecommunications Research Institute | Method for fabricating hetero-junction bipolar transistor having reduced base parasitic resistance |
-
1988
- 1988-07-21 JP JP18026688A patent/JPH0231425A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273934A (en) * | 1991-06-19 | 1993-12-28 | Siemens Aktiengesellschaft | Method for producing a doped region in a substrate |
| US5459084A (en) * | 1994-12-19 | 1995-10-17 | Electronics And Telecommunications Research Institute | Method for fabricating hetero-junction bipolar transistor having reduced base parasitic resistance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121102A (en) | Method of electrical connection through an isolation trench to form trench-isolated bipolar devices | |
| JPH03145759A (ja) | 半導体装置の製造方法 | |
| US5061646A (en) | Method for forming a self-aligned bipolar transistor | |
| US5194926A (en) | Semiconductor device having an inverse-T bipolar transistor | |
| JPH05175227A (ja) | 横方向バイポーラ・トランジスタ及び横方向ｐ−ｎ−ｐトランジスタの形成方法、バイポーラ・トランジスタならびに横方向ｐ−ｎ−ｐトランジスタ | |
| US5677209A (en) | Method for fabricating a vertical bipolar transistor | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2615646B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0744184B2 (ja) | シリサイド接触を有するバイポーラ半導体デバイスの製造方法 | |
| JPH0231425A (ja) | 半導体装置の製造方法 | |
| JP3242000B2 (ja) | 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法 | |
| JPH01246874A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP3018477B2 (ja) | バイポーラ型の半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JP3216716B2 (ja) | 半導体装置の製造方法 | |
| JP2615641B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02278736A (ja) | 半導体装置 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0521446A (ja) | 半導体装置およびその製造方法 | |
| JPH04162568A (ja) | 横方向バイポーラトランジスタ及びその製造方法 | |
| JPH06314696A (ja) | 半導体装置およびその製造方法 | |
| JPH0355847A (ja) | 半導体装置及びその製造方法 | |
| JPH05102171A (ja) | 半導体装置およびその製造方法 |