JP3063122B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3063122B2
JP3063122B2 JP2194235A JP19423590A JP3063122B2 JP 3063122 B2 JP3063122 B2 JP 3063122B2 JP 2194235 A JP2194235 A JP 2194235A JP 19423590 A JP19423590 A JP 19423590A JP 3063122 B2 JP3063122 B2 JP 3063122B2
Authority
JP
Japan
Prior art keywords
conductivity type
semiconductor substrate
wiring
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2194235A
Other languages
English (en)
Other versions
JPH0479334A (ja
Inventor
俊彦 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2194235A priority Critical patent/JP3063122B2/ja
Priority to JP2267605A priority patent/JP2976513B2/ja
Priority to KR1019910012428A priority patent/KR100200397B1/ko
Priority to US07/818,717 priority patent/US5281544A/en
Publication of JPH0479334A publication Critical patent/JPH0479334A/ja
Priority to US08/139,608 priority patent/US5404043A/en
Application granted granted Critical
Publication of JP3063122B2 publication Critical patent/JP3063122B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の能動素子とその製造方法に関
し、特に半導体基板表面の平面に沿って設置されるバイ
ポーラトランジスタ素子およびその製造方法に関する。
［従来の技術］ 従来技術の半導体基板表面の平面に沿って形成したバ
イポーラトランジスタ素子（以下ラテラル型バイポーラ
と称す）の製造方法は、第２導電型の半導体基板の表面
の２ヶ所に第１導電型の不純物拡散層を形成する工程に
より、一方の第１導電型の不純物拡散層をコレクタ、他
方の第１導電型の不純物拡散層をエミッタとし、コレク
タとエミッタの間の領域の第２の導電型の領域をベース
にする形成方法を用いていた。
ここでバイポーラトランジスタの電流増幅率はベース
領域の幅に影響され、バイポーラトランジスタの電流増
幅率（以下Hfeと称す）を大きくするためにはベース領
域の幅を小さくする必要がある。またトランジスタのサ
イズが微細化されるに伴いベース幅の均一性が素子特性
のばらつきに大きい影響を及ぼすようになる。
［発明が解決しようとする課題及び目的］ しかしながら、前述の従来技術の半導体装置の製造方
法では第１の導電型の不純物の拡散層を形成する不純物
の拡散によりベース幅が決定される。すなわちラテラル
型バイポーラのベース幅はフォトリソグラフィー技術の
解像度の限界があるため微細化することは難しい。また
トランジスタの高性能化のためHfeを高くするため第１
の導電型の不純物拡散層を熱拡散により広げる方法は半
導体プロセスのばらつきの影響を受けやすい。以上の理
由により微細なラテラル型バイポーラ・高性能のラテラ
ル型バイポーラを均一な素子特性で制御性をよく形成す
ることができないという問題を有していた。
またベース幅を変更するためには第１の不純物拡散層
を形成するためのフォトマスクの変更や大きなプロセス
条件の変更などが必要であった。
そこで、本発明はこのような課題を解決しようとする
もので、その目的とするところは、ラテラル型バイポー
ラトランジスタをプロセスの影響を受けにくい均一な特
性で形成できる半導体装置の製造方法を提供し、また微
細で高いHfeのプレーナ型バイポーラの半導体装置の製
造方法を提供するところにある。
［課題を解決するための手段］ 本発明の半導体装置は、 第１導電型の半導体基板と、 前記半導体基板表面に設置される素子分離絶縁膜と、 前記半導体基板上に薄い絶縁膜を介して設置される配線
と、 前記半導体基板上かつ前記配線の側面に設置されるサイ
ドウォールと、 前記配線と前記素子分離絶縁膜との間の前記半導体基板
中に設置される第２導電型のベース領域と、 前記第２導電型のベース領域内に設置される第１導電型
のエミッタ領域と、 前記薄い絶縁膜を介して前記配線下方に設置される第１
導電型のコレクタ領域と、 を有し、 前記コレクタ領域と前記エミッタ領域との間に挟まれる
前記ベース領域の幅は、前記エミッタ領域と前記ベース
領域との接合面と、前記半導体基板と前記ベース領域と
の接合面との間の前記半導体基板表面に垂直な方向の距
離に比べ小さいことを特徴とする。
また、本発明の半導体装置の製造方法は、 第１導電型の半導体基板表面に素子分離絶縁膜を形成す
る工程と、 前記半導体基板上に薄い絶縁膜を介して配線を形成する
工程と、 前記配線と前記素子分離絶縁膜に対して自己整合的に前
記半導体基板中に不純物を導入し、第２導電型のベース
領域を形成する工程と、 前記配線を含む前記半導体基板上に絶縁膜を形成する工
程と、 前記絶縁膜を異方性をドライエッチングすることによ
り、前記配線の側面にサイドウォールを形成する工程
と、 前記第２導電型のベース領域上の一部を被覆するマスク
を形成する工程と、 前記配線、前記サイドウォール、前記マスクをマスクと
して、前記半導体基板中に不純物を導入し、第１導電型
のエミッタ領域を形成する工程と、 を有することを特徴とする。
［実施例］ 第１図（ａ）〜（ｅ）は本発明な半導体装置の製造方
法を実施例として工程を追って示した半導体装置の断面
図である。以下この図にしたがって本発明を実施例とし
て説明する。また本実施例でラテラル型バイポーラの一
例としてNPN型のトランジスタを形成する場合を例に取
って説明する。
第１図（ａ）で示すように第１の導電型を示す半導体
基板１上に素子分離絶縁膜８と能動素子領域を形成しそ
の上に薄い絶縁膜２を形成した後薄い絶縁膜上に配線３
を形成する。本実施例として第１の導電型の半導体基板
としてシリコン単結晶基板中にＮ型の導電型の不純物で
ある燐を1x1016cm-3の濃度に拡散した基板を用い、素子
分離絶縁膜としては１μｍの厚さのシリコン酸化膜を形
成する。その後酸素雰囲気中での熱処理によりシリコン
基板表面に300Å程度の厚さのシリコン酸化膜を薄い絶
縁膜２として形成する。さらに配線３として本実施例で
は薄い絶縁膜上に4000Åの多結晶シリコン膜を形成した
後フォトリソ技術及びエッチング技術により所望の箇所
にのみ配線として残す方法を用いる。この多結晶シリコ
ンからなる配線中に導電性を持たすために不純物が拡散
してあっても本発明の範囲を越えるものではないし、ま
た配線材料として多結晶シリコンの他にモリブデンやタ
ングステン等の高融点金属あるいは高融点金属とシリコ
ンの化合物であってもかまわない。次に第１図（ｂ）で
示すように第１の導電型の半導体基板１中に第２の第電
型の不純物拡散層４を形成する。本実施例ではＰ型の導
電性を示す不純物であるホウ素を5x1014cm-2シリコン基
板中にイオン注入した後、加熱処理により拡散し深さ0.
6〜１μｍ程度のＰ型の不純物拡散層４を形成する。こ
の工程において前記の配線３の下のシリコン基板と素子
分離絶縁膜の下のシリコン基板中へはイオン注入されな
いため自己整合的に第２の導電型の不純物拡散層４が形
成される。この半導体基板表面全面に絶縁膜５′を形成
する。本実施例では化学的気相成長法（CVD法）を用い
て第１図（ｃ）のようにシリコン酸化膜を0.5μｍを形
成する。この半導体基板全面をRIE（Reactive Ion Et
ch）等の異方性のドライエッチングを行うことにより前
記の配線側面に絶縁膜のサイドウォール５を形成する。
異方性エッチングによりエッチングする膜厚を6000Å程
度にすることによりサイドウォールの幅を3000Å程度に
できる。前記の半導体基板上にフォトリソ技術によりフ
ォトレジストのマスク９を形成する（第１図（ｄ））。
形成したレジストマスク９により第１図（ｅ）に示すよ
うに第２の導電型の不純物拡散層４表面部分のサイドウ
ォール５に隣接する領域に第１の導電型の不純物拡散層
６を形成する。本実施例では砒素を5x1015cm-2イオン注
入した後熱処理する事により0.2μｍの深さのＮ型不純
物拡散層６を形成する。以上の工程により前記配線下の
シリコン基板１をコレクタ、砒素不純物を有する不純物
拡散層６をエミッタ、サイドウォール下部のホウ素の拡
散層の狭くなった部分７をベースとするNPN型のラテラ
ル型バイポーラトランジスタが形成された。
以上述べてきた本発明の半導体装置は前記の実施例で
もわかるように、サイドウォール５を形成するための異
方性ドライエッチングで絶縁膜をエッチングする膜厚を
変えることによりサイドウォール５の幅を変えることが
できる。前記の実施例では6000Å程度エッチングする事
により3000Åの幅のサイドウォールを形成した。このと
き形成される第１の導電型の不純物拡散層６により第２
の導電型の不純物拡散層４の狭くなった領域すなわちベ
ース７の幅は第１図（ｅ）からわかるように約4000Åで
ある。これに対し異方性エッチングで絶縁膜を8000Å程
度エッチングするとサイドウォール５の幅は2000Åにな
る。このサイドウォールにより形成される第１の導電型
不純物拡散層は前記の3000Å幅のサイドウォールの時に
比べ配線３の方向に広がりこの結果ベース７幅は約3000
Åになる。すなわち本発明の半導体装置の製造方法によ
ればトランジスタの能力を決めるHfeを容易に制御でき
ることがわかる。
以上本発明の実施例としてNPN型のラテラル型バイポ
ーラを形成する過程を例に取って説明してきたがそれぞ
れの不純物の導電型を変えることにより同様の本発明の
製造方法によりPNP型のラテラル型バイポーラを形成す
ることもできる。
［発明の効果］ 以上述べたように、本発明の半導体装置の製造方法に
よれば以下に列挙するような効果を有する。
（１）ラテラル型バイポーラにおいて従来技術では実現
できなかった微細寸法の半導体装置を本発明のサイドウ
ォールを用いたベースの形成技術により実現することが
できる。またベース幅が微細であるため従来技術の製造
方法により形成していたラテラル型バイポーラトランジ
スタよりHfeが２倍以上大きな高性能トランジスタを形
成することを可能にした。
（２）サイドウォール幅でベース幅をコントロールする
ためトランジスタのHfeの特性を合わせ込みが容易であ
りまたHfeを制御性よく変化させることも可能である。
またサイドウォールはプロセス上均一性がよい為このサ
イドウォールを用いてトランジスタ特性を制御している
本発明の半導体装置の製造方法により形成された半導体
装置は特性の均一性が向上している。
（３）また本発明の実施例でわかるように本半導体装置
の製造方法は微細MIS型半導体装置を形成する工程と類
似するところが多いため同一の半導体基板上にMIS型半
導体装置とラテラル型バイポーラを工程を複雑にする事
なく形成する事も容易であり半導体回路の集積化も可能
である点についても特筆するところである。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は、本発明の半導体装置の製造方
法を工程を追って示した半導体装置の断面図。 １……第一の導電型をしめす半導体基板 ２……うすい絶縁膜 ３……配線 ４……第２の導電型の不純物拡散層 ５……絶縁物からなるサイドウォール ５′……絶縁膜 ６……第１の導電型の不純物拡散層 ７……ベース領域 ８……素子分離絶縁膜 ９……フォトレジスト

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】第１導電型の半導体基板と、 前記半導体基板表面に設置される素子分離絶縁膜と、 前記半導体基板上に薄い絶縁膜を介して設置される配線
    と、 前記半導体基板上かつ前記配線の側面に設置されるサイ
    ドウォールと、 前記配線と前記素子分離絶縁膜との間の前記半導体基板
    中に設置される第２導電型のベース領域と、 前記第２導電型のベース領域内に設置される第１導電型
    のエミッタ領域と、 前記薄い絶縁膜を介して前記配線下方に設置される第１
    導電型のコレクタ領域と、 を有し、 前記コレクタ領域と前記エミッタ領域との間に挟まれる
    前記ベース領域の幅は、前記エミッタ領域と前記ベース
    領域との接合面と、前記半導体基板と前記ベース領域と
    の接合面との間の前記半導体基板表面に垂直な方向の距
    離に比べ小さいことを特徴とする半導体装置。
  2. 【請求項２】第１導電型の半導体基板表面に素子分離絶
    縁膜を形成する工程と、 前記半導体基板上に薄い絶縁膜を介して配線を形成する
    工程と、 前記配線と前記素子分離絶縁膜に対して自己整合的に前
    記半導体基板中に不純物を導入し、第２導電型のベース
    領域を形成する工程と、 前記配線を含む前記半導体基板上に絶縁膜を形成する工
    程と、 前記絶縁膜を異方性ドライエッチングすることにより、
    前記配線の側面にサイドウォールを形成する工程と、 前記第２導電型のベース領域上の一部を被覆するマスク
    を形成する工程と、 前記配線、前記サイドウォール、前記マスクをマスクと
    して、前記半導体基板中に不純物を導入し、第１導電型
    のエミッタ領域を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
JP2194235A 1990-07-23 1990-07-23 半導体装置およびその製造方法 Expired - Lifetime JP3063122B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2194235A JP3063122B2 (ja) 1990-07-23 1990-07-23 半導体装置およびその製造方法
JP2267605A JP2976513B2 (ja) 1990-07-23 1990-10-05 半導体装置
KR1019910012428A KR100200397B1 (ko) 1990-07-23 1991-07-19 반도체장치 및 그 제조방법
US07/818,717 US5281544A (en) 1990-07-23 1992-01-09 Method of manufacturing planar type polar transistors and combination bipolar/MIS type transistors
US08/139,608 US5404043A (en) 1990-07-23 1993-10-20 Semiconductor devices of the planar type bipolar transistors and combination bipolar/MIS type transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2194235A JP3063122B2 (ja) 1990-07-23 1990-07-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0479334A JPH0479334A (ja) 1992-03-12
JP3063122B2 true JP3063122B2 (ja) 2000-07-12

Family

ID=16321222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2194235A Expired - Lifetime JP3063122B2 (ja) 1990-07-23 1990-07-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3063122B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0623190B2 (ja) * 1985-04-16 1994-03-30 サントリー株式会社 インヒビタ−活性を有するｎ−アシルピロリジン誘導体及びその製法並びに用途

Also Published As

Publication number Publication date
JPH0479334A (ja) 1992-03-12

Similar Documents

Publication Publication Date Title
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
JPH0253944B2 (ja)
US5100813A (en) Method of manufacturing bipolar transistor
JP3261127B2 (ja) バイポーラトランジスタ及びその製造方法
JPH0646638B2 (ja) 縦型バイポーラ・トランジスタ及びその製造方法
JP3063122B2 (ja) 半導体装置およびその製造方法
JP3317289B2 (ja) 半導体装置の製造方法
JP3052347B2 (ja) 半導体装置及びその製造方法
JP3237116B2 (ja) 半導体装置
JP2528559B2 (ja) ラテラルバイポ―ラトランジスタの製造方法
JP2976513B2 (ja) 半導体装置
JP2797774B2 (ja) 半導体装置およびその製造方法
KR0149434B1 (ko) 쌍극자 트랜지스터 및 그 제조방법
JP3083542B2 (ja) バイポーラ型半導体集積回路装置の製造方法
JPH06196707A (ja) 縦型絶縁ゲート型トランジスタの製法
JPS6295871A (ja) 半導体装置の製造方法
US5328856A (en) Method for producing bipolar transistors having polysilicon contacted terminals
JPH04241422A (ja) 半導体集積回路装置
JPH03131037A (ja) 半導体装置の製造方法
JPH0521446A (ja) 半導体装置およびその製造方法
JPH04309232A (ja) バイポーラトランジスタ及びその製造方法
JPH05211152A (ja) バイポーラ型半導体装置およびその製造方法
JPH0258230A (ja) バイポーラトランジスタの製造方法
JPH0766214A (ja) バイポーラ型半導体集積回路装置の製造方法
JP2002134522A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080512

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11