JPH04309232A - バイポーラトランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にバイポーラトランジスタの素子構造及
びその製造方法に関するものである。

【０００２】

【従来の技術】半導体装置の進歩にともない、トランジ
スタの高速化が更に要求されている。トランジスタの高
速化には、機能回路領域の微細化、ベース領域の薄層化
が不可欠である。平面的パタンの微細化を目的として、
ベース領域及びエミッタ領域をリソグラフィ工程を用い
ず形成する自己整合技術が開発されている。ここでは、
従来技術として、公知文献（Ｔｅｃｈ．　Ｄｉｇ．，　
１９８７，　ＩＥＥＥ　Ｉｎｔ．　Ｅｌｅｃｔｒｏｎ　
Ｄｅｖｉｃｅ　Ｍｅｅｔｉｎｇ，ｐ．３７５〜ｐ．３７
８）に開示されている半導体装置の概念図を図２８に示
し、その概要を説明する。

【０００３】同図において、４１はコレクタ領域として
の半導体領域を含むｎ型シリコン基板であり、４２は素
子間分離熱酸化膜、４３はその酸化膜４２上のベース電
極層、４４は絶縁層である酸化膜、４５はｐ型内部ベー
ス領域である。４６はエミッタ領域であり、４７Ａはシ
リコン基板４１中に設けられたｐ型外部ベース領域、４
７は外部ベース領域４７Ａとベース領域４５とを接続す
るｐ型リンクベース領域である。４８は絶縁層である酸
化膜、４９はエミッタ電極層、５０は金属配線である。 図２８に示すように、ベース領域は半導体基板４１中に
設けられた内部ベース領域４５及び半導体基板中に設け
られた閉路を構成する外部ベース領域４７Ａとリンクベ
ース領域４７とからなり、内部ベース領域４５は外部ベ
ース領域４７Ａとリンクベース領域４７とを介してベー
ス電極層４３に連結される形状で設けられている。リン
クベース領域４７は酸化膜４８の直下に設けられ、この
領域におけるベース領域の横方向抵抗を低減する機能を
有する。

【０００４】

【発明が解決しようとする課題】ところで、トランジス
タの性能を向上するためには、外部ベース領域等を含め
、ベース領域の抵抗を低減し高速化を図ること、及びベ
ース・コレクタ耐圧を十分に維持し、信頼性を確保する
ことが必要である。しかし、従来の、半導体基板中にリ
ンクベース領域４７を設けたトランジスタ構造では、リ
ンクベース領域４７は半導体基板中に設けられた外部ベ
ース領域４７Ａを介してベース電極層４３に連結されて
いるため、外部ベース領域４７Ａを介する分だけ抵抗が
大きくなるという問題がある。

【０００５】更に、リンクベース領域４７の横方向抵抗
を低減するためには、該リンクベース領域を厚くするこ
と、つまりリンクベース領域４７を半導体基板４１中に
深く形成しなければならない。しかし、従来構造では、
リンクベース領域４７を深くすると、リンクベース領域
４７下方のコレクタ領域が薄くなるため、十分なベース
・コレクタ耐圧を維持することができなかった。かかる
影響は、高速動作を目的とした薄層ベースを有するトラ
ンジスタにおいて、特に顕著である。

【０００６】従って、本発明は、上記問題点を除去し、
従来のトランジスタの性能限界を越えて、バイポーラト
ランジスタの性能を飛躍的に高めるためになされたもの
であり、その目的するところは、ベース領域の横方向抵
抗を低減し、かつベース・コレクタ耐圧を高くした、高
速なバイポーラトランジスタ及びその製造方法を提供す
ることにある。

【０００７】

【課題を解決するための手段】本発明のリンクベース領
域を有するバイポーラトランジスタは、エミッタ領域の
外縁部を取り囲むリンクベース領域が半導体基板内に設
けられていた従来構造とは異なり、リンクベース領域が
、ベース領域上面に形成された結晶性半導体層中に設け
られ、かつ外部ベース領域を介することなくベース電極
層に連結するように構成されていることを最も主要な特
徴とするものである。

【０００８】また、本発明のバイポーラトランジスタの
製造方法は、従来の工程により、コレクタ領域，ベース
領域の形成後、自己整合的な工程により、上記ベース領
域をベース電極層に連結するリンクベース領域を、ベー
ス領域上に形成した半導体層中に形成することにより、
バイポーラトランジスタを再現性良く製造することを最
も主要な特徴とするものである。

【０００９】

【作用】本発明においては、ベース領域上面に設けた結
晶性半導体層に、半導体基板中に設けられた外部ベース
領域を介することなくベース電極層に直接連結するリン
クベース領域を設けることにより、ベース領域の横方向
抵抗を低減できるとともに、ベース・コレクタ耐圧を高
くできる。これによって、高速なバイポーラトランジが
得られる。

【００１０】

【実施例】以下、実施例と共に本発明を詳細に説明する
。本実施例では、ｎｐｎ型トランジスタを用いて説明を
行うが、ｐｎｐ型トランジスタにおいても、本発明の効
果には何等差し支えない。また、本発明の構造はベース
領域とリンクベース領域との位置関係に特徴があり、如
何なるコレクタ領域，外部ベース領域，ベース電極等の
構造を有するトランジスタにも適用することが可能であ
る。

【００１１】実施例１：図１は本発明のバイポーラトラ
ンジスタの第１の実施例であり、本発明の請求項１に係
わるものである。図１において、１は半導体基板として
のｎ型シリコン基板であり、２は素子間分離熱酸化膜、
３はベース電極層、４は絶縁膜である酸化膜、５はこの
シリコン基板１中に形成されたｐ型ベース領域である。 ６はシリコン基板１上に結晶成長させた結晶性シリコン
層に形成されたエミッタ領域、７は結晶性シリコン層の
うち、ｐ型不純物を導入して形成された領域つまりリン
クベース領域である。８，９は各々の酸化膜、１０はエ
ミッタ電極層、１１は金属配線である。

【００１２】ここで、ｎ型シリコン基板１内には、コレ
クタ領域としてのｎ型半導体領域（図示せず）が形成さ
れるとともに、この半導体領域を上方に臨ませるように
第１の窓を有して酸化膜２が絶縁層として形成されてい
る。そして、ベース電極層３が、酸化膜２上に上記半導
体領域を上方に臨ませる第２の窓を形成するように設け
られ、さらに酸化膜４が少なくともベース電極層３の上
面を覆う形状で設けられている。また、シリコン基板１
上の上記第２の窓に臨む領域において、そのシリコン基
板１内にｐ型のベース領域５が設けられるとともに、該
ベース領域５上からベース電極層３に連結させるべき形
成された結晶性半導体層つまりシリコン層が設けられて
いる。

【００１３】また、酸化膜８，９が、上記第２の窓の内
側面上から上記シリコン層を上方に臨ませ、かつ該第２
の窓に比し小さい第３の窓を形成するように、該シリコ
ン層上に延長して設けられている。このシリコン層は、
そのベース領域５上の上記第３の窓に臨む領域に設けら
れたエミッタ領域６と、該第３の窓に臨まずベース領域
５をそれと接して取り囲みかつベース電極層３に連結さ
れてなるリンクベース領域７とを有しており、さらにエ
ミッタ電極層１０が上記エミッタ領域６にそれに連結し
て設けられている。ここで、エミッタ領域６を有する結
晶性半導体層の外縁部が酸化膜４に接続しているか否か
等の形状の違いは本発明の効果には何等影響を与えず、
本特許請求の範囲を逸脱するものではない。

【００１４】すなわち、本発明のトランジスタの構造は
、図１に示すように、半導体基板１上に設けられた結晶
性シリコン層中にエミッタ領域６が設けられ、かつこの
エミッタ領域６は、その結晶性シリコン層の一部に設け
られたリンクベース領域７によって囲まれる形状で構成
され、さらに該リンクベース領域７は外部ベース領域を
介することなくしてベース電極層３に連結していること
を主要な特徴とするものである。

【００１５】このように本実施例のトランジスタ構造に
よると、半導体基板１内のベース領域５の上面に設けた
結晶性半導体層に、ベース電極層３に直接連結させるリ
ングベース領域７を設けることにより、リンクベース領
域７下のコレクタ領域を薄くすることなく、ベース領域
の横方向抵抗を低減できるとともに、そのベース・コレ
クタ耐圧を高くとることができる。

【００１６】実施例２：図２は本発明のバイポーラトラ
ンジスタの第２の実施例であり、本発明の請求項２に係
わるものである。本実施例の特徴は、ベース領域５Ａが
、シリコン基板１の上面に、シリコンより狭い禁止帯幅
を有するｐ型半導体薄膜層で構成されていることである
。なお、図２において図１と同一または相当部分は同一
符号を付して、その説明は省略する。

【００１７】本実施例においては、ベース領域５Ａとし
てボロンを添加したＳｉ０．８Ｇｅ０．２膜を用いる。 そしてリンクベース領域７には、ボロンを添加した結晶
性シリコン膜を用いる。この場合、ベース領域５Ａの禁
止帯幅はエミッタ領域６の禁止帯幅より約０．２ｅＶ狭
くなるため、電流増幅率に制限されることなく、リンク
ベース領域７の不純物濃度を設定することができる。従
って、本実施例のトランジスタ構造は本発明の効果を極
めて良く発揮できる構造である。

【００１８】実施例３：図３は本発明のバイポーラトラ
ンジスタの第３の実施例であり、本発明の請求項３に係
わるものである。本実施例のトランジスタ構造が実施例
２のものと異なる点は、図３に示すように、リンクベー
ス領域７がベース領域５Ａを介してベース電極層３に連
結して構成されていることである。この実施例において
も上記実施例と同様の効果が得られる。なお、本発明の
実施例の図面中、同一符号は同一または相当部分を示し
ている。

【００１９】実施例４：図４は本発明のバイポーラトラ
ンジスタの第４の実施例であり、本発明の請求項１に係
わるものである。図面の説明のための符号は、実施例１
の場合と同じである。本実施例においては、図４に示す
ように、ベース電極層３はシリコン基板１内の絶縁層で
ある酸化膜２上に設けられ、内部ベース領域５とベース
電極層３が、エミッタ領域６を含む結晶性半導体層の一
部に設けられたリンクベース領域７を介して連結された
構造を有している。このような構成にすることによって
、ベース領域の横方向抵抗低減とベース・コレクタ接合
面積の低減とを同時に図ることが可能であり、本発明を
用いることによって初めて実現できるものである。

【００２０】実施例５：次に、本発明の構造のトランジ
スタを実現するための製造工程の一実施例を図５〜図２
３を用いて説明する。本実施例は本発明の請求項６に係
わるものであり、ここでは図２のバイポーラトランジス
タの作製方法を例にとって説明する。まず図５に示すよ
うに、シリコン基板１内にコレクタ領域としてのｎ型領
域を周知の方法により形成したのち、そのｎ型領域の表
面の所定位置に該領域を上方に臨ませる窓を有する酸化
膜２を形成する。次に図６に示すように、将来、ベース
電極層となるシリコン層２０と酸化膜４を形成する。本
実施例では、減圧ＣＶＤ法を用い、ｐ型シリコン膜２０
と酸化膜４を堆積する。この酸化膜４の形成には、シリ
コン膜２０の表面を酸化する方法も可能である。

【００２１】次に公知のリソグラフィ技術と加工技術と
により、将来、ベース領域及びエミッタ領域が設けられ
る領域のシリコン膜２０と酸化膜４を除去して窓を形成
し、図７の形状のベース電極層３を得る。次に図８に示
すように、将来、ベース領域となる結晶性半導体層２１
を結晶成長させる。本発明の実施例では、減圧ＣＶＤ法
を用い、ボロンを添加した結晶性Ｓｉ０．８Ｇｅ０．２
層２１を形成する。

【００２２】次に、窓に面した結晶性半導体層を残して
、不要な部分を除去する。本発明の実施例では、以下の
工程を用いる。まず図９に示すように、流動性材料３０
を用い平坦化を行う。本実施例では、レジスト材料を用
いるが、流動性を有しウエハ表面の平坦化が可能な材料
であればよい。更に、この流動性材料３０を酸化膜４上
の結晶性半導体層２１を露出するところまでエッチング
すると、図１０に示す形状を得る。

【００２３】次に、窓の中に残った流動性材料３０をマ
スクとして、不要な結晶性半導体層２１を除去する。こ
の流動性材料３０を除去すると、図１１に示すようにベ
ース領域５Ａが形成される。次に、エミッタ領域とリン
クベース領域を形成する。図１２に示すように、将来、
エミッタ領域とリンクベース領域なる結晶性半導体層２
２を、ベース領域５Ａ上に結晶成長させる。本実施例で
は、減圧ＣＶＤ法を用い、１００ｎｍの１×１０１８ｃ
ｍ−３のひ素を添加した結晶性半導体層２２を形成する
。次に、窓に面した結晶性半導体層を残して、不要な部
分を除去する。そのために、図８〜図１１の工程を繰り
返せばよい。本発明の実施例では、以下の工程を用いた
。

【００２４】まず、流動性材料３０を用い平坦化を行う
（図１３）。更に、この流動性材料３０を酸化膜４上の
結晶性半導体層２２が露出するところまでエッチングす
ると、図１４に示す形状を得る。次に、窓の中に残った
流動性材料３０をマスクとして、不要な結晶性半導体層
２２を除去する。この流動性材料３０のみを除去すると
、図１５に示すように結晶性半導体層２３が形成される
。次に、窓内にリンクベース形成時のマスク材を形成す
る。まず、窓内に露出している半導体層２３の表面を酸
化し、酸化膜８を形成する。更に、将来マスク材となる
シリコン膜３１を堆積すると図１６の形状を得る。

【００２５】次に、図１７に示すように流動性材料３０
を用い平坦化を行う。本実施例では、レジスト材料を用
いるが、流動性を有しウエハ表面の平坦化が可能な材料
であればよい。更に、この流動性材料３０を酸化膜４上
のシリコン膜３１が露出するところまでエッチングする
と、図１８に示す構造を得る。次に、窓の中に残った流
動性３０をマスクとして、酸化膜８が露出するところま
で、シリコン膜３１をエッチングし、この流動性材料を
除去すると、図１９に示すようにマスク材としてのシリ
コン膜３１が形成される。

【００２６】次に、結晶性半導体層２３中のマスク材と
してのシリコン膜３１に覆われていない領域にリンクベ
ース領域を形成する。本実施例では、ｐ型の導電性を示
す不純物、例えばボロンのイオン注入を行い、リンクベ
ース領域７を形成し、図２０を得る。ボロンのイオン注
入がされなかった、マスク材としてのシリコン膜３１の
直下の結晶性半導体層２３がエミッタ領域６となる。次
に、マスク材としてのシリコン膜３１とベース電極層３
の側壁に囲まれた領域に絶縁物を埋め込む。本実施例で
は、ＣＶＤ法により酸化膜９を堆積し（図２１）、マス
ク材であるシリコン膜３１を露出するところまでエッチ
ングすることによって、図２２の形状を得る。

【００２７】次に、マスク材としてのシリコン膜３１を
除去すると、図２３の形状を得る。次に酸化膜９をマス
クとして酸化膜８をエッチングすることにより、エミッ
タ領域６を開孔する。更に、公知のリソグラフィ技術，
加工技術を用いて、このエミッタ領域６上にエミッタ電
極層１０を形成し、ベースコンタクトの窓開けを行って
、さらにエミッタ，ベース，コレクタのアルミニウム等
の金属電極１１を公知の方法で形成して、図２に示す構
造のトランジスタを得る。

【００２８】このように本実施例の製造方法によると、
コレクタ領域，ベース領域５Ａの形成後、自己整合的な
工程により、そのベース領域５Ａをベース電極層３に連
結するリンクベース領域７を該ベース領域５Ａ上に形成
した半導体層中に形成することにより、上記実施例の効
果に加えて、さらにバイポーラトランジスタを再現性良
く製造することができる。

【００２９】実施例６：図２４は本発明によるバイポー
ラトランジスタを実現する他の実施例を説明するための
一工程図であり、本発明の請求項４に係わるものである
。すなわち、本実施例は、シリコン基板１上に実施例５
における図７の形状を形成した後、ｐ型の導電性を示す
不純物をイオン注入することにより、シリコン基板１上
の表面にベース領域５を形成する（図２４）。しかる後
、該実施例５の図１２以下の工程を同様に経ることによ
り、図１に示す構造のトランジスタを作製するものであ
る。この実施例においても上記実施例５と同様の効果が
得られる。

【００３０】実施例７：次に、本発明の構造のトランジ
スタを実現するための製造工程の別の実施例を図２５を
用いて説明する。本実施例は本発明の請求項７に係わる
ものであり、ここでは図２のバイポーラトランジスタの
作製方法を例にとって説明する。この実施例は、まず、
シリコン基板１上に上記実施例５と同様に図５〜図１４
の工程を経ることによって、図１５の形状を得る。次に
、リンクベース形成するための不純物拡散源としてのｐ
型導電性不純物を含有した酸化膜８Ａを、窓内の側壁に
のみ形成する（図２５（ａ））。

【００３１】このとき、本実施例では基板全面にｐ型導
電性不純物を含有した酸化膜を堆積後、この酸化膜を方
向性エッチングすることにより、図２５（ａ）の形状を
得る。次に、酸化膜８Ａからｐ型不純物を半導体層２３
に拡散させることによって、リンクベース領域７を形成
し、図２５（ｂ）の形状を得る。以下、公知のリソグラ
フィ技術，加工技術を用いて、このエミッタ領域６上に
エミッタ電極層１０を形成し、ベースコンタクトの窓開
けを行って、更にエミッタ，ベース，コレクタのアルミ
ニウム等の金属電極１１を公知の方法で形成して、図２
とほぼ同じ構造のトランジスタを得る。

【００３２】このように本実施例の製造方法では、リン
クベース領域形成時に拡散工程が有るため、ベース領域
の不純物分布も若干変化するが、工程数は大幅に低減す
ることが可能である。

【００３３】実施例８：図２６は本発明によるトランジ
スタを実現する他の実施例を説明する一工程図であり、
本発明の請求項５に係わるものである。本実施例では、
上記実施例７の図２５（ａ）においてイオン注入法等に
より形成したベース領域を用いると、図２６のようにな
る。そのため以下、実施例７と同様の工程を行うことに
よって、図１に示す構造のトランジスタを得るものであ
る。

【００３４】実施例９：次に、本発明の構造のトランジ
スタを実現するための製造工程の一実施例を図２７を用
いて説明する。本実施例は本発明の請求項４に係わるも
のであり、ここでは図４のバイポーラトランジスタの作
製方法を例にとって説明する。図２７において、まずシ
リコン基板１のｎ型領域の表面の所定位置に耐酸化材を
形成する。本実施例では酸化膜３２と窒化膜３３を用い
る。ＬＯＣＯＳ法により選択的に熱酸化膜２を形成し、
図２７（ａ）の形状を得る。次に、ベース電極層となる
シリコン膜３を窒化膜３３上以外の領域に形成し、図２
７（ｂ）に示す構造を得る。次に、シリコン膜３の表面
を酸化して、酸化膜４の形成する（図２７（ｃ））。

【００３５】次に、耐酸化材である酸化膜３２と窒化膜
３３を除去し、図２７（ｄ）の形状を得る。次にこの半
導体基板が露出している領域にｐ型の導電型を示す不純
物を導入して、図２７（ｅ）に示すように、ベース領域
５を形成する。以下、上記実施例５の図１２〜図２３の
工程と同様なプロセスを経ることによって、最終的に図
４に示す構造のトランジスタを実現することができる。 また、図２７（ｄ）の形状を得た後、実施例５の図９〜
図２３のプロセスを経ることによってもトランジスタを
得ることができ、ベース領域の形成方法が異なるだけで
、本発明の効果には何等影響しない。

【００３６】

【発明の効果】以上説明したように本発明のバイポーラ
トランジスタは、ベース領域上に設けられた半導体層中
にベース領域とベース電極層を連結するリンクベース領
域がエミッタ領域の外縁部を囲む形状で構成とすること
によって、リンクベース領域下のコレクタ領域を薄くす
ることなく、ベース領域の横方向抵抗を低減することが
できる。従って、従来のトランジスタ構造に比し、高速
で信頼性の高いバイポーラトランジスタを得ることがで
きる。

【００３７】更に、本発明の製造方法においては、従来
の自己整合型デバイス製造工程を前提としており、リソ
グラフィ工程のマスク合わせにおいて避けることのでき
ない合わせずれを低減可能であり、そのずれを見込んで
、コレクタ・ベース接合領域をベース・エミッタ接合領
域より不必要に大きくする必要がなくなる。そのため、
コレクタ・ベース容量，横方向のベース抵抗を小さくす
ることができ、トランジスタの動作速度を早くすること
が可能である。

【図面の簡単な説明】

【図１】本発明の一実施例によるトランジスタの要部断
面図である。

【図２】本発明の他の実施例によるトランジスタの要部
断面図である。

【図３】本発明のさらに他の実施例によるトランジスタ
の要部断面図である。

【図４】本発明のさらに別の実施例によるトランジスタ
の要部断面図である。

【図５】本発明によるトランジスタの製造方法の一実施
例を説明する一工程の要部断面図である。

【図６】図５の工程後の次の一工程の要部断面図である
。

【図７】図６の工程後の次の一工程の要部断面図である
。

【図８】図７の工程後の次の一工程の要部断面図である
。

【図９】図８の工程後の次の一工程の要部断面図である
。

【図１０】図９の工程後の次の一工程の要部断面図であ
る。

【図１１】図１０の工程後の次の一工程の要部断面図で
ある。

【図１２】図１１の工程後の次の一工程の要部断面図で
ある。

【図１３】図１２の工程後の次の一工程の要部断面図で
ある。

【図１４】図１３の工程後の次の一工程の要部断面図で
ある。

【図１５】図１４の工程後の次の一工程の要部断面図で
ある。

【図１６】図１５の工程後の次の一工程の要部断面図で
ある。

【図１７】図１６の工程後の次の一工程の要部断面図で
ある。

【図１８】図１７の工程後の次の一工程の要部断面図で
ある。

【図１９】図１８の工程後の次の一工程の要部断面図で
ある。

【図２０】図１９の工程後の次の一工程の要部断面図で
ある。

【図２１】図２０の工程後の次の一工程の要部断面図で
ある。

【図２２】図２１の工程後の次の一工程の要部断面図で
ある。

【図２３】図２２の工程後の次の一工程の要部断面図で
ある。

【図２４】本発明によるトランジスタの製造方法の他の
実施例を説明するための一工程の要部断面図である。

【図２５】本発明によるトランジスタの製造方法のさら
に他の実施例を説明するための一工程の要部断面図であ
る。

【図２６】本発明によるトランジスタの製造方法のさら
に別の実施例を説明するための一工程の要部断面図であ
る。

【図２７】本発明によるトランジスタの製造方法のさら
に別の実施例を説明するための一工程の要部断面図であ
る。

【図２８】従来のトランジスタ構造の一例を示す断面図
である。

【符号の説明】

１　　シリコン基板（半導体基板） ２　　酸化膜 ３　　ベース電極層 ４　　酸化膜 ５　　ｐ型ベース領域 ５Ａ　　ｐ型ベース領域 ６　　エミッタ領域 ７　　リンクベース領域 ８，９　　酸化膜 ８Ａ　　ｐ型不純物を含有した酸化膜 １０　　エミッタ電極層 １１　　金属配線 ２０　　シリコン膜 ２１，２２，２３　　結晶性半導体層 ３０　　流動性材料 ３１　　シリコン層 ３２　　酸化膜 ３３　　窒化膜

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　半導体基板内に、第１の導電型を有し
   かつコレクタ領域として作用する第１の半導体領域が設
   けられ、上記第１の半導体領域を上方に臨ませる第１の
   窓を有する第１の絶縁層が設けられ、ベース電極層とし
   て作用する第１の電極層が、上記第１の絶縁層上に、上
   記第１の半導体領域を上方に臨ませる第２の窓を形成す
   るように設けられ、第２の絶縁層が、少なくとも上記第
   １の電極層上面を覆う形状で設けられ、上記第２の窓に
   臨む領域において、上記半導体基板内に、第２の導電型
   を有しかつベース領域として作用する第２の半導体領域
   が設けられ、上記第２の窓に臨む領域において、上記第
   ２の半導体領域上から第１の電極層に連結する半導体層
   が設けられ、第３の絶縁層が、上記第２の窓の内側面上
   から、上記半導体層を上方に臨ませかつ上記第２の窓に
   比し小さな第３の窓を形成するように、上記半導体層上
   に延長して設けられ、上記半導体層が、第１の導電型を
   有しかつ上記第３の窓に臨んでいるとともにエミッタ領
   域として作用する第３の半導体領域と、第２の導電型を
   有しかつ第３の窓に臨んでいずかつ上記第２の半導体領
   域をそれと接して取り囲みかつ上記第１の電極層に連結
   せる第４の半導体領域とを有し、エミッタ電極層として
   作用する第２の電極層が、上記第２の絶縁層から、上記
   第３の絶縁層上を通りかつ上記第３の窓を通って上記第
   ３の半導体領域上に延長し、かつそれに連結して設けら
   れていることを特徴とするバイポーラトランジスタ。
2. 【請求項２】　　半導体基板内に、第１の導電型を有し
   かつコレクタ領域として作用する第１の半導体領域が設
   けられ、上記第１の半導体領域を上方に臨ませる第１の
   窓を有する第１の絶縁層が設けられ、ベース電極層とし
   て作用する第１の電極層が、上記第１の絶縁層上に、上
   記第１の半導体領域を上方に臨ませる第２の窓を形成す
   るように設けられ、第２の絶縁層が、少なくとも上記第
   １の電極層上面を覆う形状で設けられ、上記第２の窓に
   臨む領域において、上記半導体基板上に設けた第１の半
   導体層中に、第２の導電型を有しかつベース領域として
   作用する第２の半導体領域が設けられ、上記第２の窓に
   臨む領域において、上記第２の半導体領域上から第１の
   電極層に連結せる第２の半導体層が設けられ、第３の絶
   縁層が、上記第２の窓の内側面上から、上記第２の半導
   体層を上方に臨ませかつ上記第２の窓に比し小さな第３
   の窓を形成するように、上記第２の半導体層上に延長し
   て設けられ、上記第２の半導体層が、第１の導電型を有
   しかつ上記第３の窓に臨んでいるとともにエミッタ領域
   として作用する第３の半導体領域と、第２の導電型を有
   しかつ第３の窓に臨んでいずかつ上記第２の半導体領域
   をそれと接して取り囲みかつ上記第１の電極層に連結せ
   る第４の半導体領域とを有し、エミッタ電極層として作
   用する第２の電極層が、上記第２の絶縁層から、上記第
   ３の絶縁層上を通りかつ上記第３の窓を通って上記第３
   の半導体領域上に延長し、かつそれに連結して設けられ
   ていることを特徴とするバイポーラトランジスタ。
3. 【請求項３】　　請求項２に記載のバイポーラトランジ
   スタにおいて、上記第４の半導体領域が、上記第１の半
   導体層を介してベース電極層に連結せることを特徴とす
   るバイポーラトランジスタ。
4. 【請求項４】　　半導体基板内に、第１の導電型を有し
   かつコレクタ領域として作用する第１の半導体領域を形
   成する工程と、上記半導体基板上に、上記第１の半導体
   領域を上方に臨ませる第１の窓を有する第１の絶縁層を
   形成する工程と、上記第１の絶縁層上に、第１の導電型
   とは逆の第２の導電型を与える不純物を導入しかつ上記
   第１の窓内の上記半導体基板に接続せるベース電極層と
   して作用する第１の電極層を形成する工程と、上記導電
   性層の外表面上に、第２の絶縁層を形成する工程と、上
   記第２の絶縁層と上記第１の電極層とに、上記第１の半
   導体領域を上方に臨ませる第２の窓を形成する工程と、
   上記半導体基板内の上面側の、上記第１の窓に臨む領域
   において、第２の導電型を有しかつベース領域として作
   用する第２の半導体領域を形成する工程と、上記第２の
   半導体領域上に、エミッタ領域として作用する第３の半
   導体領域を有する半導体層を、上記第２の窓を埋めるよ
   うに形成する工程と、上記半導体基板上に、上記第２の
   窓の内側面上から上記半導体層上面を覆う第３の絶縁層
   を形成する工程と、上記第３の絶縁層上に、上記第２の
   窓内に上記第２に窓に比し小さなマスク材を形成するこ
   とにより、マスク材による凸部とその周囲に環状の溝部
   を形成する工程と、上記溝部の下方の上記半導体層に、
   第２の導電型を与える不純物を導入することによって第
   ４の半導体領域を形成する工程と、上記環状の溝部を埋
   めるように、第４の絶縁層を形成する工程と、上記マス
   ク材と上記マスク材下方の上記第３の絶縁層を除去する
   ことにより、上記半導体層を上方に臨ませかつ上記第２
   の窓に比し小さな第３の窓を形成する工程と、上記第２
   の絶縁層上から、上記第３の絶縁層上を通りかつ上記第
   ３の窓を通って上記第３の半導体領域上に延長しかつそ
   れに連結しているとともに、エミッタ電極層として作用
   する第２の電極層を形成する工程とを有することを特徴
   とするバイポーラトランジスタの製造方法。
5. 【請求項５】　　半導体基板内に、第１の導電型を有し
   かつコレクタ領域として作用する第１の半導体領域を形
   成する工程と、上記半導体基板上に、上記第１の半導体
   領域を上方に臨ませる第１の窓を有する第１の絶縁層を
   形成する工程と、上記第１の絶縁層上に、第１の導電型
   とは逆の第２の導電型を与える不純物を導入せるベース
   電極層として作用する第１の電極層を形成する工程と、
   上記導電性層の外表面上に、第２の絶縁層を形成する工
   程と、上記第２の絶縁層と上記第１の電極層とに、上記
   第１の半導体領域を上方に臨ませる第２の窓を形成する
   工程と、上記半導体基板内の上面側の、上記第１の窓に
   臨む領域において、第２の導電型を有しかつベース領域
   として作用する第２の半導体領域を形成する工程と、上
   記第２の半導体領域上に、エミッタ領域として作用する
   第３の半導体領域を有する半導体層を、上記第２の窓を
   埋めるように形成する工程と、上記半導体基板上に、上
   記第２の窓の内側面上から上記半導体層上面に達し、上
   記半導体層上面を上方に臨ませかつ上記第２の窓に比し
   小さな第３の窓を有する、第２の導電型を決める不純物
   を含有する第３の絶縁層を形成する工程と、上記第３の
   絶縁層の下方の上記半導体層に、第２の導電型を決める
   不純物を拡散することによって、上記半導体層中に第４
   の半導体領域を形成する工程と、上記第２の絶縁層上か
   ら、上記第３の絶縁層上を通りかつ上記第３の窓を通っ
   て上記第３の半導体領域上に延長しかつそれに連結して
   いるとともにエミッタ電極層として作用する第２の電極
   層を形成する工程とを有することを特徴とするバイポー
   ラトランジスタの製造方法。
6. 【請求項６】　　半導体基板内に、第１の導電型を有し
   かつコレクタ領域として作用する第１の半導体領域を形
   成する工程と、上記半導体基板上に、上記第１の半導体
   領域を上方に臨ませる第１の窓を有する第１の絶縁層を
   形成する工程と、上記第１の絶縁層上に、第１の導電型
   とは逆の第２の導電型を与える不純物を導入せるベース
   電極層として作用する第１の電極層を形成する工程と、
   上記導電性層の外表面上に、第２の絶縁層を形成する工
   程と、上記第２の絶縁層と上記第１の電極層とに、上記
   第１の半導体領域を上方に臨ませる第２の窓を形成する
   工程と、上記半導体基板上に、上記第１の半導体領域上
   の上記第２の窓に臨む領域において、第２の導電型を有
   しかつベース領域として作用する第２の半導体領域を有
   する第１の半導体層と、エミッタ領域として作用する第
   ３の半導体領域を有する第２の半導体層とを、上記第２
   の窓を埋めるように、それらの順に積層して形成する工
   程と、上記第２の窓の内側面上から上記第２の半導体層
   上面を覆う第３の絶縁層を形成する工程と、上記第３の
   絶縁層上に、上記第２の窓内に上記第２に窓に比し小さ
   なマスク材を形成することにより、マスク材による凸部
   とその周囲に環状の溝部を形成する工程と、上記溝部の
   下方の上記第２の半導体層に、第２の導電型を与える不
   純物を導入することによって第４の半導体領域を形成す
   る工程と、上記環状の溝部を埋めるように、第４の絶縁
   層を形成する工程と、上記マスク材と上記マスク材下方
   の上記第３の絶縁層を除去することにより、上記第２の
   半導体層を上方に臨ませかつ上記第２の窓に比し小さな
   第３の窓を形成する工程と、上記半導体基板上に、上記
   第２の絶縁層上から、上記第３の絶縁層上を通りかつ上
   記第３の窓を通って上記第３の半導体領域上に延長しか
   つそれに連結しているとともに、エミッタ電極層として
   作用する第２の電極層を形成する工程とを有することを
   特徴とするバイポーラトランジスタの製造方法。
7. 【請求項７】　　半導体基板内に、第１の導電型を有し
   かつコレクタ領域として作用する第１の半導体領域を形
   成する工程と、上記半導体基板上に、上記第１の半導体
   領域を上方に臨ませる第１の窓を有する第１の絶縁層を
   形成する工程と、上記第１の絶縁層上に、第１の導電型
   とは逆の第２の導電型を与える不純物を導入せるベース
   電極層として作用する第１の電極層を形成する工程と、
   上記導電性層の外表面上に、第２の絶縁層を形成する工
   程と、上記第２の絶縁層と上記第１の電極層とに、上記
   第１の半導体領域を上方に臨ませる第２の窓を形成する
   工程と、上記半導体基板上に、上記第１の半導体領域上
   の上記第２のの窓に臨む領域において、第２の導電型を
   有しかつベース領域として作用する第２の半導体領域を
   有する第１の半導体層と、エミッタ領域として作用する
   第３の半導体領域を有する第２の半導体層とを、上記記
   第２の窓を埋めるように、それらの順に積層して形成す
   る工程と、上記第２の窓の内側面上から第２の半導体層
   上面に達し、かつ上記第２の半導体層上面を上方に臨ま
   せかつ上記第２の窓に比し小さな第３の窓を有する、第
   ２の導電型を決める不純物を含有する第３の絶縁層を形
   成する工程と、上記第３の絶縁層の下方の上記第２の半
   導体層に、第２の導電型を決める不純物を拡散すること
   によって、上記第２の半導体層中に第４の半導体領域を
   形成する工程と、上記第２の絶縁層上から、上記第３の
   絶縁層上を通りかつ上記第３の窓を通って上記第３の半
   導体領域上に延長しかつそれに連結しているとともにエ
   ミッタ電極層として作用する第２の電極層を形成する工
   程とを有することを特徴とするバイポーラトランジスタ
   の製造方法。