JPH04139726A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特にバイポー
ラＬＳＩの製造方法に関する。

（従来の技術） 近年、高速ＬＳＩを実現するために、高速シリコンバイ
ポーラ技術の開発が進められ、第５図に示すように、Ｓ
ＳＴ　（スーパー　セルフアライメント、トランジスタ
）と呼ばれる高性能のトランジスタを形成する技術が提
案されている。

このＳＳＴ技術は、まずベース引き出し用ポリシリコン
電極２１を形成する。次に、ベース引き出し用ポリシリ
コン電極２１の表面とエミッタ開口部２３の内側の基板
表面を酸化して酸化シリコン膜を形成し、そのときの熱
工程で、このポリシリコン電極２１からの不純物拡散に
よって外部ベース領域２２ｂを形成し、次に、この酸化
シリコン膜を通して不純物のイオン注入を行い真性ベス
領域２２ａを形成する。そしてエミッタ開口部２３の側
壁に窒化シリコン膜からなるサイドウオール・スペーサ
２４を形成してそのスペーサの間の基板上の酸化膜を除
去し、エミッタの拡散窓２６ｂを形成し、次いでエミッ
タ電極となるポリシリコン層２５を形成する。そして、
このポリシリコン層２５からの不純物拡散によりエミッ
タとなるｎ型拡散層２６ａを形成することにより、ベー
ス領域とエミッタ領域とを自己整合的に形成している。

これにより、エミッタ形成用のマスクが不要となり、そ
のマスクの合わせ余裕の分だけ素子寸法を小さくし、Ｌ
ＳＩの集積度及び動作速度を向上することができる。

しかしながらこのような構造では、外部ベース２２ｂが
大きくなり、しかもこの部分の濃度が高濃度であるため
コレクタ領域２７との寄生容量が大きくなる。そのため
、素子動作の上で消費電力が大きく、高速動作の妨げに
なってしまうという問題があった。さらに素子分離酸化
膜に薄い部分２８が発生し、この酸化膜の薄い部分２８
を介して引き出し電極２１とコレクタ領域２７との間に
も高速動作に対して無視できない寄生容量が生じてしま
うという問題もあった。

（発明が解決しようとする課題） このように従来のＳＳＴ技術を用いて形成したバイポー
ラトランジスタは、外部ベース領域が大きいため、コレ
クタ領域との間の寄生容量が大きく、また素子分離絶縁
膜の薄い部分を介してコレクタ領域とベース引き出し電
極との間でも高速動作に対して無視できない寄生容量が
生じてしまうという問題があった。

本発明は前記実情に鑑みてなされたもので、ベース・コ
レクタ間の寄生容量を低減し、高集積化および高速化の
可能なバイポーラトランジスタを提供することを目的と
する。

〔発明の構成〕

（課題を解決するための手段） そこで本発明では、埋め込みコレクタ層上に形成された
単結晶半導体層をバイポーラトランジスタの活性領域と
なる領域（第１の単結晶半導体層）とコレクタ引き出し
領域となる領域（第２の単結晶半導体層）として凸型に
残し、その他の部分を酸化膜で埋め込み、この第２の単
結晶半導体を低抵抗化するための不純物注入を行うと共
に、バイポーラトランジスタの活性領域となる第１の凸
型単結晶半導体層に接して、前記酸化膜の一部をエツチ
ングして溝を形成し、そこに外部ベース引き出し電極と
なる多結晶シリコンを埋め込み外部ベース引き出し電極
を形成し、その後層間絶縁膜を堆積し、次に前記層間絶
縁膜にエミッタを形成するための開口を設け、その開口
に第１導電型の不純物を含む多結晶シリコンを埋め込ん
で、熱工程を加えてエミッタを形成すると共にベース及
びコレクタとのコンタクトをとるための開口を開け、そ
れぞれに電極を設けてトランジスタを形成する。

（作用） 上記方法によれば、従来構造で問題になっていた外部ベ
ースとコレクタ領域との間の寄生容量と、外部ベースと
電極との間の寄生容量が低減でき、高速動作が可能とな
る。しかも消費電力を低く抑えられる。さらに外部ベー
ス引き出し電極が厚い酸化膜の中に埋め込まれているた
め、この外部ベース引き出し電極と基板との寄生容量も
低減できる。

また、真性ベース領域を凸状に残す際に、コレクタコン
タクト形成領域をも凸状に残しておき、これに逆導電型
の不純物を注入して下層コンタクト層とし、この下層コ
ンタクト層にコンタクトするようにコンタクト孔を形成
すればよく、工数を増大させることなく、高精度のパタ
ーン形成が可能となる。

また、マスク合わせ工程が低減され、マスク合わせに際
しても合わせ余裕があり、製造が容品である。

さらに、コレクタ、ベース、エミッタの各コンタクトの
形成のためのコンタクト孔の深さが、同一であり、かつ
同一平面上から同一平面上への加工であり、浅いため、
加工性が高く、より微細化が可能となる。また、表面の
平坦性が良好であり、配線についてもコンタクト電極に
接続するように自由に引き回しを行えばよく、段切れも
ないため微細化に際しても配線の信頼性が良好となる。

また実効素子面積を低減することができるため、ＬＳＩ
を構成する場合に素子の集積度を極めて高くすることが
出来る。さらに製造工程が単純なため素子の信頼の向上
をはかることができる。

（実施例） 以下、本発明実施例のｎｐｎ型バイポーラトランジスタ
を図面を参照しつつ詳細に説明する。

このｎｐｎ型バイポーラトランジスタは、ベース層上に
設けた多結晶シリコン層１４からの不純物拡散によりベ
ース層５内にエミツタ層１５を形成するようにしたもの
で、コレクタ層３およびベース層５を凸状に残す際に、
コレクタコンタクト形成領域をも第２の凸部として凸状
に残しておき、後に不純物拡散を行ってコレクタコンタ
クト下地層１０として用いると共に、ベース層５のまわ
りに埋め込んだ導体層を外部ベース引き出し電極１１と
して用い、コンタクト孔の形成深さを、浅くかつ同−深
さとしたことを特徴とするものである。

１はｐ−シリコン基板、２はｎ◆埋め込み層、１７ａ、
１７ｂ、１７ｃはそれぞれエミッタ電極、ベース電極、
コレクタ電極である。

まず、第２図（ａ）に示すように、ｐ　型シリコン基板
１表面に、コレクタ引き出し層となるｎ＋型埋め込み層
２を形成し、このｎ十埋め込み層２を含むｐ　型シリコ
ン基板１上にｎ　型エピタキシャル層３を成長させる。

次いで、第２図（ｂ）に示すように、ｎ−型エピタキシ
ャル層３上に酸化シリコン！！Ｉ４を形成した後、所定
の加速電圧、ドーズ量でボロンをイオン注入し、ｎ−型
エピタキシャル層３中に後のベース活性領域となるｐ　
層５が形成される。尚、このｐ−層５は、後続の熱工程
のために、ｎ＋型埋め込み層２に向かって広がっていく
ことが予想されるので、その熱工程を踏まえた上で所定
の厚さのベース活性領域が形成されるように、この段階
でｐ　層５の深さを制御することが必要である。

次に、第２図（Ｃ）に示されるように、この酸化シリコ
ン膜４を除去した後、窒化シリコン窒素膜６を形成する
。

そして、第２図（ｄ）に示すように、フォトレジスタ７
を塗布し、これをバターニングし、窒化シリコン膜６を
エツチングして、エミッタ・ベース活性領域とコレクタ
引き出し領域上にそれぞれ窒化シリコン膜６ａと６ｂを
残す。

続いて、第２図（ｅ）に示すように、この窒化シリコン
膜６ａ、６ｂをマスクとして、ｐ−層５とｎ　型エピタ
キシャル層３をエツチングする。

さらに、第２図（「）に示すように、ＣＶＤ法により酸
化シリコン膜を堆積したのち、エツチングして、ＣＶＤ
酸化膜８を埋め込む。

次に、第２図（ｇ）に示すように、コレクタ引き出し領
域に開口を持つフォトレジスト・パターン７１を形成し
、リンをイオン注入してｐ　層５とｎ　型エピタキシャ
ル層３をｎ　コレクタ引き出し層１０として形成する。

この後、第２図（ｈ）に示すように、熱酸化を行い、コ
レクタ引き出し領域１０上に酸化シリコン膜８１を形成
する。

そして、第２図（１）に示すように、ベース電極引き出
し領域に開口を有するフォトレジスト・パターン７２を
形成して、窒化膜６ａをマスクとして異方性エツチング
により埋め込まれた酸化シリコン膜８を所定の厚さだけ
、エツチングし、ベースコンタクト形成のための溝８２
を形成する。

さらに、第２図（Ｊ）に示すように、ＣＶＤ法により、
ボロンを高濃度に含んだ多結晶シリコン層１１を厚く堆
積する。

この後、第２図（ｋ）に示すように、この多結晶シリコ
ン層１１を基板表面までエツチングして、ベース電極コ
ンタクト用の溝８２にボロンを高濃度に含んだ多結晶シ
リコンを埋め込み、ベース引き出し電極１１を形成する
。

次に、第２図（１）に示すように、熱酸化を行い、この
ベース引き出し電極１１表面に酸化シリコン膜８３を上
に形成する。

さらに、第２図（ｍ）に示すように、熱燐酸を用いて、
窒化膜６ａを除去する。

この後、第２図（ｎ）に示すように、ＣＶＤ法により、
厚い酸化シリコン膜１２を堆積する。

続いて、第２図（０）に示すように、この酸化シリコン
Ｉｌ！１２上に、エミッタ形成領域に開口を持つフォト
レジスト・パターン７３を形成して酸化シリコンＨ１２
を異方性エツチングし、エミッタ開口１３を開ける。

次に、第２図（ｐ）に示すように、多結晶シリコン層１
４を全面に堆積し、所定の加速電圧、ドーズ量で砒素を
イオン注入し、所定の熱工程を経て砒素をベース活性領
域５に拡散させｎ＋２９３２層からなるエミツタ層１５
を形成する。

さらに、第２図（９）に示すように、フォトリソエツチ
ング工程を経て多結晶シリコン層１４をパターニングし
、エミツタ層１５の上にだけ砒素を含んだ多結晶シリコ
ン層１４を残す。

次に、第２図（ｒ）に示すように、ベースコンタクトお
よびコレクタコンタクトを形成するための開口を持つフ
ォトレジスト・パターン７４を形成し、これをマスクと
して酸化シリコン膜１２を異方性エツチングしてベース
コンタクトのための開口１６ａとコレクタコンタクトの
ための開口１６ｂを形成し、フォトレジスト７４を除去
する。

最後に、第２図（Ｓ）に示すように、スパッタ法により
アルミニウム膜を形成し、これをバターニングしてエミ
ッタ、ベース及びコレクタの各電極１７ａ、１７ｂ、１
７ｃを形成する。

このよう１ζして形成されたバイポーラトランジスタは
、高濃度の外部ベース領域がないためコレクタ領域との
寄生容量がほとんど無く、また外部ベース引き出し電極
も厚い絶縁膜で覆われているためコレクタ領域と外部ベ
ース引き出し電極との間の寄生容量の大幅な低減をはか
ることができる。

従って、素子の高速動作が可能となり、さらに消費電力
を低く抑えることができる。

また、溝を形成し、溝内に導体層を埋め込むという手法
で形成されるため、完成品としては表面の平坦性が良好
であり、配線についてもコンタクト電極に接続するよう
に自由に引き回しを行えばよく、段切れもないため微細
化に際しても配線の信頼性が良好となる。

さらに、コレクタ、ベース、エミッタの各コンタクトの
形成のためのコンタクト孔の深さが、同一であり、かつ
同一平面上から同一平面上への加工であり、浅いため、
加工性が高く、より微細化が可能となる。

また、コレクタコンタクトの形成に際し、真性ベース領
域を凸状に残す際に、コレクタコンタクト形成領域をも
凸状に残しておき、これに逆導電型の不純物を注入して
下層コンタクト層１０とし、この下層コンタクト層にコ
ンタクトするようにコンタクト孔を形成すればよく、工
数を増大させることなく、高精度のパターン形成が可能
となる。

また、マスク合わせ工程が低減され、マスク合わせに際
しても合わせ余裕があり、製造が容易である。

なお、前記実施例では、エミッタ領域の形成をベース層
の上層に形成した多結晶シリコン層からのドーピングに
よって形成するようにしたが、この方法を用いることな
く第３図に変形例を示すように、選択エピタキシャル成
長法などを用いてベース層５の上層に単結晶シリコン層
からなるエミツタ層１５ｇを形成するようにしてもよい
。他の部分については前記実施例と全く同様である。こ
のようにすることにより、ベース層にシリコンゲルマニ
ウム（５ＩＧｅ）層を用いたヘテロ接合バイポーラトラ
ンジスタや、ＧａＡｓ等の化合物半導体層を用いた化合
物半導体バイポーラトランジスタなどにも適用可能であ
る。

さらに、前記実施例では、第２図（ｐ）に示したように
まず真性ベース領域５に対するコンタクト孔１３を形成
し、このコンタクト孔内に多結晶シリコン層１４を埋め
込むようにしたが、各コンタクト孔を同時に形成し、同
時に多結晶シリコン層を埋め込み、バターニングを行っ
たのち、ベースコンタクトと、エミッタおよびコレクタ
コンタクトとに別けて逆導電型の不純物を注入するよう
にしてもよい。

本発明の第２の実施例としてこの方法について説明する
。

第２図（ｎ）に示した、基板表面全体を厚い酸化シリコ
ン膜１２で被覆する工程までは前記実施例と全く同様に
形成する。

続いて、第４図（ａ）に示すように、この酸化シリコン
膜１２上に、エミッタ形成領域、ベース形成領域、コレ
クタ形成領域に開口を持つフォトレジスト・パターンＲ
１を形成して酸化シリコン膜１２を異方性エツチングし
、エミッタコンタクト孔１３、ベースコンタクト孔１６
ｂ１コレクタコンタクト孔１６ｃを開ける。

次に、第４図（ｂ）に示すように、多結晶シリコン層１
４を全面に堆積する。

そして、第４図（Ｃ）に示すように、これをパタニング
し、エミッタコンタクト上、ベースコンタクト上、コレ
クタコンタクト上に多結晶シリコン層１４ａ、１４ｂ、
１４ｃを残す。

この後、第４図（ｄ）に示すように、ベースコンタクト
上の多結晶シリコン層をレジストパターンＲ２で被覆し
、エミッタコンタクト孔１３およびコレクタコンタクト
孔内の多結晶シリコン層１４ｇ、１４ｃに所定の加速電
圧、ドーズ量で砒素をイオン注入する。

さらに、第４図（ｅ）に示すように、エミッタコンタク
ト孔１３およびコレクタコンタクト孔１６Ｃ上の多結晶
シリコン層をレジストパターンＲ３で被覆し、ベースコ
ンタクト上の多結晶シリコン層１４ｂに所定の加速電圧
、ドーズ量でボロンをイオン注入する。

そして、第４図（ｒ）に示すように、所定の熱工程を経
て砒素をベース活性領域５に拡散させｎ＋９９３２層か
らなるエミツタ層１５を形成すると共に、エミッタ電極
１７ａ、コレクタにコンタクトするコレクタ電極１７ｃ
およびベースにコンタクトするベース電極１７ｂを形成
する。

このようにして、バイポーラトランジスタが完成する。

この方法では各コンタクトの形成が同一工程で行われ、
さらにコンタクト内に埋め込まれ後にドーピングされて
導体層の役割を果たす多結晶シリコン層が同時にバター
ニングされるため、工程が大幅に簡略化される。

〔発明の効果〕

以上説明してきたように本発明によれば、極めて容易に
微細でかつ信頼性が高く寄生容量の低いバイポーラトラ
ンジスタを得ることができ、素子の高速化をはかるとと
もに消費電力の低減をはかることができる。

【図面の簡単な説明】

第１図は本発明の方法で形成したバイポーラトランジス
タを示す図、第２図（ａ）乃至第２図（ｓ）は同半導体
装置の製造方法を示す図、第３図は本発明の他の実施例
のバイポーラトランジスタを示す図、第４図（ａ）乃至
第４図（「）は本発明の他の実施例のバイポーラトラン
ジスタの製造工程図、第５図は従来例のバイポーラトラ
ンジスタを示す図である。 １・・・ｐ型シリコン基板、２・・・ｎ＋型埋め込み層
、３・・・ｎ″″型エピタキシャル層、１０・・・コレ
クタコンタクト部、５・・・ベース活性領域、１１・・
・ベース引き出し電極、１５・・・エミッタ領域、１７
ａ、１７ｂ、１７ｃ・・・電極、８・・・シリコン酸化
膜第 図 第２図 瞥の１） 第２図（青の２） 第 図（１の３） 第 図（簀の４） 弔 図 第４ 図 （その１） 弔 図 （イの２）

Claims (1)

1. 【特許請求の範囲】 第１導電型の埋め込みコレクタ層上に形成された第２の
   導電型の単結晶半導体層をバイポーラトランジスタの活
   性領域となる第１の凸部と、コレクタ引き出し領域とな
   る第２の凸部とを形成する凸部形成工程と、 前記第１及び第２の凸部のまわりに絶縁膜を埋め込む第
   １の絶縁膜形成工程と、 前記第１の凸部のまわりに第１の溝を形成する第１の溝
   形成工程と、 前記溝内に導体層を埋め込む導体層形成工程と、 さらに基板表面全体に再び絶縁膜を形成する第２の絶縁
   膜形成工程と、 前記第２の絶縁膜に第１の開口を形成し前記第１の凸部
   の少なくとも一部を露呈せしめる第１の開口形成工程と
   、 前記開口に第１導電型の不純物を含む多結晶シリコンを
   埋め込み、熱工程を加えてエミッタを形成するエミッタ
   形成工程と、 前記第２の絶縁膜に第２の開口を形成し第２の凸部を露
   呈せしめると共に、第３の開口を形成し前記導体層の一
   部を露呈せしめる第２の開口形成工程と、 前記第１乃至第３の開口に電極を形成する 電極形成工程とを含むようにしたことを特徴とする半導
   体装置の製造方法。