JPH0786296A - 高速バイポーラトランジスタの製造方法 - Google Patents
高速バイポーラトランジスタの製造方法Info
- Publication number
- JPH0786296A JPH0786296A JP5226117A JP22611793A JPH0786296A JP H0786296 A JPH0786296 A JP H0786296A JP 5226117 A JP5226117 A JP 5226117A JP 22611793 A JP22611793 A JP 22611793A JP H0786296 A JPH0786296 A JP H0786296A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- emitter
- base
- diffusion
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 105
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 29
- 239000007790 solid phase Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 abstract description 119
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 117
- 238000000605 extraction Methods 0.000 abstract description 29
- 238000000059 patterning Methods 0.000 abstract description 8
- 229910052796 boron Inorganic materials 0.000 description 24
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 21
- 229910052785 arsenic Inorganic materials 0.000 description 14
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000005465 channeling Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/035—Diffusion through a layer
Abstract
(57)【要約】
【目的】エミッタ・ポリシリコンをベース引き出しポリ
シリコンより先に形成する２層ポリシリコン・セルフア
ライン型高速バイポーラトランジスタを製造する際、ベ
ース、エミッタを２重拡散法により形成し得る製造方法
を提供する。 【構成】エミッタ・ポリシリコンをベース引き出しポリ
シリコンより先に形成する２層ポリシリコン・セルフア
ライン型の高速バイポーラトランジスタを製造する際、
ベース不純物を含む第１ポリシリコン１１をパターニン
グしたベース拡散源１１ａからの熱拡散により内部ベー
ス拡散層１４を形成し、さらに、ベース拡散源上にエミ
ッタ不純物を含む第２ポリシリコン１２を形成した後
に、ベース拡散源より狭い領域に第２ポリシリコン、第
１ポリシリコンを残存させるようにパターニングを行
い、この後、熱拡散によりエミッタ拡散層１９を形成す
ることを特徴とする。
シリコンより先に形成する２層ポリシリコン・セルフア
ライン型高速バイポーラトランジスタを製造する際、ベ
ース、エミッタを２重拡散法により形成し得る製造方法
を提供する。 【構成】エミッタ・ポリシリコンをベース引き出しポリ
シリコンより先に形成する２層ポリシリコン・セルフア
ライン型の高速バイポーラトランジスタを製造する際、
ベース不純物を含む第１ポリシリコン１１をパターニン
グしたベース拡散源１１ａからの熱拡散により内部ベー
ス拡散層１４を形成し、さらに、ベース拡散源上にエミ
ッタ不純物を含む第２ポリシリコン１２を形成した後
に、ベース拡散源より狭い領域に第２ポリシリコン、第
１ポリシリコンを残存させるようにパターニングを行
い、この後、熱拡散によりエミッタ拡散層１９を形成す
ることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、高速バイポーラトラン
ジスタの製造方法に係り、特にエミッタ・ポリシリコン
をベース引き出しポリシリコンより先に形成する２層セ
ルフアライン型トランジスタの製造に際して、ベース、
エミッタ拡散層を形成する不純物をポリシリコンから固
相拡散により導入する方法に関する。
ジスタの製造方法に係り、特にエミッタ・ポリシリコン
をベース引き出しポリシリコンより先に形成する２層セ
ルフアライン型トランジスタの製造に際して、ベース、
エミッタ拡散層を形成する不純物をポリシリコンから固
相拡散により導入する方法に関する。
【０００２】
【従来の技術】高速バイポーラトランジスタのベース、
エミッタを形成する際、ボロンのイオン注入により内部
ベースを形成し、砒素がドープされたポリシリコンを内
部ベース上に形成し、この砒素ドープポリシリコンより
砒素を内部ベース中に固相拡散してエミッタを形成する
方式が一般的である。
エミッタを形成する際、ボロンのイオン注入により内部
ベースを形成し、砒素がドープされたポリシリコンを内
部ベース上に形成し、この砒素ドープポリシリコンより
砒素を内部ベース中に固相拡散してエミッタを形成する
方式が一般的である。
【０００３】高速バイポーラトランジスタをより高速に
動作させるために、浅いベース、エミッタを形成しよう
とした際、ボロンのイオン注入法では、ボロンイオンの
チャネリングの影響とか、ボロンの拡散係数が高いこと
などの理由によって、浅いベース層の形成には限界があ
った。
動作させるために、浅いベース、エミッタを形成しよう
とした際、ボロンのイオン注入法では、ボロンイオンの
チャネリングの影響とか、ボロンの拡散係数が高いこと
などの理由によって、浅いベース層の形成には限界があ
った。
【０００４】これを克服する方法として、エミッタ・ポ
リシリコンからの固相拡散によって内部ベースを形成す
る方法が知られている。この方法は、ベース引き出しポ
リシリコンをエミッタ・ポリシリコンより先に形成する
２層ポリシリコン・セルフアライン型の高速バイポーラ
トランジスタの製造に際して適用されており、ＮＴＴ社
の提案に係るＳＳＴ（Super Self-aligned Transistor
）タイプや、ＩＢＭタイプなどが知られている。
リシリコンからの固相拡散によって内部ベースを形成す
る方法が知られている。この方法は、ベース引き出しポ
リシリコンをエミッタ・ポリシリコンより先に形成する
２層ポリシリコン・セルフアライン型の高速バイポーラ
トランジスタの製造に際して適用されており、ＮＴＴ社
の提案に係るＳＳＴ（Super Self-aligned Transistor
）タイプや、ＩＢＭタイプなどが知られている。
【０００５】しかし、上記したようにエミッタ・ポリシ
リコンを不純物拡散源としたｐ型、ｎ型不純物の２重拡
散によってベース、エミッタを形成する方法は、以下に
述べるように、（１）ベース、エミッタ拡散の制御性、
（２）内部／外部ベースのリンク領域形成に関して問題
がある。
リコンを不純物拡散源としたｐ型、ｎ型不純物の２重拡
散によってベース、エミッタを形成する方法は、以下に
述べるように、（１）ベース、エミッタ拡散の制御性、
（２）内部／外部ベースのリンク領域形成に関して問題
がある。
【０００６】即ち、ベース引き出しポリシリコンをエミ
ッタ・ポリシリコンより先に形成する２層ポリシリコン
・セルフアライン型の高速バイポーラ・トランジスタに
おいては、エミッタ・ポリシリコンはアスペクト比が非
常に高い孔の部分に堆積しており、エミッタ領域直上の
ポリシリコン厚さの制御性は良好ではなく、このエミッ
タ・ポリシリコンからのボロン拡散（ベース拡散）の制
御性が悪化する。
ッタ・ポリシリコンより先に形成する２層ポリシリコン
・セルフアライン型の高速バイポーラ・トランジスタに
おいては、エミッタ・ポリシリコンはアスペクト比が非
常に高い孔の部分に堆積しており、エミッタ領域直上の
ポリシリコン厚さの制御性は良好ではなく、このエミッ
タ・ポリシリコンからのボロン拡散（ベース拡散）の制
御性が悪化する。
【０００７】また、上記ボロン（Ｂ）の拡散時にエミッ
タ・ポリシリコンの粒径が大きくなり、このポリシリコ
ン中の砒素（Ａｓ）の拡散係数が大きく減少し、このポ
リシリコン中において砒素が濃度勾配を持ってしまう(
図１０参照) ので、上記ボロン拡散後の砒素拡散（エミ
ッタ拡散）に際して、砒素拡散の制御性も悪いという問
題がある。
タ・ポリシリコンの粒径が大きくなり、このポリシリコ
ン中の砒素（Ａｓ）の拡散係数が大きく減少し、このポ
リシリコン中において砒素が濃度勾配を持ってしまう(
図１０参照) ので、上記ボロン拡散後の砒素拡散（エミ
ッタ拡散）に際して、砒素拡散の制御性も悪いという問
題がある。
【０００８】また、前記２重拡散によってベース、エミ
ッタを形成する場合、内部ベースの形成とは別に外部ベ
ースと内部ベースとを連絡するためのｐ型のリンク領域
を形成する必要がある。このリンク領域の形成方法とし
て、エミッタ幅を決めるポリシリコンあるいは酸化膜の
サイドウォールを形成する前にイオン注入によりｐ型不
純物としてボロンを導入する方法がある。
ッタを形成する場合、内部ベースの形成とは別に外部ベ
ースと内部ベースとを連絡するためのｐ型のリンク領域
を形成する必要がある。このリンク領域の形成方法とし
て、エミッタ幅を決めるポリシリコンあるいは酸化膜の
サイドウォールを形成する前にイオン注入によりｐ型不
純物としてボロンを導入する方法がある。
【０００９】このリンク領域は、後の工程で形成する内
部ベース拡散層に比べて十分に浅い拡散層である必要が
あることは自明であるが、前記したような２重拡散によ
ってベース、エミッタを形成する場合のベース接合深さ
は極めて浅く（0.15μｍ以下である）、上記リンク領域
の接合深さは0.10μｍ以下である必要がある。
部ベース拡散層に比べて十分に浅い拡散層である必要が
あることは自明であるが、前記したような２重拡散によ
ってベース、エミッタを形成する場合のベース接合深さ
は極めて浅く（0.15μｍ以下である）、上記リンク領域
の接合深さは0.10μｍ以下である必要がある。
【００１０】ところが、このような浅いｐ型拡散層をイ
オン注入法により得ることは、ボロンイオンのチャネリ
ングの影響があり、非常に困難である。前記リンク領域
を形成した実例としては、（１）チャネリング抑制とボ
ロンの実効注入エネルギを低くするためにＢＦ2 イオン
を注入し、さらに、リンク領域（ベース領域）よりやや
深い位置にｎ型不純物（リン）をイオン注入により導入
し、リンク領域直下のコレクタｎ型不純物濃度を高くす
ることにより接合深さを浅くする方法、あるいは、
（２）エミッタ・ポリシリコンの堆積前のエミッタ開口
酸化膜のエッチングに際して、基板表面をオーバ・エッ
チングすることにより内部ベース表面自体をリンク領域
表面より深い位置に形成し、内部ベースからみたリンク
領域の深さを浅くする方法がある。
オン注入法により得ることは、ボロンイオンのチャネリ
ングの影響があり、非常に困難である。前記リンク領域
を形成した実例としては、（１）チャネリング抑制とボ
ロンの実効注入エネルギを低くするためにＢＦ2 イオン
を注入し、さらに、リンク領域（ベース領域）よりやや
深い位置にｎ型不純物（リン）をイオン注入により導入
し、リンク領域直下のコレクタｎ型不純物濃度を高くす
ることにより接合深さを浅くする方法、あるいは、
（２）エミッタ・ポリシリコンの堆積前のエミッタ開口
酸化膜のエッチングに際して、基板表面をオーバ・エッ
チングすることにより内部ベース表面自体をリンク領域
表面より深い位置に形成し、内部ベースからみたリンク
領域の深さを浅くする方法がある。
【００１１】しかし、前者の方法（１）は次に述べるよ
うな問題点がある。即ち、２重拡散によるベース、エミ
ッタの形成に際しては、ベース、エミッタ共にエミッタ
・ポリシリコンからの固相拡散を利用するので、活性領
域にイオン注入による照射欠陥が無いという長所をもつ
にも拘らず、リンク領域形成のためにＢＦ2 イオンの注
入を行うと、通常のバイポーラ・トランジスタにおける
ベースのボロンイオン注入に比較しても多量の照射欠陥
が導入されてしまう。
うな問題点がある。即ち、２重拡散によるベース、エミ
ッタの形成に際しては、ベース、エミッタ共にエミッタ
・ポリシリコンからの固相拡散を利用するので、活性領
域にイオン注入による照射欠陥が無いという長所をもつ
にも拘らず、リンク領域形成のためにＢＦ2 イオンの注
入を行うと、通常のバイポーラ・トランジスタにおける
ベースのボロンイオン注入に比較しても多量の照射欠陥
が導入されてしまう。
【００１２】また、後者の方法（２）は、基板表面をオ
ーバ・エッチングする際、エッチングを精度よく行うこ
とが困難であり、また、オーバエッチングされた基板の
側面がエミッタ表面として働くので、実効的なエミッタ
幅が変化してしまう。
ーバ・エッチングする際、エッチングを精度よく行うこ
とが困難であり、また、オーバエッチングされた基板の
側面がエミッタ表面として働くので、実効的なエミッタ
幅が変化してしまう。
【００１３】この問題点を解決すべく、本願発明者は、
特願平３−３４３１９８号「高速バイポーラトランジス
タの製造方法」により、前記ＳＳＴをベースとしたトラ
ンジスタを製造する際の２重拡散の方法、リンク領域の
形成法に関して提案した。
特願平３−３４３１９８号「高速バイポーラトランジス
タの製造方法」により、前記ＳＳＴをベースとしたトラ
ンジスタを製造する際の２重拡散の方法、リンク領域の
形成法に関して提案した。
【００１４】しかし、前記したようにベース引き出しポ
リシリコンをエミッタ・ポリシリコンより先に形成する
２層ポリシリコン・セルフアライン型の高速バイポーラ
トランジスタにおいては、前記したようにアスペクト比
が非常に高い孔の部分に堆積されたエミッタ・ポリシリ
コンからのボロン拡散（ベース拡散）を行うので、どう
してもベース拡散層の制御性は優れたものにはならず、
限界が存在する。
リシリコンをエミッタ・ポリシリコンより先に形成する
２層ポリシリコン・セルフアライン型の高速バイポーラ
トランジスタにおいては、前記したようにアスペクト比
が非常に高い孔の部分に堆積されたエミッタ・ポリシリ
コンからのボロン拡散（ベース拡散）を行うので、どう
してもベース拡散層の制御性は優れたものにはならず、
限界が存在する。
【００１５】一方、前記ベース引き出しポリシリコンと
エミッタ・ポリシリコンの形成順序を逆にした場合、つ
まり、エミッタ・ポリシリコンをベース引き出しポリシ
リコンより先に形成する２層ポリシリコン・セルフアラ
イン型の高速トランジスタは、エミッタ・ポリシリコン
が平面的に堆積されているので、このエミッタ・ポリシ
リコンからのボロン拡散（ベース拡散）の制御性は非常
に良好である。
エミッタ・ポリシリコンの形成順序を逆にした場合、つ
まり、エミッタ・ポリシリコンをベース引き出しポリシ
リコンより先に形成する２層ポリシリコン・セルフアラ
イン型の高速トランジスタは、エミッタ・ポリシリコン
が平面的に堆積されているので、このエミッタ・ポリシ
リコンからのボロン拡散（ベース拡散）の制御性は非常
に良好である。
【００１６】しかし、上記したようなエミッタ・ポリシ
リコンをベース引き出しポリシリコンより先に形成する
２層ポリシリコン・セルフアライン型の高速バイポーラ
トランジスタを製造する際、従来は、パターニングされ
たエミッタ・ポリシリコンのパターン自体に対して自己
整合的にエミッタ拡散層を形成する方法を採用している
ので、前述した２重拡散の方法を適用することは不可能
である。
リコンをベース引き出しポリシリコンより先に形成する
２層ポリシリコン・セルフアライン型の高速バイポーラ
トランジスタを製造する際、従来は、パターニングされ
たエミッタ・ポリシリコンのパターン自体に対して自己
整合的にエミッタ拡散層を形成する方法を採用している
ので、前述した２重拡散の方法を適用することは不可能
である。
【００１７】即ち、従来のＮＰＮ型トランジスタの製造
に際して２重拡散法を適用しようとすると、ベース、エ
ミッタの所望濃度と、ボロン、砒素の拡散係数の関係に
より、まず、ベース不純物であるボロンを含むエミッタ
・ポリシリコンからボロンを拡散し、次に、エミッタ不
純物である砒素をエミッタ・ポリシリコンに導入した後
に砒素を拡散する必要がある。
に際して２重拡散法を適用しようとすると、ベース、エ
ミッタの所望濃度と、ボロン、砒素の拡散係数の関係に
より、まず、ベース不純物であるボロンを含むエミッタ
・ポリシリコンからボロンを拡散し、次に、エミッタ不
純物である砒素をエミッタ・ポリシリコンに導入した後
に砒素を拡散する必要がある。
【００１８】この際、ボロンを含むエミッタ・ポリシリ
コンをパターニングした後に、このパターニングされた
ポリシリコン中にエミッタ拡散のために必要な砒素を導
入することが不可能である。
コンをパターニングした後に、このパターニングされた
ポリシリコン中にエミッタ拡散のために必要な砒素を導
入することが不可能である。
【００１９】
【発明が解決しようとする課題】上記したように従来
は、エミッタ・ポリシリコンをベース引き出しポリシリ
コンより先に形成する２層ポリシリコン・セルフアライ
ン型高速バイポーラトランジスタの製造に際して、エミ
ッタ・ポリシリコンを不純物拡散源としたｐ型、ｎ型不
純物の２重拡散によってベース、エミッタを順に形成す
る２重拡散法を適用することが不可能であるという問題
があった。
は、エミッタ・ポリシリコンをベース引き出しポリシリ
コンより先に形成する２層ポリシリコン・セルフアライ
ン型高速バイポーラトランジスタの製造に際して、エミ
ッタ・ポリシリコンを不純物拡散源としたｐ型、ｎ型不
純物の２重拡散によってベース、エミッタを順に形成す
る２重拡散法を適用することが不可能であるという問題
があった。
【００２０】本発明は上記の問題点を解決すべくなされ
たもので、エミッタ・ポリシリコンをベース引き出しポ
リシリコンより先に形成する２層ポリシリコン・セルフ
アライン型高速バイポーラトランジスタを製造する際、
ベース、エミッタ拡散層を順に形成するための不純物を
ポリシリコンから固相拡散により導入でき、ベース、エ
ミッタを２重拡散法により形成し得る高速バイポーラト
ランジスタの製造方法を提供することを目的とする。
たもので、エミッタ・ポリシリコンをベース引き出しポ
リシリコンより先に形成する２層ポリシリコン・セルフ
アライン型高速バイポーラトランジスタを製造する際、
ベース、エミッタ拡散層を順に形成するための不純物を
ポリシリコンから固相拡散により導入でき、ベース、エ
ミッタを２重拡散法により形成し得る高速バイポーラト
ランジスタの製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明の高速バイポーラ
トランジスタの製造方法は、第１導電型の第１の不純物
を含む半導体基板上に第２導電型の第２の不純物を含む
第１多結晶半導体膜を形成する工程と、異方性エッチン
グにより、前記第１多結晶半導体膜のうち所望の部位の
み残存させる工程と、熱拡散により前記第１多結晶半導
体膜より前記第２の不純物を前記半導体基板中に固相拡
散する工程と、前記半導体基板上に第１導電型の第３の
不純物を含む第２多結晶半導体膜を形成する工程と、前
記半導体基板上に第１絶縁膜を形成する工程と、異方性
エッチングにより、前記残存させた第１多結晶半導体の
領域より狭い部位にのみ前記第１絶縁膜、第２多結晶半
導体膜、第１多結晶半導体膜を残存させる工程と、熱拡
散により、前記第２多結晶半導体膜から第３の不純物を
前記第１多結晶半導体膜および半導体基板中に固相拡散
する工程と、前記半導体基板上に第２絶縁膜を形成する
工程と、異方性エッチングにより、前記第２絶縁膜をエ
ッチングする工程と、前記半導体基板上に第２導電型の
第２の不純物を含む第３多結晶半導体膜を形成する工程
と、熱拡散法により、上記第３多結晶半導体膜から第２
の不純物を半導体基板中に拡散させる工程とを具備する
ことを特徴とする。
トランジスタの製造方法は、第１導電型の第１の不純物
を含む半導体基板上に第２導電型の第２の不純物を含む
第１多結晶半導体膜を形成する工程と、異方性エッチン
グにより、前記第１多結晶半導体膜のうち所望の部位の
み残存させる工程と、熱拡散により前記第１多結晶半導
体膜より前記第２の不純物を前記半導体基板中に固相拡
散する工程と、前記半導体基板上に第１導電型の第３の
不純物を含む第２多結晶半導体膜を形成する工程と、前
記半導体基板上に第１絶縁膜を形成する工程と、異方性
エッチングにより、前記残存させた第１多結晶半導体の
領域より狭い部位にのみ前記第１絶縁膜、第２多結晶半
導体膜、第１多結晶半導体膜を残存させる工程と、熱拡
散により、前記第２多結晶半導体膜から第３の不純物を
前記第１多結晶半導体膜および半導体基板中に固相拡散
する工程と、前記半導体基板上に第２絶縁膜を形成する
工程と、異方性エッチングにより、前記第２絶縁膜をエ
ッチングする工程と、前記半導体基板上に第２導電型の
第２の不純物を含む第３多結晶半導体膜を形成する工程
と、熱拡散法により、上記第３多結晶半導体膜から第２
の不純物を半導体基板中に拡散させる工程とを具備する
ことを特徴とする。
【００２２】
【作用】本発明によれば、エミッタ・ポリシリコンをベ
ース引き出しポリシリコンより先に形成する２層ポリシ
リコン・セルフアライン型の高速バイポーラトランジス
タを製造する際、ベース不純物を含む第１ポリシリコン
をパターニングしたベース拡散源から固相拡散により内
部ベース拡散層を形成し、さらに、前記ベース拡散源上
にエミッタ不純物を含む第２ポリシリコンを形成した後
に、前記ベース拡散源より狭い領域に第２ポリシリコ
ン、第１ポリシリコンを残存させるようにパターニング
を行い、この後、上記第２ポリシリコンからの固相拡散
によりエミッタ拡散層を形成することが可能である。
ース引き出しポリシリコンより先に形成する２層ポリシ
リコン・セルフアライン型の高速バイポーラトランジス
タを製造する際、ベース不純物を含む第１ポリシリコン
をパターニングしたベース拡散源から固相拡散により内
部ベース拡散層を形成し、さらに、前記ベース拡散源上
にエミッタ不純物を含む第２ポリシリコンを形成した後
に、前記ベース拡散源より狭い領域に第２ポリシリコ
ン、第１ポリシリコンを残存させるようにパターニング
を行い、この後、上記第２ポリシリコンからの固相拡散
によりエミッタ拡散層を形成することが可能である。
【００２３】従って、ベース引き出しポリシリコンをエ
ミッタポリシリコンより先に形成する２層ポリシリコン
・セルフアライン型の高速バイポーラトランジスタに２
重拡散法を適用する場合に比べて、拡散層の制御性がよ
り優れたものとなる。
ミッタポリシリコンより先に形成する２層ポリシリコン
・セルフアライン型の高速バイポーラトランジスタに２
重拡散法を適用する場合に比べて、拡散層の制御性がよ
り優れたものとなる。
【００２４】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１乃至図９は、本発明の一実施例に係る
バイポーラ・トランジスタの形成方法の一例を示してい
る。
に説明する。図１乃至図９は、本発明の一実施例に係る
バイポーラ・トランジスタの形成方法の一例を示してい
る。
【００２５】まず、図１に示すように、シリコン基板の
Ｎ+ 型埋込み層１上にＮ- 型エピタキシャル層（コレク
タ層）２を1.0 μｍ成長させ、このエピタキシャル層２
の表面を30ｎｍ酸化して第１酸化膜３を形成する。
Ｎ+ 型埋込み層１上にＮ- 型エピタキシャル層（コレク
タ層）２を1.0 μｍ成長させ、このエピタキシャル層２
の表面を30ｎｍ酸化して第１酸化膜３を形成する。
【００２６】次に、ＣＶＤ（化学気相成長）法により前
記第１酸化膜３上に第１窒化膜４を100 ｎｍ堆積し、さ
らに、ＣＶＤ法により上記第１窒化膜４上に第２酸化膜
５を1.0 μｍ堆積する。
記第１酸化膜３上に第１窒化膜４を100 ｎｍ堆積し、さ
らに、ＣＶＤ法により上記第１窒化膜４上に第２酸化膜
５を1.0 μｍ堆積する。
【００２７】次に、上記第２酸化膜５上にトレンチアイ
ソレーション形成用のレジストパターンを形成し、ＲＩ
Ｅ（反応性イオンエッチング）法により基板の素子分離
領域形成予定部上に対応する前記第２酸化膜５、第１窒
化膜４、第１酸化膜３をエッチングして開口する。
ソレーション形成用のレジストパターンを形成し、ＲＩ
Ｅ（反応性イオンエッチング）法により基板の素子分離
領域形成予定部上に対応する前記第２酸化膜５、第１窒
化膜４、第１酸化膜３をエッチングして開口する。
【００２８】次に、上記第２酸化膜５、第１窒化膜４、
第１酸化膜３の開口部内面を含む基板上全面に、ＣＶＤ
法によりリン濃度が４％のＰＳＧ（リン・シリケートガ
ラス）膜６を30ｎｍ堆積し、これを熱拡散することによ
り、基板中にＮ+ 拡散層（コレクタ電極）７を形成す
る。
第１酸化膜３の開口部内面を含む基板上全面に、ＣＶＤ
法によりリン濃度が４％のＰＳＧ（リン・シリケートガ
ラス）膜６を30ｎｍ堆積し、これを熱拡散することによ
り、基板中にＮ+ 拡散層（コレクタ電極）７を形成す
る。
【００２９】次に、前記第２酸化膜５をマスクとして、
ＲＩＥによりシリコン基板を6.0 μｍエッチングするこ
とにより、図２に示すように、トレンチを形成する。次
に、熱酸化によりトレンチ側壁に第３酸化膜８を50ｎｍ
形成することにより、トレンチアイソレーション（素子
分離領域）を形成する。
ＲＩＥによりシリコン基板を6.0 μｍエッチングするこ
とにより、図２に示すように、トレンチを形成する。次
に、熱酸化によりトレンチ側壁に第３酸化膜８を50ｎｍ
形成することにより、トレンチアイソレーション（素子
分離領域）を形成する。
【００３０】次に、トレンチを埋め込むために第１ポリ
シリコン９を2.0 μｍ堆積し、前記第１窒化膜４をスト
ッパーにしてポリッシングを行うことにより、第１ポリ
シリコン９をトレンチ部にのみ残存させる。
シリコン９を2.0 μｍ堆積し、前記第１窒化膜４をスト
ッパーにしてポリッシングを行うことにより、第１ポリ
シリコン９をトレンチ部にのみ残存させる。
【００３１】次に、前記第１窒化膜４をパターニングし
て素子領域上にのみ第１窒化膜４を残存させ、この第１
窒化膜のパターンを用いたＬＯＣＯＳ（選択酸化）法に
より、図３に示すように、700 ｎｍの第３酸化膜１０を
トレンチ部上に形成する。この後、上記第１窒化膜４を
除去し、さらに、素子領域上の第１酸化膜３を除去す
る。
て素子領域上にのみ第１窒化膜４を残存させ、この第１
窒化膜のパターンを用いたＬＯＣＯＳ（選択酸化）法に
より、図３に示すように、700 ｎｍの第３酸化膜１０を
トレンチ部上に形成する。この後、上記第１窒化膜４を
除去し、さらに、素子領域上の第１酸化膜３を除去す
る。
【００３２】次に、図４に示すように、ＣＶＤ法により
基板上全面に第２ポリシリコン（エミッタ・ポリシリコ
ン）１１を150 ｎｍ堆積させた後、この第２ポリシリコ
ン１１中に、イオン注入によりボロンイオン（Ｂ+ ）を
所望のベース濃度に対応して１×１０14〜１×１０15io
ns／cm2 程度導入する。
基板上全面に第２ポリシリコン（エミッタ・ポリシリコ
ン）１１を150 ｎｍ堆積させた後、この第２ポリシリコ
ン１１中に、イオン注入によりボロンイオン（Ｂ+ ）を
所望のベース濃度に対応して１×１０14〜１×１０15io
ns／cm2 程度導入する。
【００３３】次に、図５に示すように、前記第２ポリシ
リコン１１をエミッタ領域形成予定部よりも広い領域に
残存させる（換言すれば、コレクタ引き出し電極形成予
定部より広い領域を除去する) ように異方性エッチング
（例えばＲＩＥ）によりエッチングを行なうことによ
り、ベース拡散源１１ａを形成する。
リコン１１をエミッタ領域形成予定部よりも広い領域に
残存させる（換言すれば、コレクタ引き出し電極形成予
定部より広い領域を除去する) ように異方性エッチング
（例えばＲＩＥ）によりエッチングを行なうことによ
り、ベース拡散源１１ａを形成する。
【００３４】さらに、外方拡散防止用の酸化膜（図示せ
ず）をＣＶＤ法により堆積した後、900 〜950 ℃、10〜
30分程のアニールを行なうことにより、ベース拡散源１
１ａ中のボロンを基板中に拡散させ、Ｐ- 型の内部ベー
ス拡散層１４を形成する。
ず）をＣＶＤ法により堆積した後、900 〜950 ℃、10〜
30分程のアニールを行なうことにより、ベース拡散源１
１ａ中のボロンを基板中に拡散させ、Ｐ- 型の内部ベー
ス拡散層１４を形成する。
【００３５】次に、図６に示すように、前記外方拡散防
止用の酸化膜を除去した後、ＣＶＤ法により基板上全面
に第３ポリシリコン１２を100 ｎｍ堆積させた後、この
第３ポリシリコン１２中に、イオン注入により砒素イオ
ン（Ａｓ+ ）を所望のエミッタ濃度に対応して１×１０
16ions／cm2 程度導入する。
止用の酸化膜を除去した後、ＣＶＤ法により基板上全面
に第３ポリシリコン１２を100 ｎｍ堆積させた後、この
第３ポリシリコン１２中に、イオン注入により砒素イオ
ン（Ａｓ+ ）を所望のエミッタ濃度に対応して１×１０
16ions／cm2 程度導入する。
【００３６】次に、図７に示すように、ＣＶＤ法により
基板上全面に第４酸化膜１３を400ｎｍ堆積し、この第
４酸化膜１３上にレジストパターン２１を形成する。そ
して、このレジストパターン２１をマスクとしてＲＩＥ
によりエッチングを行い、図８に示すように、エミッタ
領域形成予定部上（前記ベース拡散源１１ａより狭い領
域）に前記第４酸化膜１３および第３ポリシリコン１
２、第２ポリシリコン１１（エミッタ電極１５）を残存
させると同時に、素子分離領域上から素子形成領域上の
一部にわたって第４酸化膜１３、第３ポリシリコン１２
（コレクタ引き出し電極１２ａ）を残存させる。
基板上全面に第４酸化膜１３を400ｎｍ堆積し、この第
４酸化膜１３上にレジストパターン２１を形成する。そ
して、このレジストパターン２１をマスクとしてＲＩＥ
によりエッチングを行い、図８に示すように、エミッタ
領域形成予定部上（前記ベース拡散源１１ａより狭い領
域）に前記第４酸化膜１３および第３ポリシリコン１
２、第２ポリシリコン１１（エミッタ電極１５）を残存
させると同時に、素子分離領域上から素子形成領域上の
一部にわたって第４酸化膜１３、第３ポリシリコン１２
（コレクタ引き出し電極１２ａ）を残存させる。
【００３７】次に、前記レジストパターン２１を除去
し、外方拡散防止用の酸化膜（図示せず）をＣＶＤ法に
より堆積した後、900 〜1000℃、10〜30秒程のアニール
を行なう。これにより、エミッタ電極１５（第３ポリシ
リコン１２）中の砒素が第２ポリシリコン１１中および
基板中（内部ベース拡散層１４中）に拡散することによ
りエミッタ拡散層１９が形成され、前記コレクタ引き出
し電極１２ａ（第３ポリシリコン１２）中の砒素が基板
１２中およびＮ+ 拡散層７中に拡散することによりＮ+
拡散層７（コレクタ電極）と前記コレクタ引き出し電極
１２ａとの導通を得る。
し、外方拡散防止用の酸化膜（図示せず）をＣＶＤ法に
より堆積した後、900 〜1000℃、10〜30秒程のアニール
を行なう。これにより、エミッタ電極１５（第３ポリシ
リコン１２）中の砒素が第２ポリシリコン１１中および
基板中（内部ベース拡散層１４中）に拡散することによ
りエミッタ拡散層１９が形成され、前記コレクタ引き出
し電極１２ａ（第３ポリシリコン１２）中の砒素が基板
１２中およびＮ+ 拡散層７中に拡散することによりＮ+
拡散層７（コレクタ電極）と前記コレクタ引き出し電極
１２ａとの導通を得る。
【００３８】次に、図９に示すように、ＣＶＤ法により
基板上全面に第５酸化膜を400 ｎｍ形成し、ＲＩＥによ
りエッチバックを行なうことにより、エミッタ電極１５
の側壁とコレクタ引き出し電極１２ａの側壁に上記第５
酸化膜によるスペーサ１６を形成する。
基板上全面に第５酸化膜を400 ｎｍ形成し、ＲＩＥによ
りエッチバックを行なうことにより、エミッタ電極１５
の側壁とコレクタ引き出し電極１２ａの側壁に上記第５
酸化膜によるスペーサ１６を形成する。
【００３９】さらに、ＣＶＤ法により基板上全面に第４
ポリシリコン（ベース引き出しポリシリコン）１７を15
0 ｎｍ堆積し、これにボロンを５×１０15ions／cm2 程
度イオン注入法により導入する。
ポリシリコン（ベース引き出しポリシリコン）１７を15
0 ｎｍ堆積し、これにボロンを５×１０15ions／cm2 程
度イオン注入法により導入する。
【００４０】この後、外方拡散防止用の酸化膜（図示せ
ず）をＣＶＤ法にて堆積した後、900 〜1000℃、10〜30
秒程のアニールを行い、第４ポリシリコン１７中のボロ
ンを基板中に拡散させることにより、外部ベース拡散層
１８を形成する。
ず）をＣＶＤ法にて堆積した後、900 〜1000℃、10〜30
秒程のアニールを行い、第４ポリシリコン１７中のボロ
ンを基板中に拡散させることにより、外部ベース拡散層
１８を形成する。
【００４１】この後、通常の電極配線技術を用いて、ベ
ース、エミッタ、コレクタから配線を引き出すことで高
速バイポーラトランジスタを形成できる。上記実施例の
方法によれば、エミッタ・ポリシリコン１１、１２をベ
ース引き出しポリシリコン１７より先に形成する２層ポ
リシリコン・セルフアライン型の高速バイポーラトラン
ジスタを製造する際、ベース不純物を含む第１ポリシリ
コン１１をパターニングした後、熱拡散により上記第１
ポリシリコン１１からの固相拡散により内部ベース拡散
層１４を形成し、さらに、前記第１ポリシリコン１１上
にエミッタ不純物を含む第２ポリシリコン１２を形成し
た後に、前記パターニング後の第１ポリシリコン（ベー
ス拡散源１１ａ）より狭い領域に第２ポリシリコン１
２、第１ポリシリコン１１を残存させるようにパターニ
ングを行い、この後、熱拡散により上記第２ポリシリコ
ン１２からの固相拡散によりエミッタ拡散層１９を形成
することが可能である。
ース、エミッタ、コレクタから配線を引き出すことで高
速バイポーラトランジスタを形成できる。上記実施例の
方法によれば、エミッタ・ポリシリコン１１、１２をベ
ース引き出しポリシリコン１７より先に形成する２層ポ
リシリコン・セルフアライン型の高速バイポーラトラン
ジスタを製造する際、ベース不純物を含む第１ポリシリ
コン１１をパターニングした後、熱拡散により上記第１
ポリシリコン１１からの固相拡散により内部ベース拡散
層１４を形成し、さらに、前記第１ポリシリコン１１上
にエミッタ不純物を含む第２ポリシリコン１２を形成し
た後に、前記パターニング後の第１ポリシリコン（ベー
ス拡散源１１ａ）より狭い領域に第２ポリシリコン１
２、第１ポリシリコン１１を残存させるようにパターニ
ングを行い、この後、熱拡散により上記第２ポリシリコ
ン１２からの固相拡散によりエミッタ拡散層１９を形成
することが可能である。
【００４２】従って、ベース引き出しポリシリコンをエ
ミッタ・ポリシリコンより先に形成する２層ポリシリコ
ン・セルフアライン型の高速バイポーラトランジスタに
２重拡散法を適用する従来の方法に比べて、ベース拡散
層１２、エミッタ拡散層１６の制御性がより優れたもの
となる。
ミッタ・ポリシリコンより先に形成する２層ポリシリコ
ン・セルフアライン型の高速バイポーラトランジスタに
２重拡散法を適用する従来の方法に比べて、ベース拡散
層１２、エミッタ拡散層１６の制御性がより優れたもの
となる。
【００４３】なお、上記実施例では、エミッタ電極１５
・コレクタ引き出し電極１２ａからの拡散後に外部ベー
ス拡散を行ったが、外部ベース拡散とエミッタ電極・コ
レクタ引き出し電極からの拡散とを同時に行うように工
程を変更してもよい。
・コレクタ引き出し電極１２ａからの拡散後に外部ベー
ス拡散を行ったが、外部ベース拡散とエミッタ電極・コ
レクタ引き出し電極からの拡散とを同時に行うように工
程を変更してもよい。
【００４４】即ち、図７に示したように、エミッタ電極
１５およびコレクタ引き出し電極１２ａのパターニング
を行なった後、レジストパターン２１を除去し、図９に
示したように、スペーサ１６を形成した後にベース引き
出しポリシリコン１７を堆積し、これにボロンをイオン
注入する。そして、外方拡散防止用の酸化膜（図示せ
ず）を堆積した後、アニールを行い、ベース引き出しポ
リシリコン１７中のボロンを拡散させて外部ベース拡散
層１８を形成すると同時に、エミッタ電極１５・コレク
タ引き出し電極１２ａ中の砒素を拡散させてエミッタ拡
散層１９を形成すると共にコレクタ電極７とコレクタ引
き出し電極１２ａとの導通を得るようにしてもよい。
１５およびコレクタ引き出し電極１２ａのパターニング
を行なった後、レジストパターン２１を除去し、図９に
示したように、スペーサ１６を形成した後にベース引き
出しポリシリコン１７を堆積し、これにボロンをイオン
注入する。そして、外方拡散防止用の酸化膜（図示せ
ず）を堆積した後、アニールを行い、ベース引き出しポ
リシリコン１７中のボロンを拡散させて外部ベース拡散
層１８を形成すると同時に、エミッタ電極１５・コレク
タ引き出し電極１２ａ中の砒素を拡散させてエミッタ拡
散層１９を形成すると共にコレクタ電極７とコレクタ引
き出し電極１２ａとの導通を得るようにしてもよい。
【００４５】
【発明の効果】上述したように本発明の高速バイポーラ
トランジスタの製造方法によれば、エミッタ・ポリシリ
コンをベース引き出しポリシリコンより先に形成する２
層ポリシリコン・セルフアライン型の高速バイポーラト
ランジスタを製造する際、ベース、エミッタ拡散層を順
に形成するための不純物をポリシリコンから固相拡散に
より導入でき、ベース、エミッタを２重拡散法により形
成することが可能となり、より浅いベース、エミッタプ
ロファイルを得ることが可能となった。
トランジスタの製造方法によれば、エミッタ・ポリシリ
コンをベース引き出しポリシリコンより先に形成する２
層ポリシリコン・セルフアライン型の高速バイポーラト
ランジスタを製造する際、ベース、エミッタ拡散層を順
に形成するための不純物をポリシリコンから固相拡散に
より導入でき、ベース、エミッタを２重拡散法により形
成することが可能となり、より浅いベース、エミッタプ
ロファイルを得ることが可能となった。
【００４６】また、ベース引き出しポリシリコンをエミ
ッタポリシリコンより先に形成する２層ポリシリコン・
セルフアライン型の高速バイポーラトランジスタに２重
拡散法を適用する場合に比べて、拡散層の制御性がより
優れたものとなる。
ッタポリシリコンより先に形成する２層ポリシリコン・
セルフアライン型の高速バイポーラトランジスタに２重
拡散法を適用する場合に比べて、拡散層の制御性がより
優れたものとなる。
【図１】本発明の高速バイポーラトランジスタの製造方
法の第１実施例に係るの製造工程の一部を示す断面図。
法の第１実施例に係るの製造工程の一部を示す断面図。
【図２】図１の工程に続く工程を示す断面図。
【図３】図２の工程に続く工程を示す断面図。
【図４】図３の工程に続く工程を示す断面図。
【図５】図４の工程に続く工程を示す断面図。
【図６】図５の工程に続く工程を示す断面図。
【図７】図６の工程に続く工程を示す断面図。
【図８】図７の工程に続く工程を示す断面図。
【図９】図８の工程に続く工程を示す断面図。
【図１０】従来のベース引き出しポリシリコンをエミッ
タ・ポリシリコンより先に形成する２層ポリシリコン・
セルフアライン型の高速バイポーラ・トランジスタの製
造方法において、エミッタ・ポリシリコンを不純物拡散
源としたｐ型、ｎ型不純物の２重拡散によってベース、
エミッタを形成する際、エミッタ・ポリシリコン中にお
けるボロン、砒素の濃度勾配の一例を示す特性図。
タ・ポリシリコンより先に形成する２層ポリシリコン・
セルフアライン型の高速バイポーラ・トランジスタの製
造方法において、エミッタ・ポリシリコンを不純物拡散
源としたｐ型、ｎ型不純物の２重拡散によってベース、
エミッタを形成する際、エミッタ・ポリシリコン中にお
けるボロン、砒素の濃度勾配の一例を示す特性図。
１…Ｎ+ 型埋込み層、２…Ｎ- 型エピタキシャル層、３
…第１酸化膜、４…第１窒化膜、５…第２酸化膜、６…
ＰＳＧ膜、７…Ｎ+ 拡散層、８…第３酸化膜、９…第１
ポリシリコン、１０…第３酸化膜、１２…第２ポリシリ
コン、１１ａ…ベース拡散源、１３…第３ポリシリコ
ン、１２ａ…コレクタ引き出し電極、１３…第４酸化
膜、１４…内部ベース拡散層、１５…エミッタ電極、１
６…第５酸化膜からなるスペーサ、１７…第４ポリシリ
コン、１８…外部ベース拡散層、１９…エミッタ拡散
層。
…第１酸化膜、４…第１窒化膜、５…第２酸化膜、６…
ＰＳＧ膜、７…Ｎ+ 拡散層、８…第３酸化膜、９…第１
ポリシリコン、１０…第３酸化膜、１２…第２ポリシリ
コン、１１ａ…ベース拡散源、１３…第３ポリシリコ
ン、１２ａ…コレクタ引き出し電極、１３…第４酸化
膜、１４…内部ベース拡散層、１５…エミッタ電極、１
６…第５酸化膜からなるスペーサ、１７…第４ポリシリ
コン、１８…外部ベース拡散層、１９…エミッタ拡散
層。
Claims (2)
- 【請求項１】 第１導電型の第１の不純物を含む半導体
基板上に第２導電型の第２の不純物を含む第１多結晶半
導体膜を形成する工程と、 異方性エッチングにより、前記第１多結晶半導体膜のう
ち所望の部位のみ残存させる工程と、 熱拡散により前記第１多結晶半導体膜より前記第２の不
純物を前記半導体基板中に固相拡散する工程と、 前記半導体基板上に第１導電型の第３の不純物を含む第
２多結晶半導体膜を形成する工程と、 前記半導体基板上に第１絶縁膜を形成する工程と、 異方性エッチングにより、前記残存させた第１多結晶半
導体の領域より狭い部位にのみ前記第１絶縁膜、第２多
結晶半導体膜、第１多結晶半導体膜を残存させる工程
と、 熱拡散により、前記第２多結晶半導体膜から第３の不純
物を前記第１多結晶半導体膜および半導体基板中に固相
拡散する工程と、 前記半導体基板上に第２絶縁膜を形成する工程と、 異方性エッチングにより、前記第２絶縁膜をエッチング
する工程と、 前記半導体基板上に第２導電型の第２の不純物を含む第
３多結晶半導体膜を形成する工程と、 熱拡散法により、上記第３多結晶半導体膜から第２の不
純物を半導体基板中に拡散させる工程とを具備すること
を特徴とする高速バイポーラトランジスタの製造方法。 - 【請求項２】 第１導電型の第１の不純物を含む半導体
基板上に第２導電型の第２の不純物を含む第１多結晶半
導体膜を形成する工程と、 異方性エッチングにより、前記第１多結晶半導体膜のう
ち所望の部位のみ残存させる工程と、 熱拡散により前記第１多結晶半導体膜より前記第２の不
純物を前記半導体基板中に固相拡散する工程と、 前記半導体基板上に第１導電型の第３の不純物を含む第
２多結晶半導体膜を形成する工程と、 前記半導体基板上に第１絶縁膜を形成する工程と、 異方性エッチングにより、前記残存させた第１多結晶半
導体の領域よりさらに狭い部位にのみ前記第１絶縁膜、
第２多結晶半導体膜、第１多結晶半導体膜を残存させる
工程と、 前記半導体基板上に第２絶縁膜を形成する工程と、 異方性エッチングにより、前記第２絶縁膜をエッチング
する工程と、 前記半導体基板上に第２導電型の第２の不純物を含む第
３多結晶半導体膜を形成する工程と、 熱拡散により、上記第３多結晶半導体膜から第２の不純
物を半導体基板中に拡散させると同時に、前記第２多結
晶半導体膜から第３の不純物を前記第１多結晶半導体膜
および半導体基板中に固相拡散する工程とを具備するこ
とを特徴とする高速バイポーラトランジスタの製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226117A JPH0786296A (ja) | 1993-09-10 | 1993-09-10 | 高速バイポーラトランジスタの製造方法 |
| US08/302,199 US5488002A (en) | 1993-09-10 | 1994-09-08 | Method for manufacturing self-aligned bipolar transistors using double diffusion |
| KR1019940022841A KR0169266B1 (ko) | 1993-09-10 | 1994-09-10 | 고속 바이폴라 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226117A JPH0786296A (ja) | 1993-09-10 | 1993-09-10 | 高速バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786296A true JPH0786296A (ja) | 1995-03-31 |
Family
ID=16840108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5226117A Pending JPH0786296A (ja) | 1993-09-10 | 1993-09-10 | 高速バイポーラトランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5488002A (ja) |
| JP (1) | JPH0786296A (ja) |
| KR (1) | KR0169266B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472703B1 (en) | 1995-06-05 | 2002-10-29 | Fujitsu Limited | Semiconductor memory device and method for fabricating the same |
| JP2005150509A (ja) * | 2003-11-18 | 2005-06-09 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2008021747A (ja) * | 2006-07-11 | 2008-01-31 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法及び半導体装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0151011B1 (ko) * | 1994-11-30 | 1998-10-01 | 김광호 | 바이폴라 트랜지스터 및 그 제조방법 |
| US5616508A (en) * | 1995-01-09 | 1997-04-01 | Texas Instruments Incorporated | High speed bipolar transistor using a patterned etch stop and diffusion source |
| KR0182000B1 (ko) * | 1995-12-28 | 1999-04-15 | 김광호 | 바이폴라 트랜지스터의 제조방법 |
| US5786623A (en) * | 1996-10-22 | 1998-07-28 | Foveonics, Inc. | Bipolar-based active pixel sensor cell with metal contact and increased capacitive coupling to the base region |
| DE19702320A1 (de) * | 1997-01-23 | 1998-07-30 | Siemens Ag | Vertikaler pnp-Transistor |
| US6617220B2 (en) * | 2001-03-16 | 2003-09-09 | International Business Machines Corporation | Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base |
| FR2826178B1 (fr) | 2001-06-13 | 2004-11-05 | St Microelectronics Sa | Procede de dopage d'un element actif de circuit integre a auto-alignement et circuit integre |
| US6894328B2 (en) * | 2002-08-13 | 2005-05-17 | Newport Fab, Llc | Self-aligned bipolar transistor having recessed spacers and method for fabricating same |
| JP5754397B2 (ja) * | 2012-03-09 | 2015-07-29 | 三菱電機株式会社 | 縦型トレンチｉｇｂｔの製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354699A (en) * | 1987-05-13 | 1994-10-11 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| US4960726A (en) * | 1989-10-19 | 1990-10-02 | International Business Machines Corporation | BiCMOS process |
| JP3127455B2 (ja) * | 1990-08-31 | 2001-01-22 | ソニー株式会社 | 半導体装置の製法 |
| JP2554813B2 (ja) * | 1991-01-07 | 1996-11-20 | 株式会社東芝 | 高速バイポ−ラトランジスタの製造方法 |
| US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| US5302535A (en) * | 1991-09-20 | 1994-04-12 | Nec Corporation | Method of manufacturing high speed bipolar transistor |
-
1993
- 1993-09-10 JP JP5226117A patent/JPH0786296A/ja active Pending
-
1994
- 1994-09-08 US US08/302,199 patent/US5488002A/en not_active Expired - Lifetime
- 1994-09-10 KR KR1019940022841A patent/KR0169266B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472703B1 (en) | 1995-06-05 | 2002-10-29 | Fujitsu Limited | Semiconductor memory device and method for fabricating the same |
| JP2005150509A (ja) * | 2003-11-18 | 2005-06-09 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2008021747A (ja) * | 2006-07-11 | 2008-01-31 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950010109A (ko) | 1995-04-26 |
| US5488002A (en) | 1996-01-30 |
| KR0169266B1 (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471525A (en) | Method for manufacturing semiconductor device utilizing two-step etch and selective oxidation to form isolation regions | |
| JPH03145759A (ja) | 半導体装置の製造方法 | |
| JP4077529B2 (ja) | トレンチ拡散ｍｏｓトランジスタの製造方法 | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH0557741B2 (ja) | ||
| JPH09102503A (ja) | 半導体装置およびその製造方法 | |
| JPH0241170B2 (ja) | ||
| JP2001023999A (ja) | 自己整合性バイポーラ・トランジスタの製造方法 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JPH05283520A (ja) | 半導体装置の製造方法 | |
| US6331727B1 (en) | Semiconductor device and method of fabricating the same | |
| JP2652995B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0831468B2 (ja) | 半導体装置の製造方法 | |
| JP3176606B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JP3063832B2 (ja) | 半導体装置の製造方法 | |
| JP4213298B2 (ja) | 半導体装置の製造方法 | |
| JP3077638B2 (ja) | 半導体装置の製造方法 | |
| JPS629226B2 (ja) | ||
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01181463A (ja) | 半導体装置の製造方法 | |
| JPS6259465B2 (ja) | ||
| JPH01300559A (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS6346769A (ja) | 半導体装置の製造方法 | |
| JPH04245438A (ja) | 半導体装置の製造方法 |