JP2554813B2 - 高速バイポ−ラトランジスタの製造方法 - Google Patents
高速バイポ−ラトランジスタの製造方法Info
- Publication number
- JP2554813B2 JP2554813B2 JP3343198A JP34319891A JP2554813B2 JP 2554813 B2 JP2554813 B2 JP 2554813B2 JP 3343198 A JP3343198 A JP 3343198A JP 34319891 A JP34319891 A JP 34319891A JP 2554813 B2 JP2554813 B2 JP 2554813B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- semiconductor film
- oxide film
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，高速度で動作するバイ
ポ−ラトランジスタの製造方法に関する。
ポ−ラトランジスタの製造方法に関する。
【０００２】
【従来の技術】従来，二層ポリシリコン・セルフアライ
ン型のバイポ−ラトランジスタのうち，最終的なエミッ
タ幅を規定するサイドウォ−ルを形成した後に内部ベ−
ス領域を形成するトランジスタの場合には，当該サイド
ウォ−ル直下に内部ベ−ス領域と同じ導電型の不純物拡
散層が形成され難い。つまり，内部ベ−ス領域と外部ベ
−ス領域が電気的に分離されてしまうことがある。そこ
で，当該トランジスタには，内部ベ−ス領域と外部ベ−
ス領域を結合するためのリンク領域を形成することが必
要となる。そして，前記リンク領域には，バイポ−ラト
ランジスタを高速度に動作させるため，抵抗値が小さい
ことが要求される。
ン型のバイポ−ラトランジスタのうち，最終的なエミッ
タ幅を規定するサイドウォ−ルを形成した後に内部ベ−
ス領域を形成するトランジスタの場合には，当該サイド
ウォ−ル直下に内部ベ−ス領域と同じ導電型の不純物拡
散層が形成され難い。つまり，内部ベ−ス領域と外部ベ
−ス領域が電気的に分離されてしまうことがある。そこ
で，当該トランジスタには，内部ベ−ス領域と外部ベ−
ス領域を結合するためのリンク領域を形成することが必
要となる。そして，前記リンク領域には，バイポ−ラト
ランジスタを高速度に動作させるため，抵抗値が小さい
ことが要求される。
【０００３】しかし，従来技術では，リンク領域のみに
高濃度な不純物を導入することが不可能である。なぜな
ら，リンク領域を形成するために不純物の導入を行う
と，内部ベ−スとなるべき領域（最終的なエミッタ開口
の直下）にも当該不純物が導入されてしまうためであ
る。つまり，リンク領域の低抵抗化には高濃度が要求さ
れるが，内部ベ−ス領域の濃度は，トランジスタの特性
を決めるものであるため，高濃度にできず，かつ，でき
るだけ浅いことが要求される。このため，リンク領域の
濃度は，内部ベ−スに影響を与えない程度に低い濃度で
なければならない。
高濃度な不純物を導入することが不可能である。なぜな
ら，リンク領域を形成するために不純物の導入を行う
と，内部ベ−スとなるべき領域（最終的なエミッタ開口
の直下）にも当該不純物が導入されてしまうためであ
る。つまり，リンク領域の低抵抗化には高濃度が要求さ
れるが，内部ベ−ス領域の濃度は，トランジスタの特性
を決めるものであるため，高濃度にできず，かつ，でき
るだけ浅いことが要求される。このため，リンク領域の
濃度は，内部ベ−スに影響を与えない程度に低い濃度で
なければならない。
【０００４】また，リンク領域は，一般に，ボロンをイ
オン注入することによって形成される場合が多い。この
場合，浅くて，高濃度な不純物拡散層が形成され難い。
そこで，従来は，リンク領域をできるだけ浅く設定する
ために，以下の方法が検討されている。
オン注入することによって形成される場合が多い。この
場合，浅くて，高濃度な不純物拡散層が形成され難い。
そこで，従来は，リンク領域をできるだけ浅く設定する
ために，以下の方法が検討されている。
【０００５】第一の方法は，ベ−ス領域を形成する部分
に，チャネリング効果を低減する，或いはイオンの飛程
を小さくする，という効果を持つイオンの散乱層を基板
中に形成した後，イオンを打ち込み，ベ−ス領域を薄く
形成する方法である。
に，チャネリング効果を低減する，或いはイオンの飛程
を小さくする，という効果を持つイオンの散乱層を基板
中に形成した後，イオンを打ち込み，ベ−ス領域を薄く
形成する方法である。
【０００６】第二の方法は，チャネリングの制御を行
い，ボロンの実効注入エネルギ−を低くするため，不純
物にＢＦ2 + 等のイオンを使用し，かつ，リンク領域の
直下にｎ型不純物として例えばリンを導入し，当該リン
ク領域の直下のコレクタの不純物の濃度を高くすること
で，結果としてリンク領域を浅くする方法である。
い，ボロンの実効注入エネルギ−を低くするため，不純
物にＢＦ2 + 等のイオンを使用し，かつ，リンク領域の
直下にｎ型不純物として例えばリンを導入し，当該リン
ク領域の直下のコレクタの不純物の濃度を高くすること
で，結果としてリンク領域を浅くする方法である。
【０００７】第三の方法は，エミッタポリシリコンの堆
積前にエミッタ開口の酸化膜をエッチングする際，基板
表面をオ−バ−エッチングすることにより，内部ベ−ス
領域表面をリンク領域表面よりも深い位置に形成し，内
部ベ−ス領域からみたリンク領域の深さを相対的に浅く
する方法である。
積前にエミッタ開口の酸化膜をエッチングする際，基板
表面をオ−バ−エッチングすることにより，内部ベ−ス
領域表面をリンク領域表面よりも深い位置に形成し，内
部ベ−ス領域からみたリンク領域の深さを相対的に浅く
する方法である。
【０００８】
【発明が解決しようとする課題】しかし，第一の方法
は，リンク領域の不純物のプロファイルが，基板の表面
部から内部へ進むにつれて，緩やかなカ−ブを描くた
め，基板の表面近傍に局所的に不純物の濃度が高いリン
ク領域を形成することができない欠点がある。また，第
二の方法は，不純物としてＢＦ2 + を使用するため，Ｆ
（弗素）により，トランジスタの特性が劣化する欠点が
ある。さらに，第一の方法および第二の方法ともに，イ
オン注入に起因する照射損傷が避けられず，特に第二の
方法では，不純物にＢ（ボロン）を使用する場合に比
べ，さらに照射損傷が大きくなる欠点がある。また，第
三の方法では，基板のエッチングを精度よく行うことが
困難であるのに加え，当該エッチングの深さに応じて，
実効的なエミッタ面積が変動するという欠点がある。
は，リンク領域の不純物のプロファイルが，基板の表面
部から内部へ進むにつれて，緩やかなカ−ブを描くた
め，基板の表面近傍に局所的に不純物の濃度が高いリン
ク領域を形成することができない欠点がある。また，第
二の方法は，不純物としてＢＦ2 + を使用するため，Ｆ
（弗素）により，トランジスタの特性が劣化する欠点が
ある。さらに，第一の方法および第二の方法ともに，イ
オン注入に起因する照射損傷が避けられず，特に第二の
方法では，不純物にＢ（ボロン）を使用する場合に比
べ，さらに照射損傷が大きくなる欠点がある。また，第
三の方法では，基板のエッチングを精度よく行うことが
困難であるのに加え，当該エッチングの深さに応じて，
実効的なエミッタ面積が変動するという欠点がある。
【０００９】本発明は，上記欠点を解決すべくなされた
もので，その目的は，内部ベ−ス領域と外部ベ−ス領域
を結合するリンク領域を，基板に照射損傷を与えること
なく，予め決められた深さに形成し，当該リンク領域の
抵抗値を低くすることである。
もので，その目的は，内部ベ−ス領域と外部ベ−ス領域
を結合するリンク領域を，基板に照射損傷を与えること
なく，予め決められた深さに形成し，当該リンク領域の
抵抗値を低くすることである。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め，本発明のバイポ−ラトランジスタの製造方法は，以
下の工程を備えている。すなわち，まず，第１導電型の
第１の不純物を含む基板上に第１の酸化膜を形成し，前
記第１の酸化膜上に窒化膜を形成し，前記窒化膜上に，
第２導電型の第２の不純物を含む第１の半導体膜を形成
し，前記第１の半導体膜上に第２の酸化膜を形成する。
次に，前記第２の酸化膜，および，前記第１の半導体膜
を，異方性エッチング法によりエッチングし，第１の開
口部を形成する。次に，前記第１の開口部下，および，
その近傍の前記窒化膜および前記第１の酸化膜をエッチ
ングし，前記第１の開口部の周囲であって前記基板と前
記第１の半導体膜の間にオ−バ−ハング部を形成する。
次に，全面に，前記オ−バ−ハング部を埋め込む第２の
半導体膜を形成する。そして，前記第１の半導体膜中の
第２の不純物を，熱拡散により，前記オ−バ−ハング部
の第２の半導体膜を通して前記基板中へ拡散させ，外部
ベ−ス領域およびリンク領域を形成する。次に，前記第
２の半導体膜をエッチングし，前記オ−バ−ハング部の
みに前記第２の半導体膜を残存させる。次に，全面に，
第３の酸化膜を形成した後，この第３の酸化膜に，前記
基板に達する第２の開口部を形成する。次に，前記第２
の開口部上に，第３の半導体膜を形成し，この第３の半
導体膜に，第２導電型の第３の不純物を注入する。次
に，前記第３の半導体膜中の第３の不純物を，熱拡散に
より，前記第２の開口部を通して前記基板中へ拡散さ
せ，内部ベ−ス領域を形成する。次に，前記第３の半導
体膜に，第１導電型の第４の不純物を注入する。次に，
前記第３の半導体膜中の第４の不純物を，熱拡散によ
り，前記第２の開口部を通して前記基板中へ拡散させ，
前記内部ベ−ス領域中にエミッタ領域を形成する。
め，本発明のバイポ−ラトランジスタの製造方法は，以
下の工程を備えている。すなわち，まず，第１導電型の
第１の不純物を含む基板上に第１の酸化膜を形成し，前
記第１の酸化膜上に窒化膜を形成し，前記窒化膜上に，
第２導電型の第２の不純物を含む第１の半導体膜を形成
し，前記第１の半導体膜上に第２の酸化膜を形成する。
次に，前記第２の酸化膜，および，前記第１の半導体膜
を，異方性エッチング法によりエッチングし，第１の開
口部を形成する。次に，前記第１の開口部下，および，
その近傍の前記窒化膜および前記第１の酸化膜をエッチ
ングし，前記第１の開口部の周囲であって前記基板と前
記第１の半導体膜の間にオ−バ−ハング部を形成する。
次に，全面に，前記オ−バ−ハング部を埋め込む第２の
半導体膜を形成する。そして，前記第１の半導体膜中の
第２の不純物を，熱拡散により，前記オ−バ−ハング部
の第２の半導体膜を通して前記基板中へ拡散させ，外部
ベ−ス領域およびリンク領域を形成する。次に，前記第
２の半導体膜をエッチングし，前記オ−バ−ハング部の
みに前記第２の半導体膜を残存させる。次に，全面に，
第３の酸化膜を形成した後，この第３の酸化膜に，前記
基板に達する第２の開口部を形成する。次に，前記第２
の開口部上に，第３の半導体膜を形成し，この第３の半
導体膜に，第２導電型の第３の不純物を注入する。次
に，前記第３の半導体膜中の第３の不純物を，熱拡散に
より，前記第２の開口部を通して前記基板中へ拡散さ
せ，内部ベ−ス領域を形成する。次に，前記第３の半導
体膜に，第１導電型の第４の不純物を注入する。次に，
前記第３の半導体膜中の第４の不純物を，熱拡散によ
り，前記第２の開口部を通して前記基板中へ拡散させ，
前記内部ベ−ス領域中にエミッタ領域を形成する。
【００１１】
【作用】上記の製造方法によれば，熱拡散により，第１
の半導体膜中の第２の不純物が，オ−バ−ハング部の第
２の半導体膜を通して，基板中へ拡散するため，外部ベ
−ス領域およびリンク領域が同時に形成される。しか
も，リンク領域は，十分に浅く形成することができる。
の半導体膜中の第２の不純物が，オ−バ−ハング部の第
２の半導体膜を通して，基板中へ拡散するため，外部ベ
−ス領域およびリンク領域が同時に形成される。しか
も，リンク領域は，十分に浅く形成することができる。
【００１２】
【実施例】以下，図面を参照しながら，本発明の一実施
例について詳細に説明する。
例について詳細に説明する。
【００１３】図１〜図９は，本発明の一実施例に係わる
バイポ−ラトランジスタの製造方法を示すものである。
まず，図１に示すように，フィ−ルド酸化膜１０２が，
選択酸化法により，例えばｎ+ 型領域とｎ- 型領域から
なる基板１０１の表面に形成される。なお，素子領域
は，フィ−ルド酸化膜１０２ａにより取り囲まれる。前
記素子領域上には，膜厚が５０［ｎｍ］程度の酸化膜１
０２が形成される。全面には，膜厚が１００［ｎｍ］程
度の窒化膜１０３が形成される。窒化膜１０３上には，
膜厚が４００［ｎｍ］程度のポリシリコン膜１０４が形
成される。また，注入量が１×１０16［ｃｍ-2］程度の
ボロン（Ｂ）が，イオン注入法により，ポリシリコン膜
１０４に注入される。なお，この実施例では，ボロンが
注入されたポリシリコン膜１０４に変えて，シリサイド
などの低抵抗値の導伝物質を使用してもよい。この後，
膜厚が５００［ｎｍ］程度の酸化膜１０５が，ＣＶＤ法
により，ポリシリコン膜１０４上に形成される。
バイポ−ラトランジスタの製造方法を示すものである。
まず，図１に示すように，フィ−ルド酸化膜１０２が，
選択酸化法により，例えばｎ+ 型領域とｎ- 型領域から
なる基板１０１の表面に形成される。なお，素子領域
は，フィ−ルド酸化膜１０２ａにより取り囲まれる。前
記素子領域上には，膜厚が５０［ｎｍ］程度の酸化膜１
０２が形成される。全面には，膜厚が１００［ｎｍ］程
度の窒化膜１０３が形成される。窒化膜１０３上には，
膜厚が４００［ｎｍ］程度のポリシリコン膜１０４が形
成される。また，注入量が１×１０16［ｃｍ-2］程度の
ボロン（Ｂ）が，イオン注入法により，ポリシリコン膜
１０４に注入される。なお，この実施例では，ボロンが
注入されたポリシリコン膜１０４に変えて，シリサイド
などの低抵抗値の導伝物質を使用してもよい。この後，
膜厚が５００［ｎｍ］程度の酸化膜１０５が，ＣＶＤ法
により，ポリシリコン膜１０４上に形成される。
【００１４】次に，図２に示すように，酸化膜１０５お
よびポリシリコン膜１０４が，異方性エッチングにより
順次エッチングされ，例えば幅が１．０［μｍ］程度の
四角形状のコンタクトホ−ル１０６が形成される。な
お，このコンタクトホ−ル１０６は，トランジスタの寸
法を決定する重要なパラメ−タである。この後，窒化膜
１０３が，温度が１４０〜１９０［℃］程度の熱燐酸液
で０．３５［μｍ］程度サイドエッチングされる。続け
て，酸化膜１０２がエッチングされ，オ−バ−ハング部
１０７が形成される。
よびポリシリコン膜１０４が，異方性エッチングにより
順次エッチングされ，例えば幅が１．０［μｍ］程度の
四角形状のコンタクトホ−ル１０６が形成される。な
お，このコンタクトホ−ル１０６は，トランジスタの寸
法を決定する重要なパラメ−タである。この後，窒化膜
１０３が，温度が１４０〜１９０［℃］程度の熱燐酸液
で０．３５［μｍ］程度サイドエッチングされる。続け
て，酸化膜１０２がエッチングされ，オ−バ−ハング部
１０７が形成される。
【００１５】次に，図３に示すように，膜厚が１５０
［ｎｍ］程度のポリシリコン膜１０８が，ＣＶＤ法によ
り，オ−バ−ハング部１０７を完全に埋め込むようにし
て形成される。また，酸化膜１０９が，ＣＶＤ法によ
り，ポリシリコン膜１０８上に形成される。
［ｎｍ］程度のポリシリコン膜１０８が，ＣＶＤ法によ
り，オ−バ−ハング部１０７を完全に埋め込むようにし
て形成される。また，酸化膜１０９が，ＣＶＤ法によ
り，ポリシリコン膜１０８上に形成される。
【００１６】次に，図４に示すように，外部ベ−ス領域
１１０およびリンク領域１１１が，熱拡散法により，同
時に基板１０１中に形成される。なお，外部ベ−ス領域
１１０およびリンク領域１１１が形成されるしくみは，
次のとうりである。すなわち，前記熱拡散法として，例
えば温度が８５０〜９００［℃］程度，時間が３０［ｍ
ｉｎ］程度の熱処理，または，温度が１０００〜１０５
０［℃］程度，時間が１０〜３０［ｓｅｃ］程度のＲＴ
Ａ（rapid thermalanneal）を行うと，ポリシリコン膜
１０４に含まれるボロンが，矢印に示すように，ポリシ
リコン膜１０８を通過して，基板１０１中に拡散するた
め，外部ベ−ス領域１１０およびリンク領域１１１が同
時に形成される。なお，ポリシリコン膜１０４からリン
ク領域１１１までの距離は，ポリシリコン膜１０４から
外部ベ−ス領域１１０までの距離よりも離れているた
め，ボロンがポリシリコン膜１０８を通過する距離も必
然的に長くなる。その結果，外部ベ−ス領域１１０より
も浅いリンク領域が形成される。
１１０およびリンク領域１１１が，熱拡散法により，同
時に基板１０１中に形成される。なお，外部ベ−ス領域
１１０およびリンク領域１１１が形成されるしくみは，
次のとうりである。すなわち，前記熱拡散法として，例
えば温度が８５０〜９００［℃］程度，時間が３０［ｍ
ｉｎ］程度の熱処理，または，温度が１０００〜１０５
０［℃］程度，時間が１０〜３０［ｓｅｃ］程度のＲＴ
Ａ（rapid thermalanneal）を行うと，ポリシリコン膜
１０４に含まれるボロンが，矢印に示すように，ポリシ
リコン膜１０８を通過して，基板１０１中に拡散するた
め，外部ベ−ス領域１１０およびリンク領域１１１が同
時に形成される。なお，ポリシリコン膜１０４からリン
ク領域１１１までの距離は，ポリシリコン膜１０４から
外部ベ−ス領域１１０までの距離よりも離れているた
め，ボロンがポリシリコン膜１０８を通過する距離も必
然的に長くなる。その結果，外部ベ−ス領域１１０より
も浅いリンク領域が形成される。
【００１７】次に，図５に示すように，ポリシリコン膜
１０８を等方的にエッチングし，このポリシリコン膜１
０８をオ−バ−ハング部１０７にのみ残存させる。次
に，図６に示すように，全面に，膜厚が１５０［ｎｍ］
程度の酸化膜１１２が，ＣＶＤ法により形成される。次
に，図７に示すように，膜厚が２５０［ｎｍ］程度のポ
リシリコン膜が，ＣＶＤ法により酸化膜１１２上に形成
される。この後，ポリシリコン膜が異方性エッチング法
によりエッチングされ，コンタクトホ−ル１０６内の酸
化膜１１２上にサイドウォ−ル１１３が形成される。次
に，図８に示すように，表面上に露出している酸化膜１
１２を異方性エッチング法により除去すると，基板１０
１上にコンタクトホ−ル１１４が形成される。
１０８を等方的にエッチングし，このポリシリコン膜１
０８をオ−バ−ハング部１０７にのみ残存させる。次
に，図６に示すように，全面に，膜厚が１５０［ｎｍ］
程度の酸化膜１１２が，ＣＶＤ法により形成される。次
に，図７に示すように，膜厚が２５０［ｎｍ］程度のポ
リシリコン膜が，ＣＶＤ法により酸化膜１１２上に形成
される。この後，ポリシリコン膜が異方性エッチング法
によりエッチングされ，コンタクトホ−ル１０６内の酸
化膜１１２上にサイドウォ−ル１１３が形成される。次
に，図８に示すように，表面上に露出している酸化膜１
１２を異方性エッチング法により除去すると，基板１０
１上にコンタクトホ−ル１１４が形成される。
【００１８】次に，図９に示すように，膜厚が２５０
［ｎｍ］程度のポリシリコン膜１１５が，ＣＶＤ法によ
り全面に形成される。また，図示しない酸化膜が，ポリ
シリコン膜１１５上に形成される。このポリシリコン膜
１１５には，注入量が５×１０14［ｃｍ-2］程度のボロ
ンが，イオン注入法により，ポリシリコン膜１１５に注
入される。この後，例えば温度が９５０［℃］程度，時
間が３０〜９０［ｍｉｎ］の熱処理を行い，ポリシリコ
ン膜１１５中のボロンを基板１０１へ拡散させ，内部ベ
−ス領域１１６を形成する。この時，ポリシリコン膜１
１５上の酸化膜は，ボロンのポリシリコン中のチャネリ
ングを抑制し，基板中にまで注入されることを抑制す
る。また，外方向拡散を防止する役割を果たす。また，
ポリシリコン膜１１５上に形成された酸化膜を除去す
る。このポリシリコン膜１１５には，注入量が１×１０
16［ｃｍ-2］程度のヒ素（Ａｓ）が，イオン注入法によ
り，ポリシリコン膜１１５に注入される。この後，図示
しない酸化膜が，ポリシリコン膜１１５上に形成され
る。そして，例えば温度が１０００〜１０５０［℃］，
時間が１０〜３０［ｓｅｃ］のＲＴＡを行い，ポリシリ
コン膜１１５中のヒ素を基板１０１へ拡散させ，エミッ
タ領域１１７を形成する。この時，ポリシリコン膜１１
５上の酸化膜は，ヒ素の外方向拡散を防止する役割を果
たす。この後，酸化膜は，除去される。なお，この実施
例では，ポリシリコン膜１１５に変えて，シリサイドな
どの低抵抗値の導伝物質を使用してもよい。
［ｎｍ］程度のポリシリコン膜１１５が，ＣＶＤ法によ
り全面に形成される。また，図示しない酸化膜が，ポリ
シリコン膜１１５上に形成される。このポリシリコン膜
１１５には，注入量が５×１０14［ｃｍ-2］程度のボロ
ンが，イオン注入法により，ポリシリコン膜１１５に注
入される。この後，例えば温度が９５０［℃］程度，時
間が３０〜９０［ｍｉｎ］の熱処理を行い，ポリシリコ
ン膜１１５中のボロンを基板１０１へ拡散させ，内部ベ
−ス領域１１６を形成する。この時，ポリシリコン膜１
１５上の酸化膜は，ボロンのポリシリコン中のチャネリ
ングを抑制し，基板中にまで注入されることを抑制す
る。また，外方向拡散を防止する役割を果たす。また，
ポリシリコン膜１１５上に形成された酸化膜を除去す
る。このポリシリコン膜１１５には，注入量が１×１０
16［ｃｍ-2］程度のヒ素（Ａｓ）が，イオン注入法によ
り，ポリシリコン膜１１５に注入される。この後，図示
しない酸化膜が，ポリシリコン膜１１５上に形成され
る。そして，例えば温度が１０００〜１０５０［℃］，
時間が１０〜３０［ｓｅｃ］のＲＴＡを行い，ポリシリ
コン膜１１５中のヒ素を基板１０１へ拡散させ，エミッ
タ領域１１７を形成する。この時，ポリシリコン膜１１
５上の酸化膜は，ヒ素の外方向拡散を防止する役割を果
たす。この後，酸化膜は，除去される。なお，この実施
例では，ポリシリコン膜１１５に変えて，シリサイドな
どの低抵抗値の導伝物質を使用してもよい。
【００１９】図１０〜図１６は，本発明の他の実施例に
係わるバイポ−ラトランジスタの製造方法を示すもので
ある。まず，図１０に示すように，フィ−ルド酸化膜２
０２ａが，選択酸化法により，例えばｎ+ 型領域とｎ-
型領域からなる基板１０１の表面に形成される。なお，
素子領域は，フィ−ルド酸化膜２０２ａにより取り囲ま
れている。前記素子領域上には，膜厚が５０［ｎｍ］程
度の酸化膜２０２が形成される。全面には，膜厚が１０
０［ｎｍ］程度の窒化膜２０３が形成される。窒化膜２
０３上には，膜厚が４００［ｎｍ］程度のポリシリコン
膜２０４が形成される。また，注入量が１×１０16［ｃ
ｍ-2］程度のボロン（Ｂ）が，イオン注入法により，ポ
リシリコン膜２０４に注入される。なお，この実施例で
は，ボロンが注入されたポリシリコン膜２０４に変え
て，シリサイドなどの低抵抗値の導伝物質を使用しても
よい。この後，ポリシリコン膜２０４が，異方性エッチ
ングによりエッチングされ，例えば幅が１．０［μｍ］
程度の四角形状のコンタクトホ−ル２０６が形成され
る。なお，このコンタクトホ−ル２０６は，トランジス
タの寸法を決定する重要なパラメ−タとなる。
係わるバイポ−ラトランジスタの製造方法を示すもので
ある。まず，図１０に示すように，フィ−ルド酸化膜２
０２ａが，選択酸化法により，例えばｎ+ 型領域とｎ-
型領域からなる基板１０１の表面に形成される。なお，
素子領域は，フィ−ルド酸化膜２０２ａにより取り囲ま
れている。前記素子領域上には，膜厚が５０［ｎｍ］程
度の酸化膜２０２が形成される。全面には，膜厚が１０
０［ｎｍ］程度の窒化膜２０３が形成される。窒化膜２
０３上には，膜厚が４００［ｎｍ］程度のポリシリコン
膜２０４が形成される。また，注入量が１×１０16［ｃ
ｍ-2］程度のボロン（Ｂ）が，イオン注入法により，ポ
リシリコン膜２０４に注入される。なお，この実施例で
は，ボロンが注入されたポリシリコン膜２０４に変え
て，シリサイドなどの低抵抗値の導伝物質を使用しても
よい。この後，ポリシリコン膜２０４が，異方性エッチ
ングによりエッチングされ，例えば幅が１．０［μｍ］
程度の四角形状のコンタクトホ−ル２０６が形成され
る。なお，このコンタクトホ−ル２０６は，トランジス
タの寸法を決定する重要なパラメ−タとなる。
【００２０】次に，図１１に示すように，膜厚が５００
［ｎｍ］程度の酸化膜２０５が，ＣＶＤ法により，ポリ
シリコン膜２０４上に形成される。次に，図１２に示す
ように，窒化膜２０３が，温度が１４０〜１９０［℃］
程度の熱燐酸液で０．３５［μｍ］程度エッチングされ
る。続けて，酸化膜２０２がエッチングされ，オ−バ−
ハング部２０７が形成される。
［ｎｍ］程度の酸化膜２０５が，ＣＶＤ法により，ポリ
シリコン膜２０４上に形成される。次に，図１２に示す
ように，窒化膜２０３が，温度が１４０〜１９０［℃］
程度の熱燐酸液で０．３５［μｍ］程度エッチングされ
る。続けて，酸化膜２０２がエッチングされ，オ−バ−
ハング部２０７が形成される。
【００２１】次に，図１３に示すように，膜厚が１５０
［ｎｍ］程度のポリシリコン膜２０８が，ＣＶＤ法によ
り，オ−バ−ハング部２０７を完全に埋め込むようにし
て形成される。また，酸化膜２０９が，ＣＶＤ法によ
り，ポリシリコン膜２０８上に形成される。この後，外
部ベ−ス領域２１０およびリンク領域２１１が，熱拡散
法により，同時に基板２０１中に形成される。なお，外
部ベ−ス領域２１０およびリンク領域２１１が形成され
るしくみは，次のとうりである。すなわち，前記熱拡散
法として，例えば温度が８５０〜９００［℃］程度，時
間が３０［ｍｉｎ］程度の熱処理，または，温度が１０
００〜１０５０［℃］程度，時間が１０〜３０［ｓｅ
ｃ］程度のＲＴＡ（rapid thermal anneal）を行うと，
ポリシリコン膜２０４に含まれるボロンが，ポリシリコ
ン膜２０８を通過して，基板２０１中に拡散するため，
外部ベ−ス領域２１０およびリンク領域２１１が同時に
形成される。なお，ポリシリコン膜２０４からリンク領
域２１１までの距離は，ポリシリコン膜２０４から外部
ベ−ス領域２１０までの距離よりも離れているため，ボ
ロンがポリシリコン膜２０８を通過する距離も必然的に
長くなる。その結果，外部ベ−ス領域２１０よりも浅い
リンク領域が形成される。
［ｎｍ］程度のポリシリコン膜２０８が，ＣＶＤ法によ
り，オ−バ−ハング部２０７を完全に埋め込むようにし
て形成される。また，酸化膜２０９が，ＣＶＤ法によ
り，ポリシリコン膜２０８上に形成される。この後，外
部ベ−ス領域２１０およびリンク領域２１１が，熱拡散
法により，同時に基板２０１中に形成される。なお，外
部ベ−ス領域２１０およびリンク領域２１１が形成され
るしくみは，次のとうりである。すなわち，前記熱拡散
法として，例えば温度が８５０〜９００［℃］程度，時
間が３０［ｍｉｎ］程度の熱処理，または，温度が１０
００〜１０５０［℃］程度，時間が１０〜３０［ｓｅ
ｃ］程度のＲＴＡ（rapid thermal anneal）を行うと，
ポリシリコン膜２０４に含まれるボロンが，ポリシリコ
ン膜２０８を通過して，基板２０１中に拡散するため，
外部ベ−ス領域２１０およびリンク領域２１１が同時に
形成される。なお，ポリシリコン膜２０４からリンク領
域２１１までの距離は，ポリシリコン膜２０４から外部
ベ−ス領域２１０までの距離よりも離れているため，ボ
ロンがポリシリコン膜２０８を通過する距離も必然的に
長くなる。その結果，外部ベ−ス領域２１０よりも浅い
リンク領域が形成される。
【００２２】次に，図１４に示すように，ポリシリコン
膜２０８を等方的にエッチングし，このポリシリコン膜
２０８をオ−バ−ハング部２０７にのみ残存させる。次
に，図１５に示すように，全面に，膜厚が１５０［ｎ
ｍ］程度の酸化膜２１２が，ＣＶＤ法により形成され
る。
膜２０８を等方的にエッチングし，このポリシリコン膜
２０８をオ−バ−ハング部２０７にのみ残存させる。次
に，図１５に示すように，全面に，膜厚が１５０［ｎ
ｍ］程度の酸化膜２１２が，ＣＶＤ法により形成され
る。
【００２３】次に，図１６に示すように，酸化膜２１２
が異方性エッチングにより除去され，コンタクトホ−ル
２１４が形成される。また，膜厚が２５０［ｎｍ］程度
のポリシリコン膜２１５が，ＣＶＤ法により全面に形成
される。さらに，膜厚が〜１００［ｎｍ］程度の酸化膜
が，ＣＶＤ法によりポリシリコン膜２１５上に形成され
る。このポリシリコン膜２１５には，注入量が５×１０
14［ｃｍ-2］程度のボロンが，イオン注入法により注入
される。この後，例えば温度が９５０［℃］程度，時間
が３０〜９０［ｍｉｎ］の熱処理を行い，ポリシリコン
膜２１５中のボロンを基板２０１へ拡散させ，内部ベ−
ス領域２１６を形成する。この時，ポリシリコン膜２１
５上の酸化膜は，ボロンのチャネリングを抑制し，基板
中にまで注入されることを抑制する。また，外方向拡散
を防止する役割を果たす。また，ポリシリコン膜２１５
上に形成された酸化膜を除去する。このポリシリコン膜
２１５には，注入量が１×１０16［ｃｍ-2］程度のヒ素
（Ａｓ）が，イオン注入法により注入される。この後，
図示しない酸化膜が，ポリシリコン膜２１５上に形成さ
れる。そして，例えば温度が１０００〜１０５０
［℃］，時間が１０〜３０［ｓｅｃ］のＲＴＡを行い，
ポリシリコン膜２１５中のヒ素を基板２０１へ拡散さ
せ，エミッタ領域２１７を形成する。この時，ポリシリ
コン膜２１５上の酸化膜は，外方向拡散を防止する役割
を果たす。この後，酸化膜は，除去される。なお，この
実施例では，ポリシリコン膜２１５に変えて，シリサイ
ドなどの低抵抗値の導伝物質を使用してもよい。
が異方性エッチングにより除去され，コンタクトホ−ル
２１４が形成される。また，膜厚が２５０［ｎｍ］程度
のポリシリコン膜２１５が，ＣＶＤ法により全面に形成
される。さらに，膜厚が〜１００［ｎｍ］程度の酸化膜
が，ＣＶＤ法によりポリシリコン膜２１５上に形成され
る。このポリシリコン膜２１５には，注入量が５×１０
14［ｃｍ-2］程度のボロンが，イオン注入法により注入
される。この後，例えば温度が９５０［℃］程度，時間
が３０〜９０［ｍｉｎ］の熱処理を行い，ポリシリコン
膜２１５中のボロンを基板２０１へ拡散させ，内部ベ−
ス領域２１６を形成する。この時，ポリシリコン膜２１
５上の酸化膜は，ボロンのチャネリングを抑制し，基板
中にまで注入されることを抑制する。また，外方向拡散
を防止する役割を果たす。また，ポリシリコン膜２１５
上に形成された酸化膜を除去する。このポリシリコン膜
２１５には，注入量が１×１０16［ｃｍ-2］程度のヒ素
（Ａｓ）が，イオン注入法により注入される。この後，
図示しない酸化膜が，ポリシリコン膜２１５上に形成さ
れる。そして，例えば温度が１０００〜１０５０
［℃］，時間が１０〜３０［ｓｅｃ］のＲＴＡを行い，
ポリシリコン膜２１５中のヒ素を基板２０１へ拡散さ
せ，エミッタ領域２１７を形成する。この時，ポリシリ
コン膜２１５上の酸化膜は，外方向拡散を防止する役割
を果たす。この後，酸化膜は，除去される。なお，この
実施例では，ポリシリコン膜２１５に変えて，シリサイ
ドなどの低抵抗値の導伝物質を使用してもよい。
【００２４】上述した二つの実施例においては，エミッ
タ電極となるポリシリコン膜が形成された後，アニ−ル
により，基板中に内部ベ−ス領域が形成される。このた
め，内部ベ−ス領域の深さなどの制御に優れている。し
かし，反面，前記アニ−ルにより，前記ポリシリコン膜
と基板との界面の自然酸化膜が破壊され，ポリシリコン
と基板が接触した部分から基板に対して固相エピタキシ
ャル成長を起こすため，前記ポリシリコンと基板の界面
に凹凸が形成され易くなる。この凹凸は，エミッタ領域
の形成のための不純物の拡散に悪影響を与える。そこ
で，かかる欠点を解消し，エミッタ領域の深さなどの制
御に優れる方法を提供するのが，以下の実施例である。
この実施例は，内部ベ−ス領域の深さなどの制御につい
て，上述した二つの実施例に劣るが，エミッタ領域の深
さなどの制御にについて，上述の二つの実施例よりも優
れる。以下，その内容について説明する。
タ電極となるポリシリコン膜が形成された後，アニ−ル
により，基板中に内部ベ−ス領域が形成される。このた
め，内部ベ−ス領域の深さなどの制御に優れている。し
かし，反面，前記アニ−ルにより，前記ポリシリコン膜
と基板との界面の自然酸化膜が破壊され，ポリシリコン
と基板が接触した部分から基板に対して固相エピタキシ
ャル成長を起こすため，前記ポリシリコンと基板の界面
に凹凸が形成され易くなる。この凹凸は，エミッタ領域
の形成のための不純物の拡散に悪影響を与える。そこ
で，かかる欠点を解消し，エミッタ領域の深さなどの制
御に優れる方法を提供するのが，以下の実施例である。
この実施例は，内部ベ−ス領域の深さなどの制御につい
て，上述した二つの実施例に劣るが，エミッタ領域の深
さなどの制御にについて，上述の二つの実施例よりも優
れる。以下，その内容について説明する。
【００２５】図１７〜図２６は，本発明の他の実施例に
係わるバイポ−ラトランジスタの製造方法を示すもので
ある。まず，図１７に示すように，フィ−ルド酸化膜３
０２ａが，選択酸化法により，例えばｎ+ 型領域とｎ-
型領域からなる基板３０１の表面に形成される。選択酸
化法としては，例えばバッファ酸化膜と窒化膜をマスク
とする方法が用いられる。フィ−ルド酸化膜３０２ａの
膜厚は，基板とベ−ス電極との浮遊容量や，基板表面の
平坦性などを考慮して決められる。なお，フィ−ルド酸
化膜３０２ａを基板３０１中に埋め込む方法もあるが，
本実施例では，膜厚が６００［ｎｍ］程度のフィ−ルド
酸化膜３０２ａを基板３０１上に形成している。
係わるバイポ−ラトランジスタの製造方法を示すもので
ある。まず，図１７に示すように，フィ−ルド酸化膜３
０２ａが，選択酸化法により，例えばｎ+ 型領域とｎ-
型領域からなる基板３０１の表面に形成される。選択酸
化法としては，例えばバッファ酸化膜と窒化膜をマスク
とする方法が用いられる。フィ−ルド酸化膜３０２ａの
膜厚は，基板とベ−ス電極との浮遊容量や，基板表面の
平坦性などを考慮して決められる。なお，フィ−ルド酸
化膜３０２ａを基板３０１中に埋め込む方法もあるが，
本実施例では，膜厚が６００［ｎｍ］程度のフィ−ルド
酸化膜３０２ａを基板３０１上に形成している。
【００２６】素子領域は，フィ−ルド酸化膜３０２ａに
より取り囲まれている。前記素子領域上には，膜厚が５
０［ｎｍ］程度の酸化膜３０２が形成される。全面に
は，膜厚が１００［ｎｍ］程度の窒化膜３０３が形成さ
れる。窒化膜３０３上には，膜厚が４００［ｎｍ］程度
のポリシリコン膜３０４が形成される。また，注入量が
１×１０16［ｃｍ-2］程度のボロン（Ｂ）が，イオン注
入法により，ポリシリコン膜３０４に注入される。な
お，この実施例では，ボロンが注入されたポリシリコン
膜３０４に変えて，シリサイドなどの低抵抗値の導伝物
質や，結晶構造が多結晶またはアモルファスの物質を使
用してもよい。この後，膜厚が５００［ｎｍ］程度の酸
化膜３０５が，ＣＶＤ法により，ポリシリコン膜３０４
上に形成される。
より取り囲まれている。前記素子領域上には，膜厚が５
０［ｎｍ］程度の酸化膜３０２が形成される。全面に
は，膜厚が１００［ｎｍ］程度の窒化膜３０３が形成さ
れる。窒化膜３０３上には，膜厚が４００［ｎｍ］程度
のポリシリコン膜３０４が形成される。また，注入量が
１×１０16［ｃｍ-2］程度のボロン（Ｂ）が，イオン注
入法により，ポリシリコン膜３０４に注入される。な
お，この実施例では，ボロンが注入されたポリシリコン
膜３０４に変えて，シリサイドなどの低抵抗値の導伝物
質や，結晶構造が多結晶またはアモルファスの物質を使
用してもよい。この後，膜厚が５００［ｎｍ］程度の酸
化膜３０５が，ＣＶＤ法により，ポリシリコン膜３０４
上に形成される。
【００２７】次に，図１８に示すように，全面に，レジ
スト膜３０６が形成される。このレジスト膜３０６は，
エミッタ電極の形成が予定される領域に開口部３０７を
有するようにパタ−ニングされる。この後，レジスト膜
３０６をマスクにして，ポリシリコン膜３０４が，異方
性エッチングによりエッチングされる。この結果，例え
ば幅が１．０［μｍ］程度の四角形状のコンタクトホ−
ルが形成される。なお，このコンタクトホ−ルは，トラ
ンジスタの寸法を決定する重要なパラメ−タであるた
め，異方性エッチング法によって形成される。
スト膜３０６が形成される。このレジスト膜３０６は，
エミッタ電極の形成が予定される領域に開口部３０７を
有するようにパタ−ニングされる。この後，レジスト膜
３０６をマスクにして，ポリシリコン膜３０４が，異方
性エッチングによりエッチングされる。この結果，例え
ば幅が１．０［μｍ］程度の四角形状のコンタクトホ−
ルが形成される。なお，このコンタクトホ−ルは，トラ
ンジスタの寸法を決定する重要なパラメ−タであるた
め，異方性エッチング法によって形成される。
【００２８】次に，図１９に示すように，レジスト膜３
０６を除去した後，窒化膜３０３が，温度が１４０〜１
９０［℃］程度の熱燐酸液で０．３５［μｍ］程度，横
方向にサイドエッチングされる。続けて，酸化膜３０２
がエッチングされ，オ−バ−ハング部３０８が形成され
る。
０６を除去した後，窒化膜３０３が，温度が１４０〜１
９０［℃］程度の熱燐酸液で０．３５［μｍ］程度，横
方向にサイドエッチングされる。続けて，酸化膜３０２
がエッチングされ，オ−バ−ハング部３０８が形成され
る。
【００２９】次に，図２０に示すように，膜厚が１５０
［ｎｍ］程度のポリシリコン膜３０９が，ＣＶＤ法によ
り，オ−バ−ハング部３０８を完全に埋め込むようにし
て形成される。この後，注入量が１×１０14［ｃｍ-2］
程度のボロンが，イオン注入法により，ポリシリコン膜
３０９に注入される。
［ｎｍ］程度のポリシリコン膜３０９が，ＣＶＤ法によ
り，オ−バ−ハング部３０８を完全に埋め込むようにし
て形成される。この後，注入量が１×１０14［ｃｍ-2］
程度のボロンが，イオン注入法により，ポリシリコン膜
３０９に注入される。
【００３０】次に，図２１に示すように，ボロンが大気
中へ拡散するのを防止する酸化膜３０９ａが，ＣＶＤ法
により，ポリシリコン膜３０９上に形成される。この
後，内部ベ−ス領域３１０，および，外部ベ−ス領域３
１１，および，リンク領域３１２が，熱拡散法により，
同時に基板３０１中に形成される。なお，内部ベ−ス領
域３１０，外部ベ−ス領域３１１およびリンク領域３１
２が形成されるしくみは，次のとうりである。すなわ
ち，前記熱拡散法として，例えば温度が１０００〜１０
５０［℃］程度，時間が１０〜３０［ｓｅｃ］程度のＲ
ＴＡ（rapid thermal anneal）を行うと，ポリシリコン
膜３０９に含まれるボロンが，基板３０１中に拡散し，
深さが０．１０〜０．１５［μｍ］程度の内部ベ−ス領
域３１０が形成される。同時に，ポリシリコン膜３０４
に含まれるボロンが，ポリシリコン膜３０９を通過し
て，基板３０１中に拡散し，外部ベ−ス領域３１１およ
びリンク領域３１２が形成される。なお，ポリシリコン
膜３０４からリンク領域３１２までの距離は，ポリシリ
コン膜３０４から外部ベ−ス領域３１１までの距離より
も離れているため，ボロンがポリシリコン膜３０９を通
過する距離も必然的に長くなる。その結果，外部ベ−ス
領域３１１よりも浅いリンク領域３１２が形成される。
但し，リンク領域３１２の深さは，ポリシリコン膜３０
９中のボロンの拡散係数を変えると，これに伴い変化す
る。
中へ拡散するのを防止する酸化膜３０９ａが，ＣＶＤ法
により，ポリシリコン膜３０９上に形成される。この
後，内部ベ−ス領域３１０，および，外部ベ−ス領域３
１１，および，リンク領域３１２が，熱拡散法により，
同時に基板３０１中に形成される。なお，内部ベ−ス領
域３１０，外部ベ−ス領域３１１およびリンク領域３１
２が形成されるしくみは，次のとうりである。すなわ
ち，前記熱拡散法として，例えば温度が１０００〜１０
５０［℃］程度，時間が１０〜３０［ｓｅｃ］程度のＲ
ＴＡ（rapid thermal anneal）を行うと，ポリシリコン
膜３０９に含まれるボロンが，基板３０１中に拡散し，
深さが０．１０〜０．１５［μｍ］程度の内部ベ−ス領
域３１０が形成される。同時に，ポリシリコン膜３０４
に含まれるボロンが，ポリシリコン膜３０９を通過し
て，基板３０１中に拡散し，外部ベ−ス領域３１１およ
びリンク領域３１２が形成される。なお，ポリシリコン
膜３０４からリンク領域３１２までの距離は，ポリシリ
コン膜３０４から外部ベ−ス領域３１１までの距離より
も離れているため，ボロンがポリシリコン膜３０９を通
過する距離も必然的に長くなる。その結果，外部ベ−ス
領域３１１よりも浅いリンク領域３１２が形成される。
但し，リンク領域３１２の深さは，ポリシリコン膜３０
９中のボロンの拡散係数を変えると，これに伴い変化す
る。
【００３１】次に，図２２に示すように，酸化膜３０９
ａを除去した後，ポリシリコン膜３０９を等方的にエッ
チングし，このポリシリコン膜３０９をオ−バ−ハング
部３０８にのみ残存させる。次に，図２３に示すよう
に，全面に，膜厚が１５０［ｎｍ］程度の酸化膜３１３
が，ＣＶＤ法により形成される。
ａを除去した後，ポリシリコン膜３０９を等方的にエッ
チングし，このポリシリコン膜３０９をオ−バ−ハング
部３０８にのみ残存させる。次に，図２３に示すよう
に，全面に，膜厚が１５０［ｎｍ］程度の酸化膜３１３
が，ＣＶＤ法により形成される。
【００３２】次に，図２４に示すように，膜厚が２５０
［ｎｍ］程度のポリシリコン膜３１４が，ＣＶＤ法によ
り，酸化膜３１３上に形成される。ポリシリコン膜３１
４が異方性エッチングにより除去され，サイドウォ−ル
３１４ａが形成される。
［ｎｍ］程度のポリシリコン膜３１４が，ＣＶＤ法によ
り，酸化膜３１３上に形成される。ポリシリコン膜３１
４が異方性エッチングにより除去され，サイドウォ−ル
３１４ａが形成される。
【００３３】次に，図２５に示すように，酸化膜３１３
が異方性エッチングにより除去され，コンタクトホ−ル
３１３ａが形成される。次に，図２６に示すように，膜
厚が２５０［ｎｍ］程度のポリシリコン膜３１５が，Ｃ
ＶＤ法により全面に形成される。さらに，不純物が大気
中へ拡散するのを防止する酸化膜が，ＣＶＤ法により，
ポリシリコン膜３１５上に形成される。この後，ポリシ
リコン膜３１５には，注入量が１×１０16［ｃｍ-2］程
度のヒ素（Ａｓ）が，イオン注入法により注入される。
また，例えば温度が１０００〜１０５０［℃］，時間が
１０〜３０［ｓｅｃ］のＲＴＡを行い，ポリシリコン膜
３１５中のヒ素を基板３０１へ拡散させ，エミッタ領域
３１６を形成する。この時，ポリシリコン膜３１５上の
酸化膜は，ヒ素のチャネリングを抑制し，外方向拡散を
防止する役割を果たす。そして，酸化膜が除去され，一
般的な絶縁膜形成工程，および，配線工程を経た後，バ
イポ−ラトランジスタが完成する。なお，この実施例で
は，酸化膜３０５は，ＣＶＤ法により形成されている
が，ＳＳＴ方式，すなわちポリシリコン膜３０４の表面
を酸化して形成してもよい。
が異方性エッチングにより除去され，コンタクトホ−ル
３１３ａが形成される。次に，図２６に示すように，膜
厚が２５０［ｎｍ］程度のポリシリコン膜３１５が，Ｃ
ＶＤ法により全面に形成される。さらに，不純物が大気
中へ拡散するのを防止する酸化膜が，ＣＶＤ法により，
ポリシリコン膜３１５上に形成される。この後，ポリシ
リコン膜３１５には，注入量が１×１０16［ｃｍ-2］程
度のヒ素（Ａｓ）が，イオン注入法により注入される。
また，例えば温度が１０００〜１０５０［℃］，時間が
１０〜３０［ｓｅｃ］のＲＴＡを行い，ポリシリコン膜
３１５中のヒ素を基板３０１へ拡散させ，エミッタ領域
３１６を形成する。この時，ポリシリコン膜３１５上の
酸化膜は，ヒ素のチャネリングを抑制し，外方向拡散を
防止する役割を果たす。そして，酸化膜が除去され，一
般的な絶縁膜形成工程，および，配線工程を経た後，バ
イポ−ラトランジスタが完成する。なお，この実施例で
は，酸化膜３０５は，ＣＶＤ法により形成されている
が，ＳＳＴ方式，すなわちポリシリコン膜３０４の表面
を酸化して形成してもよい。
【００３４】
【発明の効果】以上，説明したように，本発明のバイポ
−ラトランジスタによれば，活性層中に照射損傷なく，
セルフアラインで，容易に，十分に浅いリンク領域を形
成することができ，当該リンク領域の抵抗値を小さくす
ることができる。
−ラトランジスタによれば，活性層中に照射損傷なく，
セルフアラインで，容易に，十分に浅いリンク領域を形
成することができ，当該リンク領域の抵抗値を小さくす
ることができる。
【図１】本発明の一実施例に係わるバイポ−ラトランジ
スタの製造方法を示す図。
スタの製造方法を示す図。
【図２】本発明の一実施例に係わるバイポ−ラトランジ
スタの製造方法を示す図。
スタの製造方法を示す図。
【図３】本発明の一実施例に係わるバイポ−ラトランジ
スタの製造方法を示す図。
スタの製造方法を示す図。
【図４】本発明の一実施例に係わるバイポ−ラトランジ
スタの製造方法を示す図。
スタの製造方法を示す図。
【図５】本発明の一実施例に係わるバイポ−ラトランジ
スタの製造方法を示す図。
スタの製造方法を示す図。
【図６】本発明の一実施例に係わるバイポ−ラトランジ
スタの製造方法を示す図。
スタの製造方法を示す図。
【図７】本発明の一実施例に係わるバイポ−ラトランジ
スタの製造方法を示す図。
スタの製造方法を示す図。
【図８】本発明の一実施例に係わるバイポ−ラトランジ
スタの製造方法を示す図。
スタの製造方法を示す図。
【図９】本発明の一実施例に係わるバイポ−ラトランジ
スタの製造方法を示す図。
スタの製造方法を示す図。
【図１０】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図１１】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図１２】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図１３】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図１４】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図１５】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図１６】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図１７】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図１８】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図１９】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図２０】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図２１】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図２２】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図２３】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図２４】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図２５】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
【図２６】本発明の他の実施例に係わるバイポ−ラトラ
ンジスタの製造方法を示す図。
ンジスタの製造方法を示す図。
１０１，２０１，３０１ …基板， １０２，２０２，３０２ …酸化膜， １０２ａ，２０２ａ，３０２ａ …フィ−ルド酸化膜， １０３，２０３，３０３ …窒化膜， １０４，２０４，３０４ …ポリシリコン膜， １０５，２０５，３０５ …酸化膜， １０６，２０６，３０７ …コンタクトホ−ル， １０７，２０７，２０８ …オ−バ−ハング部， １０８，２０８，３０９ …ポリシリコン膜， １０９，２０９，３０９ａ …酸化膜， １１０，２１０，３１１ …外部ベ−ス領域， １１１，２１１，３１２ …リンク領域， １１２，２１２ …酸化膜， １１３，２１３ …サイドウォ−ル， １１４，２１４ …コンタクトホ−ル， １１５，２１５，３１５ …ポリシリコン膜， １１６，２１６，３１０ …内部ベ−ス領域， １１７，２１７，３１６ …エミッタ領域， ３０６ …レジスト膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73
Claims (4)
- 【請求項１】 第１導電型の第１の不純物を含む基板上
に第１の酸化膜を形成する工程と，前記第１の酸化膜上
に窒化膜を形成する工程と，前記窒化膜上に，第２導電
型の第２の不純物を含む第１の半導体膜を形成する工程
と，前記第１の半導体膜上に第２の酸化膜を形成する工
程と，前記第２の酸化膜，および，前記第１の半導体膜
を，異方性エッチング法によりエッチングし，第１の開
口部を形成する工程と，前記第１の開口部下，および，
その近傍の前記窒化膜および前記第１の酸化膜をエッチ
ングし，前記第１の開口部の周囲であって前記基板と前
記第１の半導体膜の間にオ−バ−ハング部を形成する工
程と，全面に，前記オ−バ−ハング部を埋め込む第２の
半導体膜を形成する工程と，前記第１の半導体膜中の第
２の不純物を，熱拡散により，前記オ−バ−ハング部の
第２の半導体膜を通して前記基板中へ拡散させ，外部ベ
−ス領域およびリンク領域を形成する工程と，前記第２
の半導体膜をエッチングし，前記オ−バ−ハング部のみ
に前記第２の半導体膜を残存させる工程と，全面に，第
３の酸化膜を形成する工程と，前記第３の酸化膜に，前
記基板に達する第２の開口部を形成する工程と，前記第
２の開口部上に，第２導電型の第３の不純物を含む第３
の半導体膜を形成する工程と，前記第３の半導体膜中の
第３の不純物を，熱拡散により，前記第２の開口部を通
して前記基板中へ拡散させ，内部ベ−ス領域を形成する
工程と，前記第３の半導体膜に，第１導電型の第４の不
純物を注入する工程と，前記第３の半導体膜中の第４の
不純物を，熱拡散により，前記第２の開口部を通して前
記基板中へ拡散させ，前記内部ベ−ス領域中にエミッタ
領域を形成する工程とを具備することを特徴とするバイ
ポ−ラトランジスタの製造方法。 - 【請求項２】 第１導電型の第１の不純物を含む基板上
に第１の酸化膜を形成する工程と，前記第１の酸化膜上
に窒化膜を形成する工程と，前記窒化膜上に，第２導電
型の第２の不純物を含む第１の半導体膜を形成する工程
と，前記第１の半導体膜上に第２の酸化膜を形成する工
程と，前記第２の酸化膜，および，前記第１の半導体膜
を，異方性エッチング法によりエッチングし，第１の開
口部を形成する工程と，前記第１の開口部下，および，
その近傍の前記窒化膜および前記第１の酸化膜をエッチ
ングし，前記第１の開口部の周囲であって前記基板と前
記第１の半導体膜の間にオ−バ−ハング部を形成する工
程と，全面に，前記オ−バ−ハング部を埋め込む第２の
半導体膜を形成する工程と，前記第２の半導体膜中に，
第２導電型の第３の不純物を注入する工程と，前記第１
の半導体膜中の第２の不純物，および，前記第２の半導
体膜中の第３の不純物を，熱拡散により，前記基板中へ
拡散させ，外部ベ−ス領域およびリンク領域および内部
ベ−ス領域を形成する工程と，前記第２の半導体膜をエ
ッチングし，前記オ−バ−ハング部のみに前記第２の半
導体膜を残存させる工程と，全面に，第３の酸化膜を形
成する工程と，前記第３の酸化膜に，前記基板に達する
第２の開口部を形成する工程と，前記第２の開口部上
に，第３の半導体膜を形成する工程と，前記第３の半導
体膜に，第１導電型の第４の不純物を注入する工程と，
前記第３の半導体膜中の第４の不純物を，熱拡散によ
り，前記第２の開口部を通して前記基板中へ拡散させ，
前記内部ベ−ス領域中にエミッタ領域を形成する工程と
を具備することを特徴とするバイポ−ラトランジスタの
製造方法。 - 【請求項３】 前記第２の開口部は，前記第１の開口部
の内側の前記第３の酸化膜上にサイドウォ−ルを形成し
た後，前記第３の酸化膜を異方性エッチング法によりエ
ッチングすることによって形成されることを特徴とする
請求項１又は２に記載のバイポ−ラトランジスタの製造
方法。 - 【請求項４】 前記第２および第３の不純物は，ボロン
であり，前記第４の不純物は，ヒ素であることを特徴と
する請求項１又は２に記載のバイポ−ラトランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/815,786 US5244533A (en) | 1991-01-07 | 1992-01-02 | Method of manufacturing bipolar transistor operated at high speed |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9691 | 1991-01-07 | ||
| JP3-96 | 1991-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541389A JPH0541389A (ja) | 1993-02-19 |
| JP2554813B2 true JP2554813B2 (ja) | 1996-11-20 |
Family
ID=11464578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3343198A Expired - Fee Related JP2554813B2 (ja) | 1991-01-07 | 1991-12-25 | 高速バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554813B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786296A (ja) * | 1993-09-10 | 1995-03-31 | Toshiba Corp | 高速バイポーラトランジスタの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2728671B2 (ja) * | 1988-02-03 | 1998-03-18 | 株式会社東芝 | バイポーラトランジスタの製造方法 |
-
1991
- 1991-12-25 JP JP3343198A patent/JP2554813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541389A (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| US4994400A (en) | Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls | |
| US4418469A (en) | Method of simultaneously forming buried resistors and bipolar transistors by ion implantation | |
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| US4707456A (en) | Method of making a planar structure containing MOS and bipolar transistors | |
| JPH04112541A (ja) | 半導体装置の製法 | |
| KR960006108B1 (ko) | 폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조 | |
| US4674173A (en) | Method for fabricating bipolar transistor | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| US5294558A (en) | Method of making double-self-aligned bipolar transistor structure | |
| US5244533A (en) | Method of manufacturing bipolar transistor operated at high speed | |
| JPH10326793A (ja) | 半導体装置の製造方法 | |
| US5198373A (en) | Process for fabricating a semiconductor device | |
| US4721685A (en) | Single layer poly fabrication method and device with shallow emitter/base junctions and optimized channel stopper | |
| JP2554813B2 (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JPH0648690B2 (ja) | 半導体装置の製造方法 | |
| JPH0548110A (ja) | 半導体素子の製造方法 | |
| JPS6410951B2 (ja) | ||
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| JP3969932B2 (ja) | 半導体装置の製造方法 | |
| KR0155796B1 (ko) | 얇은 접합을 갖는 트랜지스터 및 그 제조방법 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| KR970004430B1 (ko) | 선택적 결정성장법을 이용한 쌍극자 트랜지스터의 제조방법 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |