JP3969932B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3969932B2 JP3969932B2 JP2000180398A JP2000180398A JP3969932B2 JP 3969932 B2 JP3969932 B2 JP 3969932B2 JP 2000180398 A JP2000180398 A JP 2000180398A JP 2000180398 A JP2000180398 A JP 2000180398A JP 3969932 B2 JP3969932 B2 JP 3969932B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- film
- polysilicon
- region
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置、特にバイポーラトランジスタの製造方法に関する。
【0002】
【従来の技術】
近年、バイポーラトランジスタの高速化・低消費電力化の要請に伴い、トランジスタの微細化による寄生抵抗、寄生容量の低減が必要とされている。
【0003】
特に、高速化に適した微細な構造を形成する方法として、2層ポリシリコン自己整合型バイポーラトランジスタを挙げることができる。自己整合構造バイポーラトランジスタでは、エミッタとベースを自己整合的に形成することができるため、エミッタ・ベースのマスク合わせずれを考慮したマージンが不要となり、その分トランジスタの微細化が可能となる。
【0004】
2層ポリシリコン自己整合型バイポーラトランジスタでは、多結晶シリコン(ポリシリコン)を、浅い接合を形成するための拡散源として用いると同時に、ベース拡散層およびエミッタ拡散層の引き出し電極として用いることにより、トランジスタの活性領域の微細化を行っている。
【0005】
以下、一例として図4及び図5を用いて、2層ポリシリコン自己整合型バイポーラトランジスタの製造方法について説明する。図4及び図5は、一連の製造工程を示す。
【0006】
まず図4(a)に示すように、初めにP型シリコン基板23上に、N+埋め込み層22、N−型エピタキシャル層21を形成する。続いて図4(b)に示すように、LOCOS分離24およびディープトレンチ分離25を形成することにより、素子分離領域を形成する。次に図4(c)に示すように、N−エピタキシャル層21に選択的にN型不純物を導入して、N+コレクタ引き出し層26を形成する。ここで、N+型埋め込み層22及びN−型エピタキシャル層21は、バイポーラトランジスタのN型コレクタ領域として働く。
【0007】
次に図4(d)に示すように、半導体基板23の1主表面にポリシリコン膜27をCVD法により堆積した後、ポリシリコン膜27中にP型不純物として、B+イオンもしくはBF2+イオンを、イオン注入法により導入する。続いて、このP型ポリシリコン膜27表面に窒化シリコン膜28を形成し、フォトリソグラフィーおよび反応性イオンエッチング法等の異方性ドライエッチング法により、この窒化シリコン膜28とP型ポリシリコン膜27のパターニングを行う。このP型ポリシリコン膜27は、後に形成するP型外部ベース領域32からのベース引出し電極(ベースポリシリコン電極)として働く。次に図5(e)に示すように、フォトリソグラフィーによりレジストのパターニングを行い、B+もしくはBF2+のイオン注入により選択的にP型不純物を導入することにより、真性ベース領域29を形成する。
【0008】
続いて図5(f)に示すように、CVD法により、酸化シリコン膜の堆積を行い、異方性ドライエッチング法によりエッチバックすることにより、ベースポリシリコン電極27の側壁にサイドウォール絶縁膜(側壁絶縁膜)30を形成する。ここで、窒化シリコン膜28に対して十分に選択性のあるようにドライエッチング条件を設定することにより、ベースポリシリコン電極27上部では、窒化シリコン膜28が露出した時点でエッチングを終了することができる。
【0009】
続いて図5(g)に示すように、エミッタ引き出し電極として、ヒ素もしくはリンをドープしたポリシリコン膜(エミッタポリシリコン電極)31をCVD法により堆積する。ここで不純物のドーピングは、ポリシリコン膜を成長させながらドーピングする(in situ doping)方法、もしくはノンドープのポリシリコン膜を形成後、イオン注入等により不純物のドーピングを行う方法により実施する。ここで、エミッタポリシリコン電極31とベースポリシリコン電極27は、サイドウォール絶縁膜30およびベースポリシリコン電極27上に形成された窒化シリコン膜28により電気的に絶縁されている。さらにRTA(Rapid Thermal Annealing)により、不純物の活性化を行うと同時に、エミッタポリシリコン電極31からN型不純物(ヒ素もしくはリン)を、またベースポリシリコン電極27からP型不純物(ボロン)を拡散させることにより、N+エミッタ領域33およびP+外部ベース領域32を形成する。続いて図5(h)に示すように、フォトリソグラフィー技術およびドライエッチング技術によりエミッタポリシリコン電極31のパターニングを行う。
【0010】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成されており、エミッタ拡散層33の深さは、主に、エミッタポリシリコン電極31中の不純物濃度およびエミッタポリシリコン電極31から不純物を拡散させるための熱処理量(温度、時間)により決定される。エミッタ拡散層33が深くなると、ベース幅34が狭くなってしまい、パンチスルー現象によるコレクタ−エミッタ間耐圧の低下という問題が生じてしまう。このため、耐圧を確保するためには、浅いエミッタベース接合を実現しなければならない。
【0011】
エミッタベース接合を浅接合化するためには、特に、熱処理量を低減することが効果的であるが、その一方で、熱処理量の低減により不純物の活性化率が低下するため、真性ベース領域29、外部ベース領域32、エミッタポリシリコン電極31およびベースポリシリコン電極27の抵抗が増大し、トランジスタの寄生抵抗が増加するという問題が生じる。また、ポリシリコン/シリコン基板間のコンタクト抵抗は、ポリシリコン/シリコン基板界面の自然酸化膜の存在により増加することが知られており、通常、コンタクト抵抗を低減させるために、例えば、1000℃以上の高温のRTA処理を行うことによって、自然酸化膜を破壊(ボールアップ)させる技術が用いられる。このため、浅接合を実現するために熱処理量を低減すると、自然酸化膜の破壊(ボールアップ)が不十分になり、コンタクト抵抗の増大を招いてしまうという問題も生じる。
【0012】
以上のことより、自己整合型バイポーラトランジスタの製造において、浅い接合の形成には、熱処理量を低減することが必要であり、一方、ポリシリコン電極の抵抗やポリシリコン/シリコン基板間コンタクト抵抗等のトランジスタの寄生抵抗を低減するためには、熱処理量の増加が必要であるという、トレードオフの関係にある両者を両立する技術が必要とされる。
【0013】
本発明は斯かる点に鑑みてなされたものであり、その目的は、エミッタポリシリコン電極からの不純物拡散によってエミッタ拡散層を形成するバイポーラトランジスタの製造方法において、エミッタベースの浅接合を実現した状態で、トランジスタの寄生抵抗を低減させることが可能な製造方法を提供することである。
【0014】
【課題を解決するための手段】
【0021】
上記目的を達成するために、本発明の第1の半導体装置の製造方法は、シリコン基板上に形成されたボロンを含むP型ベース領域と、前記ベース領域に電気的に接続されたボロンを含むP型多結晶シリコンからなるベース電極と、前記ベース領域の表面に形成されたN型エミッタ領域と、前記エミッタ領域に電気的に接続されたヒ素を含む多結晶シリコンと前記多結晶シリコン上に形成されたリンを含む多結晶シリコンの積層膜からなるエミッタ電極とを有する半導体装置の製造方法であって、(a)前記ベース領域の表面に絶縁膜を形成した後、前記エミッタ領域と前記エミッタ電極とを接続するためのエミッタ開口部を形成する工程と、(b)前記エミッタ開口部上の酸化膜を除去する工程と、(c)前記エミッタ領域上にヒ素を含む多結晶シリコン膜を形成する工程と、(d)前記ヒ素を含んだ多結晶シリコン膜上にリンを含む多結晶シリコン膜を形成する工程と、(e)熱処理により、前記多結晶シリコン膜中のヒ素およびリンを前記ベース領域内に拡散させて、前記ベース領域上部にエミッタ領域を形成する工程とを有する。
【0042】
【発明の実施の形態】
以下に本発明の実施形態について図面を用いて具体的に説明する。
【0043】
(第一の実施の形態)
図1は、本発明の第一の実施形態におけるバイポーラトランジスタの製造方法を工程順に示した、要部の断面図である。ここで、図1(a)に示したようにエミッタ開口部7を形成するまでの製造工程は、図4(a)〜図5(f)に示した従来技術と同一である。図1において、1は窒化シリコン膜、2はP+ポリシリコン膜(ベースポリシリコン電極)、3はLOCOS、4は表面酸化膜、5はサイドウォール絶縁膜、6は真性ベース領域(真性ベース層)、7はエミッタ開口部を示す。
【0044】
通常、エミッタ開口部7には、ドライエッチング後の洗浄等により、自然酸化膜である数十Å程度の薄い表面酸化膜4が形成されている。そこで、図1(b)に示すように、フッ酸処理等により、表面酸化膜4の除去を行った後、図1(c)に示すように、直ちにCVD法によりノンドープのポリシリコン8を堆積し、さらに図1(d)に示すように、n型不純物のリンあるいはヒ素をドーピングしたn型ポリシリコン膜9の堆積を行う。このノンドープポリシリコン膜8およびn型ポリシリコン膜9は、後に形成するn型エミッタ拡散層11からのエミッタ引出し電極(エミッタポリシリコン電極)12として働く。ここで、エミッタポリシリコン電極12とベースポリシリコン電極2は、サイドウォール絶縁膜5およびベースポリシリコン電極2上の窒化シリコン膜1とにより電気的に絶縁されている。
【0045】
続いて、RTA等の熱処理により、図1(e)に示すように、n型ポリシリコン膜9からノンドープのポリシリコン膜8を通って、シリコン基板にn型不純物を拡散させることにより、エミッタ拡散層11を形成し(エミッタドライブイン)、同時にベースポリシリコン電極2からシリコン基板にp型不純物を拡散させることにより外部ベース層13を形成する。また、この熱処理により、外部ベース層13およびエミッタ層11の形成と同時に、エミッタポリシリコン電極12、ベースポリシリコン電極2、および真性ベース領域6等の半導体領域の不純物の活性化を行う。さらに、この熱処理によりノンドープのポリシリコン膜8中にもn型不純物が導入される。
【0046】
ここで、上述のとおり、エミッタ拡散層11が深くなると、パンチスルー現象によるコレクタ−エミッタ間耐圧の低下という問題が生じてしまうため、耐圧を確保するためには、エミッタ拡散層11を浅くしなければならない。つまり、熱処理量(温度、時間)の低減が必要とされる。一方、熱処理量の低減は、不純物の活性化率を低下させ、トランジスタの寄生抵抗を上昇させてしまう。そこで、浅いエミッタ拡散層11を実現しつつ、トランジスタの寄生抵抗を低減させる技術が必要とされる。通常の製造方法では、エミッタポリシリコン電極12とシリコン基板との界面に薄い酸化膜が存在しており、この熱処理により、酸化膜の凝集(ボールアップ現象)が起こると同時に、シリコン基板からエピタキシャル層が成長する(固相エピタキシャル成長)。
【0047】
一方、本実施形態における製造方法では、エミッタポリシリコン電極12を形成する際に、ノンドープのポリシリコン膜8の堆積前にフッ酸処理を行うことにより、エミッタ開口部7の表面酸化膜4が除去されている。このため固相エピタキシャル成長が促進され、酸化膜除去を行わない場合よりも、エミッタ拡散層形成領域上に、均一で厚いエピタキシャル層10を形成することができる。一般に、不純物の拡散速度は、単結晶シリコン中の方が、ポリシリコン中より遅いことが知られている。このため、本実施形態では、エミッタ拡散層形成領域上に、フッ酸処理を行わない場合より均一で厚いエピタキシャル層10が形成されている分、エミッタポリシリコン電極12からシリコン基板へのn型不純物の拡散を抑えること、すなわち浅いエミッタ拡散層11を形成することが可能となる。さらに、n型ポリシリコン膜9とシリコン基板との間に、ノンドープ層(ノンドープポリシリコン膜)8を形成することにより、固相エピタキシャル成長が十分に起こる前に不純物がシリコン基板内へ拡散してしまうことが抑制され、エミッタ拡散層11が深くなってしまうことを防ぐことができる。
【0048】
以上のような工程により、本実施形態では、同一の熱処理量の場合、従来技術よりもエミッタ拡散層11を浅くすることができ、また、不純物の活性化率を上げるために熱処理量を増加させても、従来技術と同じエミッタ拡散層深さを維持することができる。
【0049】
ここで、エミッタ拡散層11の深さは、エミッタポリシリコン電極12の不純物濃度に依存するため、エミッタドライブインの熱処理温度および時間に合わせて、ノンドープポリシリコン膜8の膜厚およびn型ポリシリコン膜9のn型不純物濃度を設定することにより、所望の深さのエミッタ拡散層11を得ることができる。
【0050】
さらに、熱処理温度を上げるにともない、エピタキシャル化する傾向が強くなり、エミッタポリシリコン電極12からシリコン基板へ不純物が入りにくくなることが考えられる。しかし、イオン注入によりベース不純物を導入する際に、熱処理温度を上げることによるエピタキシャル化の進行度合いを考慮して、加速電圧、およびドーズ量を最適に設定することにより、所望のベース幅を得ることができる。
【0051】
また、エミッタポリシリコン電極12とシリコン基板との界面に酸化膜が存在すると、固相エピタキシャル成長を阻害し、エミッタ抵抗の上昇を招くので、本発明のように、フッ酸処理により酸化膜の除去を行うことは、エミッタ抵抗の低減という観点からも効果的である。
【0052】
また、不純物が存在すると、ボールアップ現象による界面酸化膜の破壊が促進されることが知られている。そのため、フッ酸処理後、ポリシリコンを堆積する前に、若干の自然酸化膜が形成されてしまった場合でも、ノンドープのポリシリコン膜8中に、低濃度のAsをドーピングすることにより、エミッタドライブインの熱処理により酸化膜を破壊し、十分な固相エピタキシャル成長を行うことができる。ここで、シリコン基板からの固相エピタキシャル成長が十分起こる前に、n型不純物がシリコン基板へ拡散してしまうことをできるだけ防ぐために、n型不純物としては、Pよりも拡散係数の小さいAsを低濃度ドーピングする。また、エミッタポリシリコン電極12のシート抵抗の上昇を抑えるために、上部のポリシリコン膜9のドーピングは高濃度で行う。
【0053】
また、ここでは、エミッタ電極の形成に関しては、多結晶状態で堆積させたシリコン膜を用いた場合について説明したが、非晶質状態で堆積したシリコン膜であっても同様である。
【0054】
(第二の実施の形態)
一般に、ポリシリコン膜の結晶粒径は、多結晶状態で堆積した場合よりも、非晶質状態で堆積した後、熱処理して多結晶化することにより大粒径化する。
【0055】
本発明の第二の実施形態は、この現象を積極的に利用するものであり、エミッタ電極をノンドープの非晶質シリコン膜およびn型不純物をドープしたシリコン膜の積層膜で構成し、かつ非晶質状態で堆積させた後、エミッタ拡散層形成前に低温アニール処理により大粒径化させることを特徴とする。
【0056】
図2は、本発明の第二の実施形態におけるバイポーラトランジスタの製造方法を工程順に示す要部の断面図である。ここで、図2(a)及び(b)に示した、エミッタ開口部7を異方性ドライエッチングにより形成した後、フッ酸処理等により、エミッタ開口部7上に存在する表面酸化膜4の除去を行うまでの工程は、第一の実施形態と同一である。
【0057】
第二の実施形態では、エミッタ開口部7の表面酸化膜4を除去した後、図2(b)に示すように、多結晶状態ではなく非晶質状態の、ノンドープ非晶質シリコン膜14の堆積を行う。続いて、熱処理を行い、ノンドープ非晶質シリコン膜14の結晶粒径を大粒径化させる。そして、図2(c)に示すように、大粒径のノンドープポリシリコン膜15とした後、図2(d)に示すように、n型不純物としてAsあるいはPをドープしたシリコン膜9の堆積を行う。ここで、ドープしたシリコン膜9は、多結晶状態および非晶質状態のどちらであっても構わない。また、熱処理温度としては、エミッタ以外の他の半導体領域の不純物が不必要に拡散することを防ぐためにも、800℃程度の比較的低温での熱処理が好ましい。続いて、RTA等の熱処理により、図2(e)に示すように、エミッタ拡散層11および外部ベース層13の形成を行う(エミッタドライブイン)。ノンドープポリシリコン膜15およびn型ポリシリコン膜9は、エミッタ拡散層11からのエミッタ引出し電極(エミッタポリシリコン電極)16を形成する。
【0058】
一般に、ポリシリコン膜中の不純物の拡散は、結晶の粒界にそった拡散と結晶粒中の拡散とに分けられるが、結晶粒中の拡散は拡散係数が小さいため、ポリシリコン中の不純物の拡散速度は、主に粒界拡散により支配される。そのため、ポリシリコン膜中の結晶粒径が大きくなると、相対的に粒界が少なくなるため、粒界拡散の寄与が小さくなり、不純物の拡散速度が低下する。
【0059】
本実施形態では、エミッタ電極からシリコン基板に拡散するn型不純物は、結晶粒径の大きいノンドープポリシリコン層15を経由して拡散するため、その分拡散速度が低下し、シリコン基板への不純物の拡散を抑えることができる。
【0060】
また、ノンドープ非晶質シリコン膜14の堆積前にフッ酸処理により表面酸化膜4を除去しているため、ポリシリコン膜/シリコン基板界面には均一なエピタキシャル層10が形成されており、このエピタキシャル層10によっても不純物の拡散が抑えられる。
【0061】
以上のように、本実施形態では、エミッタ電極として、n型不純物をドープしたシリコン層9の下部に結晶粒径の大きなノンドープシリコン層15を導入すること、および表面酸化膜4を除去することにより、界面に均一なエピタキシャル層10が形成されるので、同一の熱処理量では、従来技術よりもエミッタ拡散層11を浅くすることができる。また、不純物の活性化率を上げるために熱処理量を増加させても、従来技術と同じ深さのエミッタ拡散層11を形成することができる。
【0062】
ここで、エミッタ拡散層11の深さは、エミッタポリシリコン電極16の不純物濃度に依存するため、エミッタドライブインの熱処理温度および時間に合わせて、ノンドープ非晶質シリコン膜14の膜厚およびn型にドープしたシリコン膜9中のn型不純物濃度を設定することにより、所望の深さのエミッタ拡散層11を得ることができる。
【0063】
(第三の実施の形態)
第三の実施形態は、エミッタ電極としてノンドープのシリコン膜を非晶質状態で堆積させ、続いて熱処理により粒径の大きな多結晶状態にした後、シリコン膜の上部にのみn型不純物を導入することを特徴とする。
【0064】
図3は、第三の実施形態におけるバイポーラトランジスタの製造方法を工程順に示した要部の断面図である。ここで、図3(a)〜(c)に示した、ノンドープ非晶質シリコン膜17の堆積を行い、続いて熱処理を行うことにより、ノンドープ非晶質シリコン膜17を多結晶化して、結晶粒径を大粒径化させたポリシリコン膜18とするまでの工程は、第二の実施形態と同一である。
【0065】
第三の実施形態では、図3(c)に示すように、結晶粒径の大きなポリシリコン膜18を形成した後、低加速エネルギーのイオン注入等を用いて、図3(d)に示すように、ポリシリコン膜上部19にのみn型不純物の導入を行う。続いて、RTA等の熱処理により、図3(e)に示すように、エミッタ領域11および外部ベース領域13の形成を行い(エミッタドライブイン)、同時に各半導体領域の不純物の活性化を行う。ポリシリコン膜18およびポリシリコン膜上部19は、エミッタ拡散層11からのエミッタ引出し電極(エミッタポリシリコン電極)20を形成する。
【0066】
本実施形態では、ポリシリコン膜上部19に導入されたn型不純物は、結晶粒径の大きいノンドープのポリシリコン層18を経由してシリコン基板に拡散するため、その分拡散速度が低下し、シリコン基板への不純物の拡散を抑えることができる。
【0067】
また、ノンドープ非晶質シリコン膜17堆積前にフッ酸処理により表面酸化膜4を除去しているため、エミッタドライブインにより、エミッタシリコン電極/シリコン基板界面には均一なエピタキシャル膜10が形成されるが、エミッタ電極の上部にのみn型不純物が導入されているため、エピタキシャル成長初期には、n型不純物はエミッタ電極/シリコン基板界面に到達しておらず、シリコン基板への不純物の拡散は起こらない。不純物が界面付近に到達した時点では、十分にエピタキシャル膜10が形成されているため、シリコン基板への不純物の拡散は抑えられる。
【0068】
以上のように、本実施形態では、エミッタ電極として、結晶粒径の大きなノンドープポリシリコン層18形成し、その上部にのみn型不純物を導入すること、および表面酸化膜4を除去することにより、界面に均一なエピタキシャル層10が形成されるので、同一の熱処理量では、従来技術よりもエミッタ拡散層11を浅くすることができる。また、不純物の活性化率を上げるために熱処理量を増加させても、従来技術と同じ深さのエミッタ拡散層11を得ることができる。
【0069】
ここで、エミッタ拡散層11の深さは、イオン注入によりエミッタポリシリコン電極に導入する不純物濃度および導入される位置に依存するため、エミッタドライブインの熱処理温度および時間に合わせて、イオン注入の加速エネルギーおよびドーズ量を設定することにより、所望の深さのエミッタ拡散層11を得ることができる。
【0070】
なお、ノンドープ非晶質シリコン膜18の上部に絶縁膜を形成した後、絶縁膜を貫通させてイオン注入を行うことにより、比較的容易にn型不純物をポリシリコン膜18の最表面(絶縁膜/ポリシリコン膜界面付近)にのみ導入することができ、かつ同様の効果を得ることができる。
【0071】
【発明の効果】
本発明によれば、エミッタポリシリコン電極からの不純物拡散によってエミッタ拡散層を形成するバイポーラトランジスタの製造方法において、浅い接合を形成するためには、熱処理量を低減することが必要であり、一方、ポリシリコン電極の抵抗やポリシリコン/シリコン基板間のコンタクト抵抗を低減するためには、熱処理量の増加が必要であるという、トレードオフの関係にある両者を両立すること、すなわちエミッタベースの浅接合を実現した状態で、トランジスタの寄生抵抗を低減させることが可能となる。
【図面の簡単な説明】
【図1】第一の実施形態におけるバイポーラトランジスタの製造方法を工程順に示した要部の断面図
【図2】第二の実施形態におけるバイポーラトランジスタの製造方法を工程順に示した要部の断面図
【図3】第三の実施形態におけるバイポーラトランジスタの製造方法を工程順に示した要部の断面図
【図4】従来例におけるバイポーラトランジスタの製造方法を工程順に示した断面図
【図5】図4に続く従来例の製造方法を工程順に示した断面図
【符号の説明】
1 窒化シリコン膜
2 P+ポリシリコン膜(ベースポリシリコン電極)
3 LOCOS
4 表面酸化膜
5 サイドウォール絶縁膜
6 真性ベース領域(真性ベース層)
7 エミッタ開口部
8 ノンドープポリシリコン膜
9 n型ポリシリコン膜
10 エピタキシャル層
11 エミッタ拡散層(エミッタ領域)
12 エミッタポリシリコン電極(9+10)
13 外部ベース領域(外部ベース層)
14 ノンドープ非晶質シリコン膜
15 ノンドープポリシリコン膜(大粒径)
16 エミッタポリシリコン電極(9+15)
17 ノンドープ非晶質シリコン膜
18 ノンドープポリシリコン膜(大粒径)
19 n型不純物導入領域
20 エミッタポリシリコン電極(18+19)
21 N−エピタキシャル層
22 N+埋め込み層
23 P型シリコン基板
24 LOCOS分離
25 ディープトレンチ分離
26 N+コレクタ引き出し層
27 P+ポリシリコン膜(ベースポリシリコン電極)
28 窒化シリコン膜
29 真性ベース領域(真性ベース層)
30 サイドウォール絶縁膜
31 N+ポリシリコン膜(エミッタポリシリコン電極)
32 外部ベース領域(外部ベース層)
33 エミッタ拡散層(エミッタ領域)
34 ベース幅
Claims (3)
- シリコン基板上に形成されたボロンを含むP型ベース領域と、前記ベース領域に電気的に接続されたボロンを含むP型多結晶シリコンからなるベース電極と、前記ベース領域の表面に形成されたN型エミッタ領域と、前記エミッタ領域に電気的に接続されたヒ素を含む多結晶シリコンと前記多結晶シリコン上に形成されたリンを含む多結晶シリコンの積層膜からなるエミッタ電極とを有する半導体装置の製造方法であって、
(a)前記ベース領域の表面に絶縁膜を形成した後、前記エミッタ領域と前記エミッタ電極とを接続するためのエミッタ開口部を形成する工程と、
(b)前記エミッタ開口部上の酸化膜を除去する工程と、
(c)前記エミッタ領域上にヒ素を含む多結晶シリコン膜を形成する工程と、
(d)前記ヒ素を含んだ多結晶シリコン膜上にリンを含む多結晶シリコン膜を形成する工程と、
(e)熱処理により、前記多結晶シリコン膜中のヒ素およびリンを前記ベース領域内に拡散させて、前記ベース領域上部にエミッタ領域を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記積層膜からなるエミッタ電極として、前記工程(c)及び前記工程(d)では、多結晶シリコン膜に代えて非晶質シリコン膜を堆積することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記工程(b)では、フッ酸処理により前記酸化膜を除去することを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000180398A JP3969932B2 (ja) | 2000-06-15 | 2000-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000180398A JP3969932B2 (ja) | 2000-06-15 | 2000-06-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001358148A JP2001358148A (ja) | 2001-12-26 |
JP3969932B2 true JP3969932B2 (ja) | 2007-09-05 |
Family
ID=18681508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000180398A Expired - Fee Related JP3969932B2 (ja) | 2000-06-15 | 2000-06-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3969932B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103730357A (zh) * | 2014-01-07 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | Npn晶体管及形成方法 |
-
2000
- 2000-06-15 JP JP2000180398A patent/JP3969932B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103730357A (zh) * | 2014-01-07 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | Npn晶体管及形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001358148A (ja) | 2001-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0851216A (ja) | メサ分離soiトランジスタおよびそれの製造方法 | |
JP3132101B2 (ja) | 半導体装置の製造方法 | |
US4674173A (en) | Method for fabricating bipolar transistor | |
US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
JPH0241170B2 (ja) | ||
JPH10326793A (ja) | 半導体装置の製造方法 | |
US5198373A (en) | Process for fabricating a semiconductor device | |
US5882976A (en) | Method of fabricating a self-aligned double polysilicon NPN transistor with poly etch stop | |
US6518111B1 (en) | Method for manufacturing and structure of semiconductor device with dielectric diffusion source and CMOS integration | |
JP3969932B2 (ja) | 半導体装置の製造方法 | |
JP3781087B2 (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
JP2622047B2 (ja) | 半導体デバイスおよびその製造方法 | |
US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
JP4213298B2 (ja) | 半導体装置の製造方法 | |
JP3270151B2 (ja) | 半導体装置の製造方法 | |
JP3585764B2 (ja) | バイポーラ型半導体装置及びその製造方法 | |
JP2004022720A (ja) | 半導体装置 | |
JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
KR950002195B1 (ko) | 초고주파용 바이폴라 트랜지스터 및 그 제조방법 | |
JPS60211978A (ja) | 半導体装置 | |
JP2004343001A (ja) | 半導体装置及びその製造方法 | |
JPH10335343A (ja) | 半導体装置の製造方法 | |
JPH0621077A (ja) | 半導体装置およびその製造方法 | |
JP2003347308A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |