JPH0778833A - バイポーラトランジスタとその製造方法 - Google Patents
バイポーラトランジスタとその製造方法Info
- Publication number
- JPH0778833A JPH0778833A JP22376793A JP22376793A JPH0778833A JP H0778833 A JPH0778833 A JP H0778833A JP 22376793 A JP22376793 A JP 22376793A JP 22376793 A JP22376793 A JP 22376793A JP H0778833 A JPH0778833 A JP H0778833A
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- groove
- bipolar transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は複数個のバイポーラトランジスタの
コレクタコンタクト拡散層の形成方法に関し、バイポー
ラトランジスタの占める面積を小さくし、半導体装置の
高集積化、微細化を図ることを目的とする。 【構成】 Si基板１上に素子分離用の溝７で画定された
バイポーラトランジスタのコレクタコンタクト拡散層９
が、溝７の側壁に沿って形成された構造を有するように
構成する。
コレクタコンタクト拡散層の形成方法に関し、バイポー
ラトランジスタの占める面積を小さくし、半導体装置の
高集積化、微細化を図ることを目的とする。 【構成】 Si基板１上に素子分離用の溝７で画定された
バイポーラトランジスタのコレクタコンタクト拡散層９
が、溝７の側壁に沿って形成された構造を有するように
構成する。
Description
【０００１】
【産業上の利用分野】本発明は、素子分離領域を有する
少なくとも複数個のバイポーラトランジスタからなる半
導体装置のコレクタコンタクト拡散層の構造、及びその
製造方法に関する。
少なくとも複数個のバイポーラトランジスタからなる半
導体装置のコレクタコンタクト拡散層の構造、及びその
製造方法に関する。
【０００２】近年、半導体デバイスの高集積化、高速化
に伴い、より微細な構造のバイポーラトランジスタが必
要となり、パイボーラトランジスタの占める面積を如何
に小さくするか、その微細化技術が要求されている。
に伴い、より微細な構造のバイポーラトランジスタが必
要となり、パイボーラトランジスタの占める面積を如何
に小さくするか、その微細化技術が要求されている。
【０００３】
【従来の技術】図９は従来例の説明図である。図におい
て、図において、１はSi基板、２はコレクタ埋没拡散
層、３はエピタキシャル層、８は側壁SiO2膜、９はコレ
クタコンタクト拡散層、11はポリSi膜、12はキャップSi
O2膜、13はカバーSiO2膜、14はコレクタ、15はベース拡
散層、16はエミッタ拡散層、17はコレクタコンタクト拡
散層、18はコレクタ電極、19はベース電極、20はエミッ
タ電極である。
て、図において、１はSi基板、２はコレクタ埋没拡散
層、３はエピタキシャル層、８は側壁SiO2膜、９はコレ
クタコンタクト拡散層、11はポリSi膜、12はキャップSi
O2膜、13はカバーSiO2膜、14はコレクタ、15はベース拡
散層、16はエミッタ拡散層、17はコレクタコンタクト拡
散層、18はコレクタ電極、19はベース電極、20はエミッ
タ電極である。
【０００４】従来のウエハプロセス技術では、複数のバ
イポーラトランジスタを製造する場合、図６に示すよう
に、Si基板１の表面にマスク絶縁膜のパターニングを行
い、イオン注入法により不純物をドーピングし、１，２
００℃以上の高温熱処理で、コレクタ埋没拡散層２に達
するように、深い拡散層を必要とするコレクタコンタク
ト拡散層９を形成していた。
イポーラトランジスタを製造する場合、図６に示すよう
に、Si基板１の表面にマスク絶縁膜のパターニングを行
い、イオン注入法により不純物をドーピングし、１，２
００℃以上の高温熱処理で、コレクタ埋没拡散層２に達
するように、深い拡散層を必要とするコレクタコンタク
ト拡散層９を形成していた。
【０００５】そのため、コレクタコンタクト拡散層９の
横方向の広がりが大きくなり、バイポーラトランジスタ
１個の占める面積もまた大きくなる。
横方向の広がりが大きくなり、バイポーラトランジスタ
１個の占める面積もまた大きくなる。
【０００６】
【発明が解決しようとする課題】従って、トランジスタ
１個の面積が大きくなるため、半導体装置１チップに占
めるトランジスタの面積も大きくなり、半導体デバイス
の微細化、高集積化を阻害していた。
１個の面積が大きくなるため、半導体装置１チップに占
めるトランジスタの面積も大きくなり、半導体デバイス
の微細化、高集積化を阻害していた。
【０００７】本発明は、以上の点を鑑み、バイポーラト
ランジスタの占める面積を小さくし、半導体デバイスの
高集積化、微細化を図ることを目的として提供される。
ランジスタの占める面積を小さくし、半導体デバイスの
高集積化、微細化を図ることを目的として提供される。
【０００８】
【課題を解決するための手段】図１〜図３は本発明の原
理説明図である。図において、１はSi基板、２はコレク
タ埋没拡散層、３はエピタキシャル層、４はSiO2膜、５
は耐酸化性膜、６はマスク絶縁膜、７は溝、８は第１の
側壁SiO2膜、９はコレクタコンタクト拡散層、10は第２
の側壁SiO2膜、11はポリSi膜、12はキャップSiO2膜、13
はカバーSiO2膜、14はコレクタ、15はベース拡散層、16
はエミッタ拡散層、17はコレクタコンタクト拡散層、18
はコレクタ電極、19はベース電極、20はエミッタ電極で
ある。
理説明図である。図において、１はSi基板、２はコレク
タ埋没拡散層、３はエピタキシャル層、４はSiO2膜、５
は耐酸化性膜、６はマスク絶縁膜、７は溝、８は第１の
側壁SiO2膜、９はコレクタコンタクト拡散層、10は第２
の側壁SiO2膜、11はポリSi膜、12はキャップSiO2膜、13
はカバーSiO2膜、14はコレクタ、15はベース拡散層、16
はエミッタ拡散層、17はコレクタコンタクト拡散層、18
はコレクタ電極、19はベース電極、20はエミッタ電極で
ある。
【０００９】上記問題点は、コレクタコンタクト拡散層
の形成に際して、Si基板の溝内の側壁から不純物を導入
することにより、Si基板表面からの深い拡散層の形成よ
りもコレクタコンタクト拡散層の横方向の広がりを小さ
くして、バイポーラトランジスタの半導体デバイスのチ
ップ中に占める面積を小さくする。
の形成に際して、Si基板の溝内の側壁から不純物を導入
することにより、Si基板表面からの深い拡散層の形成よ
りもコレクタコンタクト拡散層の横方向の広がりを小さ
くして、バイポーラトランジスタの半導体デバイスのチ
ップ中に占める面積を小さくする。
【００１０】すなわち、本発明の目的は、図１に示すよ
うに、Si基板１上に素子分離用の溝７で画定されたバイ
ポーラトランジスタのコレクタ埋没拡散層２と同一導電
型のコレクタコンタクト拡散層９が、溝７の側壁に沿っ
て形成された構造を有することにより、そして、図２〜
３に示すように、Si基板１上に素子分離用の溝７を形成
する工程と、溝７の内壁を酸化して第１の側壁SiO2膜８
を形成する工程と、コレクタコンタクト拡散層９を形成
する溝７内の第１の側壁SiO2膜８のみをエッチンチグ除
去する工程と、該コレクタコンタクト拡散層９を形成す
る溝７内の側壁に不純物を導入する工程と、コレクタコ
ンタクト拡散層９を形成する溝７内に第２の側壁酸化膜
10を形成する工程と、シリコン基板１上の素子分離用の
該溝７内全てにポリSi膜11を埋め込む工程と、ポリSi膜
11を酸化してキャップSiO 膜12を形成する工程とを含む
事により、更に、前記溝７内の側壁に不純物を熱拡散法
により、或いは、Si基板１の斜め上方よりイオン注入法
により、或いは、溝７内に、不純物がドープされた膜を
埋め込んだ後、熱拡散法により不純物がドープされた膜
より溝７の側壁に不純物を拡散させる方法により達成さ
れる。
うに、Si基板１上に素子分離用の溝７で画定されたバイ
ポーラトランジスタのコレクタ埋没拡散層２と同一導電
型のコレクタコンタクト拡散層９が、溝７の側壁に沿っ
て形成された構造を有することにより、そして、図２〜
３に示すように、Si基板１上に素子分離用の溝７を形成
する工程と、溝７の内壁を酸化して第１の側壁SiO2膜８
を形成する工程と、コレクタコンタクト拡散層９を形成
する溝７内の第１の側壁SiO2膜８のみをエッチンチグ除
去する工程と、該コレクタコンタクト拡散層９を形成す
る溝７内の側壁に不純物を導入する工程と、コレクタコ
ンタクト拡散層９を形成する溝７内に第２の側壁酸化膜
10を形成する工程と、シリコン基板１上の素子分離用の
該溝７内全てにポリSi膜11を埋め込む工程と、ポリSi膜
11を酸化してキャップSiO 膜12を形成する工程とを含む
事により、更に、前記溝７内の側壁に不純物を熱拡散法
により、或いは、Si基板１の斜め上方よりイオン注入法
により、或いは、溝７内に、不純物がドープされた膜を
埋め込んだ後、熱拡散法により不純物がドープされた膜
より溝７の側壁に不純物を拡散させる方法により達成さ
れる。
【００１１】
【作用】本発明の方式では、Si基板上の素子分離用の溝
の側壁にコレクタコンタクト拡散層を形成することによ
り、従来のように、Si基板表面からコレクタコンタクト
拡散層を形成するよりも大幅に拡散層の横方向の広がり
幅が少なくなる。
の側壁にコレクタコンタクト拡散層を形成することによ
り、従来のように、Si基板表面からコレクタコンタクト
拡散層を形成するよりも大幅に拡散層の横方向の広がり
幅が少なくなる。
【００１２】従って、半導体装置中においてバイポーラ
トランジスタの占める面積も小さくなる。
トランジスタの占める面積も小さくなる。
【００１３】
【実施例】図４〜図５は本発明の一実施例の工程順模式
断面図である。図において、21はSi基板、22は第１のSi
O2膜、23はコレクタ埋没拡散層、24はエピタキシャル
層、25は第２のSiO2膜、26は窒化シリコン(Si3N4) 膜、
27はＰＳＧ膜、28は溝、28-AはＰＳＧ膜、29は第１の側
壁SiO2膜、30はコレクタコンタクト拡散層、31は第２の
側壁SiO2膜、32はポリSi膜、33はキャップSiO2膜、34は
カバーSiO2膜、35はコレクタ、36はベース拡散層、37は
エミッタ拡散層、38はコレクタコンタクト引出拡散層、
39はコレクタ電極、40はベース電極、41はエミッタ電
極、43はSiO2膜、44はレジスト膜、45はレジスト膜であ
る。
断面図である。図において、21はSi基板、22は第１のSi
O2膜、23はコレクタ埋没拡散層、24はエピタキシャル
層、25は第２のSiO2膜、26は窒化シリコン(Si3N4) 膜、
27はＰＳＧ膜、28は溝、28-AはＰＳＧ膜、29は第１の側
壁SiO2膜、30はコレクタコンタクト拡散層、31は第２の
側壁SiO2膜、32はポリSi膜、33はキャップSiO2膜、34は
カバーSiO2膜、35はコレクタ、36はベース拡散層、37は
エミッタ拡散層、38はコレクタコンタクト引出拡散層、
39はコレクタ電極、40はベース電極、41はエミッタ電
極、43はSiO2膜、44はレジスト膜、45はレジスト膜であ
る。
【００１４】先ず、図４（ａ）に示すように、Si基板21
上に第１のSiO2膜22を熱酸化により6,000Åの厚さに形
成する。そして図示しないレジスト膜を用いて素子分離
用溝（トレンチ) の形成領域にパターニングする。
上に第１のSiO2膜22を熱酸化により6,000Åの厚さに形
成する。そして図示しないレジスト膜を用いて素子分離
用溝（トレンチ) の形成領域にパターニングする。
【００１５】次に、イオン注入法により, 例えば, アン
チモンイオン(Sb + ) を加速電圧70KeV,ドーズ量3.5 x1
015 ／cm2 の条件で注入し、高濃度のコレクタ埋没拡散
層23を形成する。
チモンイオン(Sb + ) を加速電圧70KeV,ドーズ量3.5 x1
015 ／cm2 の条件で注入し、高濃度のコレクタ埋没拡散
層23を形成する。
【００１６】続いて、1250℃の酸素雰囲気中で、50分間
熱処理してコレクタ埋没拡散層23を１.7μｍの厚さに形
成する。その後、第１のSiO2膜22を弗酸でエッチング除
去する。
熱処理してコレクタ埋没拡散層23を１.7μｍの厚さに形
成する。その後、第１のSiO2膜22を弗酸でエッチング除
去する。
【００１７】次に、図４（ｂ）に示すように、ｎ型、比
抵抗２.5Ωｃｍ、膜の厚さ３.0μｍの単結晶エピタキシ
ャル層を成長し、表面に 300Åの厚さに第２のSiO2膜25
を熱酸化により形成する。
抵抗２.5Ωｃｍ、膜の厚さ３.0μｍの単結晶エピタキシ
ャル層を成長し、表面に 300Åの厚さに第２のSiO2膜25
を熱酸化により形成する。
【００１８】続いて、図４（ｃ）に示すように、ＣＶＤ
法により Si3N4膜26を2,000 Åの厚さに、ＰＳＧ膜27を
8,000Åの厚さに積層して成長し、溝形成用に幅０.8μ
ｍのレジストパターニングを行う。
法により Si3N4膜26を2,000 Åの厚さに、ＰＳＧ膜27を
8,000Åの厚さに積層して成長し、溝形成用に幅０.8μ
ｍのレジストパターニングを行う。
【００１９】次に、図４（ｄ）に示すように、ＲＩＥ法
により、 Si3N4膜26とＰＳＧ膜27をマスクとしてエッチ
ングを行い、素子分離用の溝28を５μｍ形成する。その
後、図４（ｅ）に示すように、ＰＳＧ膜27を弗酸でエッ
チング除去し、溝28内の側壁を熱酸化して第１の側壁Si
O2膜29を 1,000Åの厚さに形成する。
により、 Si3N4膜26とＰＳＧ膜27をマスクとしてエッチ
ングを行い、素子分離用の溝28を５μｍ形成する。その
後、図４（ｅ）に示すように、ＰＳＧ膜27を弗酸でエッ
チング除去し、溝28内の側壁を熱酸化して第１の側壁Si
O2膜29を 1,000Åの厚さに形成する。
【００２０】これまでは通常の溝形成工程であり、これ
以後の工程が本発明に関する工程である。図５（ｆ）に
示すように、コレクタコンタクト拡散層30を側壁に形成
するための溝28のみ、第１の側壁SiO2膜29をエッチング
除去する。
以後の工程が本発明に関する工程である。図５（ｆ）に
示すように、コレクタコンタクト拡散層30を側壁に形成
するための溝28のみ、第１の側壁SiO2膜29をエッチング
除去する。
【００２１】そして、図５（ｇ）に示すように、溝28内
の側壁に不純物を導入して、コレクタコンタクト拡散層
30の形成のための高濃度拡散を行う。この不純物導入方
法には三つの方法を用いるた。
の側壁に不純物を導入して、コレクタコンタクト拡散層
30の形成のための高濃度拡散を行う。この不純物導入方
法には三つの方法を用いるた。
【００２２】先ず、第１の方法では、熱拡散炉を用い、
溝28の側壁から不純物としてフォスフィン(PH3) ガスを
用い、 800℃で15分間の熱拡散を行って、横方向に０.2
μｍの幅にコレクタコンタクト拡散層30を形成する。
溝28の側壁から不純物としてフォスフィン(PH3) ガスを
用い、 800℃で15分間の熱拡散を行って、横方向に０.2
μｍの幅にコレクタコンタクト拡散層30を形成する。
【００２３】次に、第２の方法では、イオン注入法によ
り, Si基板21の溝28の斜め上方より、例えば、燐イオン
(P+ ) を加速電圧80KeV,ドーズ量4.5x1015／cm2 の条件
で注入し、900 ℃の窒素雰囲気中で30分熱処理して高濃
度のコレクタコンタクト拡散層30を形成する。
り, Si基板21の溝28の斜め上方より、例えば、燐イオン
(P+ ) を加速電圧80KeV,ドーズ量4.5x1015／cm2 の条件
で注入し、900 ℃の窒素雰囲気中で30分熱処理して高濃
度のコレクタコンタクト拡散層30を形成する。
【００２４】更に、第３の方法では、図５（g'）に示す
ように、先ず、溝28内にＰＳＧ膜28-Aを１.5μｍの厚さ
に成長させ、弗酸で Si3N4膜26までＰＳＧ膜28-Aをエッ
チバックする。
ように、先ず、溝28内にＰＳＧ膜28-Aを１.5μｍの厚さ
に成長させ、弗酸で Si3N4膜26までＰＳＧ膜28-Aをエッ
チバックする。
【００２５】そして、 900℃の窒素雰囲気中で20分間熱
処理をしてＰＳＧ膜28-Aより、燐を0.2 μｍ横方向に拡
散させる。そして、図５（ｇ”) に示すように、溝７内
のＰＳＧ膜28-Aを弗酸で全て除去し高濃度のコレクタコ
ンタクト拡散層30を形成する。
処理をしてＰＳＧ膜28-Aより、燐を0.2 μｍ横方向に拡
散させる。そして、図５（ｇ”) に示すように、溝７内
のＰＳＧ膜28-Aを弗酸で全て除去し高濃度のコレクタコ
ンタクト拡散層30を形成する。
【００２６】次に、図６（ｈ）に示すように、コレクタ
コンタクト拡散層30を側壁に形成した溝28内に第２の側
壁SiO2膜31を熱酸化により形成する。これ以降のトラン
ジスタの形成工程は従来の工程と全く同様であるため、
簡単に述べる。
コンタクト拡散層30を側壁に形成した溝28内に第２の側
壁SiO2膜31を熱酸化により形成する。これ以降のトラン
ジスタの形成工程は従来の工程と全く同様であるため、
簡単に述べる。
【００２７】先ず、図６（ｉ）に示すように、ポリSi膜
32をＣＶＤ法により１.6μｍの厚さに成長して溝28内に
埋め込む。そして、Si基板21の表面に堆積している余分
のポリSi膜をポリッシングにより研磨してSi基板21の表
面を平坦化する。
32をＣＶＤ法により１.6μｍの厚さに成長して溝28内に
埋め込む。そして、Si基板21の表面に堆積している余分
のポリSi膜をポリッシングにより研磨してSi基板21の表
面を平坦化する。
【００２８】続いて、図６（ｊ）に示すように、溝28内
上方のポリSi膜32を熱酸化して、溝28内のポリSi膜32に
蓋をするように、6,000 Åの厚さにキャップSiO2膜33を
形成する。
上方のポリSi膜32を熱酸化して、溝28内のポリSi膜32に
蓋をするように、6,000 Åの厚さにキャップSiO2膜33を
形成する。
【００２９】その後、図６（ｋ）に示すように、燐酸ボ
イルによりカバーの Si3N4膜26をエッチング除去する。
そして、Si基板21の表面に薄く200 Åの厚さの第３のSi
O2膜43を形成し、その上に図７（ｌ）に示すように、ベ
ース拡散層形成用にレジスト膜44をパターニング形成す
る。
イルによりカバーの Si3N4膜26をエッチング除去する。
そして、Si基板21の表面に薄く200 Åの厚さの第３のSi
O2膜43を形成し、その上に図７（ｌ）に示すように、ベ
ース拡散層形成用にレジスト膜44をパターニング形成す
る。
【００３０】そして、図７（ｍ）に示すように、イオン
注入法により, 例えば, 硼素イオン(B+ ) を加速電圧60
KeV,ドーズ量1.3 x1014 ／cm2 の条件で注入し、窒素雰
囲気中で30分熱処理をしてベース拡散層36を形成する。
注入法により, 例えば, 硼素イオン(B+ ) を加速電圧60
KeV,ドーズ量1.3 x1014 ／cm2 の条件で注入し、窒素雰
囲気中で30分熱処理をしてベース拡散層36を形成する。
【００３１】続いて、図７（ｎ）に示すように、コレク
タコンタクト、エミッタ拡散層形成用にレジスト膜45の
パターニング形成を行う。そして、図７（ｏ）に示すよ
うに、燐イオン(P+ ) を加速電圧80KeV 、ドーズ量4x10
15／cm2 の条件で注入し、950 ℃の窒素雰囲気中で30分
間の熱処理を行い、コレクタコンタクト38、エミッタ拡
散層37を形成する。
タコンタクト、エミッタ拡散層形成用にレジスト膜45の
パターニング形成を行う。そして、図７（ｏ）に示すよ
うに、燐イオン(P+ ) を加速電圧80KeV 、ドーズ量4x10
15／cm2 の条件で注入し、950 ℃の窒素雰囲気中で30分
間の熱処理を行い、コレクタコンタクト38、エミッタ拡
散層37を形成する。
【００３２】その後、図８（ｐ）に示すように、カバー
SiO2膜34をＣＶＤ法により成長し、各電極コンタクト用
のコンタクトホールを開口し、自然酸化膜を弗酸で洗浄
後、Alをスパッタ法で１μｍの厚さに形成し、図示しな
いレジスト膜をパターニングしてマスクとし、コレク
タ、ベース、エミッタの各電極を塩素系ガスのドライ形
成して、溝28の素子分離領域で画定され、且つ、溝28の
外壁にコレクタコンタクト拡散層30を有する本発明のバ
イポーラトランジスタが完成する。
SiO2膜34をＣＶＤ法により成長し、各電極コンタクト用
のコンタクトホールを開口し、自然酸化膜を弗酸で洗浄
後、Alをスパッタ法で１μｍの厚さに形成し、図示しな
いレジスト膜をパターニングしてマスクとし、コレク
タ、ベース、エミッタの各電極を塩素系ガスのドライ形
成して、溝28の素子分離領域で画定され、且つ、溝28の
外壁にコレクタコンタクト拡散層30を有する本発明のバ
イポーラトランジスタが完成する。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
Si基板上の素子分離用の溝の側壁にコレクタコンタクト
拡散層を形成することにより、従来のように、Si基板表
面からコレクタコンタクト拡散層を形成するよりも大幅
に拡散層の横方向の広がり幅が少なくなり、半導体デバ
イス中のバイポーラトランジスタの占める面積が相対的
に小さくなり、半導体デバイスの微細化、高集積化に寄
与するところが大きい。
Si基板上の素子分離用の溝の側壁にコレクタコンタクト
拡散層を形成することにより、従来のように、Si基板表
面からコレクタコンタクト拡散層を形成するよりも大幅
に拡散層の横方向の広がり幅が少なくなり、半導体デバ
イス中のバイポーラトランジスタの占める面積が相対的
に小さくなり、半導体デバイスの微細化、高集積化に寄
与するところが大きい。
【図１】 本発明の原理説明図（その１）
【図２】 本発明の原理説明図（その２）
【図３】 本発明の原理説明図（その３）
【図４】 本発明の一実施例の工程順模式断面図（その
１)
１)
【図５】 本発明の一実施例の工程順模式断面図（その
２)
２)
【図６】 本発明の一実施例の工程順模式断面図（その
３)
３)
【図７】 本発明の一実施例の工程順模式断面図（その
４)
４)
【図８】 本発明の一実施例の工程順模式断面図（その
５)
５)
【図９】 従来例の説明図
１ Si基板 ２ コレクタ埋没拡散層 ３ エピタキシャル層 ４ SiO2膜 ５ 耐酸化性膜 ６ マスク絶縁膜 ７ 溝 ８ 第１の側壁SiO2膜 ９ コレクタコンタクト拡散層 10 第２の側壁SiO2膜 11 ポリSi膜 12 キャップSiO2膜 13 カバーSiO2膜 14 コレクタ 15 ベース拡散層 16 エミッタ拡散層 17 コレクタコンタクト拡散層 18 コレクタ電極 19 ベース電極 20 エミッタ電極 21 Si基板 22 第１のSiO2膜 23 コレクタ埋没拡散層 24 エピタキシャル層 25 第２のSiO2膜 26 Si3N4膜 27 ＰＳＧ膜 28 溝 28-A ＰＳＧ膜 29 第１の側壁SiO2膜 30 コレクタコンタクト拡散層 31 第２の側壁SiO2膜 32 ポリSi膜 33 キャップSiO2膜 34 カバーSiO2膜 35 コレクタ 36 ベース拡散層 37 エミッタ拡散層 38 コレクタコンタクト引出拡散層 39 コレクタ電極 40 ベース電極 41 エミッタ電極 43 第３のSiO2膜 44 レジスト膜 45 レジスト膜
Claims (5)
- 【請求項１】 シリコン（Si) 基板(1) 上に素子分離用
の溝（トレンチ)(7)で画定されたバイポーラトランジス
タのコレクタ(14)、及びコレクタ埋没拡散層(2) と同一
導電型のコレクタコンタクト拡散層(9) が、該溝(7) の
側壁に沿って形成された構造を有することを特徴とする
バイポーラトランジスタ。 - 【請求項２】 シリコン基板(1) 上に素子分離用の溝
(7) を形成する工程と、 該溝(7) の内壁を酸化して第１の側壁二酸化シリコン
(SiO2) 膜(8) を形成する工程と、 コレクタコンタクト拡散層(9) を形成する該溝(7) 内の
第１の側壁酸化膜(8)のみをエッチンチグ除去する工程
と、 該コレクタコンタクト拡散層(9) を形成する該溝(7) 内
の側壁に不純物を導入する工程と、 コレクタコンタクト拡散層(9) を形成する該溝(7) 内に
第２の側壁酸化膜(10)を形成する工程と、 該シリコン基板(1) 上の素子分離用の該溝(7) 内全てに
多結晶シリコン（ポリSi）膜(11)を埋め込む工程と、 該多結晶シリコン膜(11)の上面を酸化してキャップ二酸
化シリコン膜(12)を形成する工程とを含むことを特徴と
するバイポーラトランジスタの製造方法。 - 【請求項３】 前記溝(7) 内の側壁に不純物を熱拡散法
により導入することを特徴とする請求項２記載のバイポ
ーラトランジスタの製造方法。 - 【請求項４】 前記溝(7) 内の側壁に不純物を該シリコ
ン基板(1) の斜め上方よりイオン注入法により導入する
ことを特徴とする請求項２記載のバイポーラトランジス
タの製造方法。 - 【請求項５】 前記溝(7) 内に、不純物がドープされた
膜を埋め込んだ後、熱拡散法により不純物がドープされ
た膜より溝(7) の側壁に不純物を拡散させ、コレクタコ
ンタクト拡散層(9) を形成することを特徴とする請求項
２記載のバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22376793A JPH0778833A (ja) | 1993-09-09 | 1993-09-09 | バイポーラトランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22376793A JPH0778833A (ja) | 1993-09-09 | 1993-09-09 | バイポーラトランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778833A true JPH0778833A (ja) | 1995-03-20 |
Family
ID=16803393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22376793A Withdrawn JPH0778833A (ja) | 1993-09-09 | 1993-09-09 | バイポーラトランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778833A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330319A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置の製造方法 |
| KR20000001037A (ko) * | 1998-06-08 | 2000-01-15 | 김덕중 | 기판을 콜렉터로 이용하는 바이폴라 트랜지스터및 그 제조방법 |
| JP2007522650A (ja) * | 2004-01-15 | 2007-08-09 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 集積トランジスタ、特に４０ボルト以上の電圧用集積トランジスタ、およびその製造方法 |
-
1993
- 1993-09-09 JP JP22376793A patent/JPH0778833A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330319A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置の製造方法 |
| KR20000001037A (ko) * | 1998-06-08 | 2000-01-15 | 김덕중 | 기판을 콜렉터로 이용하는 바이폴라 트랜지스터및 그 제조방법 |
| JP2007522650A (ja) * | 2004-01-15 | 2007-08-09 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 集積トランジスタ、特に４０ボルト以上の電圧用集積トランジスタ、およびその製造方法 |
| US8021952B2 (en) | 2004-01-15 | 2011-09-20 | Infineon Technologies Ag | Integrated transistor, particularly for voltages and method for the production thereof |
| US8129249B2 (en) | 2004-01-15 | 2012-03-06 | Infineon Technologies Ag | Integrated transistor, particularly for voltages and method for the production thereof |
| JP4892356B2 (ja) * | 2004-01-15 | 2012-03-07 | インフィネオン テクノロジーズ アーゲー | 集積トランジスタ、特に４０ボルト以上の電圧用集積トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2670563B2 (ja) | 半導体装置の製造方法 | |
| KR950003932B1 (ko) | 바이폴라형 반도체장치의 제조방법 | |
| US4333774A (en) | Method for producing walled emitter type bipolar transistors | |
| JP2002083876A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH1145890A (ja) | 半導体装置の製造方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| JP3173048B2 (ja) | 半導体装置 | |
| JP2858510B2 (ja) | 半導体装置の製造方法 | |
| JPH0128507B2 (ja) | ||
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS6115372A (ja) | 半導体装置およびその製造方法 | |
| JPH09162192A (ja) | 半導体装置およびその製造方法 | |
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS644351B2 (ja) | ||
| JPH05226353A (ja) | 半導体装置の製造方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPH05218064A (ja) | 半導体装置の製造方法 | |
| JPH10270457A (ja) | バイポーラトランジスタの製造方法 | |
| JPH05160138A (ja) | 半導体装置の製造方法 | |
| JPH01111372A (ja) | 半導体装置の製造方法 | |
| JPS628024B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |