JP2633411B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2633411B2 JP2633411B2 JP11204291A JP11204291A JP2633411B2 JP 2633411 B2 JP2633411 B2 JP 2633411B2 JP 11204291 A JP11204291 A JP 11204291A JP 11204291 A JP11204291 A JP 11204291A JP 2633411 B2 JP2633411 B2 JP 2633411B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- silicon nitride
- layer
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に高周波用バイポーラ集積回路の製造方法に
関する。
に関し、特に高周波用バイポーラ集積回路の製造方法に
関する。
【０００２】
【従来の技術】図２（ａ）〜（ｄ）及び図３（ａ）〜
（ｄ）は従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
（ｄ）は従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
【０００３】まず、図２（ａ）に示すように、Ｐ型のシ
リコン基板１にＮ+ 型の埋込層２及びＮ- 型のエピタキ
シャル層３を形成した後、エピタキシャル層３の表面を
熱酸化して酸化シリコン膜４を０．５μｍの厚さに形成
する。次に、写真蝕刻法により酸化シリコン膜４を選択
的にエッチングして開孔部を形成し、酸化シリコン膜４
をマスクとしてＰ型の不純物の高濃度に拡散して深さ
１．２μｍのＰ型拡散層５を形成する。
リコン基板１にＮ+ 型の埋込層２及びＮ- 型のエピタキ
シャル層３を形成した後、エピタキシャル層３の表面を
熱酸化して酸化シリコン膜４を０．５μｍの厚さに形成
する。次に、写真蝕刻法により酸化シリコン膜４を選択
的にエッチングして開孔部を形成し、酸化シリコン膜４
をマスクとしてＰ型の不純物の高濃度に拡散して深さ
１．２μｍのＰ型拡散層５を形成する。
【０００４】次に、図２（ｂ）に示すように、酸化シリ
コン膜４を全面に亘りエッチング除去した後、Ｐ型拡散
層５を含むエピタキシャル層３の表面を熱酸化して厚さ
５０ｎｍの酸化シリコン膜６と、厚さ１５０ｎｍの窒化
シリコン膜７を順次に堆積する。次に、写真蝕刻法によ
り窒化シリコン膜７を選択的にエッチングして除去す
る。
コン膜４を全面に亘りエッチング除去した後、Ｐ型拡散
層５を含むエピタキシャル層３の表面を熱酸化して厚さ
５０ｎｍの酸化シリコン膜６と、厚さ１５０ｎｍの窒化
シリコン膜７を順次に堆積する。次に、写真蝕刻法によ
り窒化シリコン膜７を選択的にエッチングして除去す
る。
【０００５】次に、図２（ｃ）に示すように、窒化シリ
コン膜７をマスクとしてＰ型拡散層５及びエピタキシャ
ル層３を熱酸化して酸化シリコン膜８を１．５μｍの厚
さに形成する。
コン膜７をマスクとしてＰ型拡散層５及びエピタキシャ
ル層３を熱酸化して酸化シリコン膜８を１．５μｍの厚
さに形成する。
【０００６】次に、図２（ｄ）に示すように、酸化シリ
コン膜８をエッチング除去して溝を設けた後熱酸化によ
る厚さ５０ｎｍの酸化シリコン膜９を形成する。次に、
溝直下のＰ型シリコン基板１に反転防止用のＰ+ 型拡散
層２４を形成した後、全面に厚さ５０ｎｍの窒化シリコ
ン膜１０を形成する。
コン膜８をエッチング除去して溝を設けた後熱酸化によ
る厚さ５０ｎｍの酸化シリコン膜９を形成する。次に、
溝直下のＰ型シリコン基板１に反転防止用のＰ+ 型拡散
層２４を形成した後、全面に厚さ５０ｎｍの窒化シリコ
ン膜１０を形成する。
【０００７】次に、図３（ａ）に示すように、異方性ド
ライエッチング法により上面からみて影となる部分以外
の窒化シリコン膜１０をエッチング除去した後、熱酸化
により厚さ１．５μｍの厚い酸化シリコン膜１１を形成
する。次に、窒化シリコン膜１０，７を順次エッチング
し除去する。
ライエッチング法により上面からみて影となる部分以外
の窒化シリコン膜１０をエッチング除去した後、熱酸化
により厚さ１．５μｍの厚い酸化シリコン膜１１を形成
する。次に、窒化シリコン膜１０，７を順次エッチング
し除去する。
【０００８】次に、図３（ｂ）に示すように、全面に窒
化シリコン膜１２を０．１μｍの厚さに堆積する。
化シリコン膜１２を０．１μｍの厚さに堆積する。
【０００９】次に、図３（ｃ）に示すように、写真蝕刻
法により、窒化シリコン膜１２及び酸化シリコン膜６を
選択的に順次にエッチングして開孔部を設け、窒化シリ
コン膜１２をマスクとしてＮ型の不純物を熱拡散して埋
込層２に達するコレクタ引出領域１４を形成する。
法により、窒化シリコン膜１２及び酸化シリコン膜６を
選択的に順次にエッチングして開孔部を設け、窒化シリ
コン膜１２をマスクとしてＮ型の不純物を熱拡散して埋
込層２に達するコレクタ引出領域１４を形成する。
【００１０】次に、図３（ｄ）に示すように、窒化シリ
コン膜１２及び酸化シリコン膜６を全面エッチング除去
した後、エピタキシャル層３の表面を熱酸化して酸化シ
リコン膜１５を５０ｎｍの厚さに形成する。次に、エピ
タキシャル層３の表面にホウ素イオンを加速エネルギー
４０ｋｅＶ，ドーズ量２×１０5 ｃｍ-2で選択的にイオ
ン注入して高濃度ベース拡散層１６を形成し、同様にホ
ウ素イオンを加速エネルギー３０ｋｅＶ，ドーズ量１×
１０14ｃｍ-2で選択的にイオン注入して活性ベース拡散
層１７を形成した後、窒化シリコン膜１８を０．１μｍ
の厚さに形成する。次に写真蝕刻法により、窒化シリコ
ン膜１８及び酸化シリコン膜１５を選択的に順次エッチ
ング除去してエミッタ拡散窓、及びコレクタコンタクト
窓を開孔した後、気相成長法によりポリシリコン層１９
を０．２μｍの厚さに形成してヒ素イオンを加速エネル
ギー７０ｋｅＶ，ドーズ量１×１０16ｃｍ-2でイオン注
入した後、熱処理して深さ０．３μｍのエミッタ拡散層
２０を形成する。次に、窒化シリコン膜１８及び酸化シ
リコン膜１５を選択的に開孔してベースコンタクト窓を
形成し、全面にアルミニウム層を１．５μｍの厚さに堆
積し、写真蝕刻法によりアルミニウム層及びポリシリコ
ン層１９を選択的にエッチングしてパターニングし、エ
ミッタ電極２１，ベース電極２２，コレクタ電極２３の
夫々を形成する。
コン膜１２及び酸化シリコン膜６を全面エッチング除去
した後、エピタキシャル層３の表面を熱酸化して酸化シ
リコン膜１５を５０ｎｍの厚さに形成する。次に、エピ
タキシャル層３の表面にホウ素イオンを加速エネルギー
４０ｋｅＶ，ドーズ量２×１０5 ｃｍ-2で選択的にイオ
ン注入して高濃度ベース拡散層１６を形成し、同様にホ
ウ素イオンを加速エネルギー３０ｋｅＶ，ドーズ量１×
１０14ｃｍ-2で選択的にイオン注入して活性ベース拡散
層１７を形成した後、窒化シリコン膜１８を０．１μｍ
の厚さに形成する。次に写真蝕刻法により、窒化シリコ
ン膜１８及び酸化シリコン膜１５を選択的に順次エッチ
ング除去してエミッタ拡散窓、及びコレクタコンタクト
窓を開孔した後、気相成長法によりポリシリコン層１９
を０．２μｍの厚さに形成してヒ素イオンを加速エネル
ギー７０ｋｅＶ，ドーズ量１×１０16ｃｍ-2でイオン注
入した後、熱処理して深さ０．３μｍのエミッタ拡散層
２０を形成する。次に、窒化シリコン膜１８及び酸化シ
リコン膜１５を選択的に開孔してベースコンタクト窓を
形成し、全面にアルミニウム層を１．５μｍの厚さに堆
積し、写真蝕刻法によりアルミニウム層及びポリシリコ
ン層１９を選択的にエッチングしてパターニングし、エ
ミッタ電極２１，ベース電極２２，コレクタ電極２３の
夫々を形成する。
【００１１】
【発明が解決しようとする課題】この従来の半導体装置
は、上面よりコレクタ電極を取り出す必要がある為、通
常Ｎ型の不純物を高濃度で選択的に熱拡散することによ
り埋込層へ接続させてコレクタ引出領域を設けている
が、この熱拡散のマスキング層として窒化シリコン膜が
一般的に用いられる為、どうしてもＮ型の高濃度拡散層
の周囲に結晶欠陥が発生しやすくなり、半導体チップの
良品率を低下させるという問題があり、この傾向は半導
体基板として結晶面方位（１１１）を用いたときに特に
顕著にあらわれていた。
は、上面よりコレクタ電極を取り出す必要がある為、通
常Ｎ型の不純物を高濃度で選択的に熱拡散することによ
り埋込層へ接続させてコレクタ引出領域を設けている
が、この熱拡散のマスキング層として窒化シリコン膜が
一般的に用いられる為、どうしてもＮ型の高濃度拡散層
の周囲に結晶欠陥が発生しやすくなり、半導体チップの
良品率を低下させるという問題があり、この傾向は半導
体基板として結晶面方位（１１１）を用いたときに特に
顕著にあらわれていた。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型半導体基板の一主面に逆導電型埋込
層を設け前記埋込層を含む表面に逆導電型エピタキシャ
ル層を設ける工程と、前記エピタキシャル層を選択的に
熱酸化して前記半導体基板に達する厚い酸化膜を形成し
て素子形成領域を区画する工程と、前記素子形成領域の
表面を熱酸化して設けた酸化膜の上に窒化シリコン膜と
酸化シリコン膜を順次積層して設ける工程と、前記素子
形成領域上の前記酸化シリコン膜及び窒化シリコン膜並
びに酸化膜を順次エッチングして開孔部を設ける工程と
前記酸化シリコン膜及び窒化シリコン膜をマスクとして
前記開孔部の素子形成領域に逆導電型不純物を導入して
前記埋込層に達する逆導電型拡散層を形成する工程とを
含んで構成される。
造方法は、一導電型半導体基板の一主面に逆導電型埋込
層を設け前記埋込層を含む表面に逆導電型エピタキシャ
ル層を設ける工程と、前記エピタキシャル層を選択的に
熱酸化して前記半導体基板に達する厚い酸化膜を形成し
て素子形成領域を区画する工程と、前記素子形成領域の
表面を熱酸化して設けた酸化膜の上に窒化シリコン膜と
酸化シリコン膜を順次積層して設ける工程と、前記素子
形成領域上の前記酸化シリコン膜及び窒化シリコン膜並
びに酸化膜を順次エッチングして開孔部を設ける工程と
前記酸化シリコン膜及び窒化シリコン膜をマスクとして
前記開孔部の素子形成領域に逆導電型不純物を導入して
前記埋込層に達する逆導電型拡散層を形成する工程とを
含んで構成される。
【００１３】
【実施例】次に、本発明について図面を参照しながら説
明する。
明する。
【００１４】図１（ａ）〜（ｃ）は本発明の一実施例を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
【００１５】まず、図１（ａ）に示すように、図２
（ａ）〜（ｄ）及び図３（ａ）により説明した従来例と
同様の工程でＰ型シリコン基板１にＮ+ 型の埋込層２、
Ｎ- 型のエピタキシャル層３、酸化シリコン膜６，１１
及びＰ+ 型拡散層２４の夫々を形成する。
（ａ）〜（ｄ）及び図３（ａ）により説明した従来例と
同様の工程でＰ型シリコン基板１にＮ+ 型の埋込層２、
Ｎ- 型のエピタキシャル層３、酸化シリコン膜６，１１
及びＰ+ 型拡散層２４の夫々を形成する。
【００１６】次に、図１（ｂ）に示すように、酸化シリ
コン膜６，１１の表面に０．１μｍの厚さの窒化シリコ
ン膜１２及び厚さ３０ｎｍの酸化シリコン膜１３を順次
堆積する。
コン膜６，１１の表面に０．１μｍの厚さの窒化シリコ
ン膜１２及び厚さ３０ｎｍの酸化シリコン膜１３を順次
堆積する。
【００１７】次に、図１（ｃ）に示すように、酸化シリ
コン膜１３，窒化シリコン膜１２，酸化シリコン膜６を
選択的に順次エッチングして除去し、コレクタ拡散窓を
開孔した後、酸化シリコン膜１３及び窒化シリコン膜１
２をマスクとしてＮ型不純物を高濃度に熱拡散して埋込
層２に達するコレクタ引出領域１４を形成する。
コン膜１３，窒化シリコン膜１２，酸化シリコン膜６を
選択的に順次エッチングして除去し、コレクタ拡散窓を
開孔した後、酸化シリコン膜１３及び窒化シリコン膜１
２をマスクとしてＮ型不純物を高濃度に熱拡散して埋込
層２に達するコレクタ引出領域１４を形成する。
【００１８】以後、酸化シリコン膜１３，窒化シリコン
膜１２，酸化シリコン膜６を順次にエッチング除去した
後、図３（ｄ）に示した従来例と同様の工程により、高
濃度ベース拡散層１６，活性ベース拡散層１７，エミッ
タ拡散層２０の夫々を形成し、半導体集積回路を構成す
る。
膜１２，酸化シリコン膜６を順次にエッチング除去した
後、図３（ｄ）に示した従来例と同様の工程により、高
濃度ベース拡散層１６，活性ベース拡散層１７，エミッ
タ拡散層２０の夫々を形成し、半導体集積回路を構成す
る。
【００１９】このように実施例においては、窒化シリコ
ン膜１２上を薄い酸化シリコン膜１３により被覆保護し
た状態でコレクタ引出領域形成用のＮ型高濃度不純物を
拡散することにより、従来製法のようにＮ型高濃度拡散
層の周囲に生ずる結晶欠陥の発生を抑えて半導体チップ
の良品率を向上させることを可能とする。
ン膜１２上を薄い酸化シリコン膜１３により被覆保護し
た状態でコレクタ引出領域形成用のＮ型高濃度不純物を
拡散することにより、従来製法のようにＮ型高濃度拡散
層の周囲に生ずる結晶欠陥の発生を抑えて半導体チップ
の良品率を向上させることを可能とする。
【００２０】
【発明の効果】以上に説明したように本発明は、窒化シ
リコン膜の表面を薄い酸化シリコン膜により被覆保護し
た状態でＮ型不純物の高濃度拡散を行うことにより、Ｎ
型高濃度拡散層の周囲の結晶欠陥の発生を抑えて半導体
装置の低電圧リーク不良，耐圧劣化，高周波特性の変動
等を低減し、信頼性を向上できるという効果を有する。
リコン膜の表面を薄い酸化シリコン膜により被覆保護し
た状態でＮ型不純物の高濃度拡散を行うことにより、Ｎ
型高濃度拡散層の周囲の結晶欠陥の発生を抑えて半導体
装置の低電圧リーク不良，耐圧劣化，高周波特性の変動
等を低減し、信頼性を向上できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図。
した半導体チップの断面図。
【図２】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図３】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
１ Ｐ型シリコン基板 ２ 埋込層 ３ エピタキシャル層 ４，６，８，９，１１，１３，１５ 酸化シリコン膜 ５，２４ Ｐ+ 型拡散層 ７，１０，１２，１８ 窒化シリコン膜 １４ コレクタ引出領域 １６ 高濃度ベース拡散層 １７ 活性ベース拡散層 １９ ポリシリコン層 ２０ エミッタ拡散層 ２１ エミッタ電極 ２２ ベース電極 ２３ コレクタ電極
Claims (1)
- 【請求項１】 一導電型半導体基板の一主面に逆導電型
埋込層を設け前記埋込層を含む表面に逆導電型エピタキ
シャル層を設ける工程と、前記エピタキシャル層を選択
的に熱酸化して前記半導体基板に達する厚い酸化膜を形
成して素子形成領域を区画する工程と、前記素子形成領
域の表面を熱酸化して設けた酸化膜の上に窒化シリコン
膜と酸化シリコン膜を順次積層して設ける工程と、前記
素子形成領域上の前記酸化シリコン膜及び窒化シリコン
膜並びに酸化膜を順次エッチングして開孔部を設ける工
程と前記酸化シリコン膜及び窒化シリコン膜をマスクと
して前記開孔部の素子形成領域に逆導電型不純物を導入
して前記埋込層に達する逆導電型拡散層を形成する工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11204291A JP2633411B2 (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11204291A JP2633411B2 (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH053199A JPH053199A (ja) | 1993-01-08 |
| JP2633411B2 true JP2633411B2 (ja) | 1997-07-23 |
Family
ID=14576564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11204291A Expired - Fee Related JP2633411B2 (ja) | 1991-05-17 | 1991-05-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2633411B2 (ja) |
-
1991
- 1991-05-17 JP JP11204291A patent/JP2633411B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053199A (ja) | 1993-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1241458A (en) | Side-etching method of making bipolar transistor | |
| JPH0241170B2 (ja) | ||
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JP2586395B2 (ja) | 半導体装置の製造方法 | |
| EP0409370A2 (en) | Bipolar transistor | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP2604550B2 (ja) | 半導体装置 | |
| JPH0128508B2 (ja) | ||
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH02338A (ja) | 半導体集積回路装置の製造法 | |
| JPS6018951A (ja) | 半導体装置の製造法 | |
| JPS60235464A (ja) | 半導体装置の製造方法 | |
| JPH0380544A (ja) | 半導体装置 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH05211153A (ja) | 半導体装置の製造方法 | |
| JPS5917282A (ja) | 半導体装置 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH02337A (ja) | 半導体集積回路装置の製造法 | |
| JPH04245438A (ja) | 半導体装置の製造方法 | |
| JPS5969960A (ja) | 半導体集積回路の製造方法 | |
| JPS62245649A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970212 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |