JPH05211153A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05211153A JPH05211153A JP29532891A JP29532891A JPH05211153A JP H05211153 A JPH05211153 A JP H05211153A JP 29532891 A JP29532891 A JP 29532891A JP 29532891 A JP29532891 A JP 29532891A JP H05211153 A JPH05211153 A JP H05211153A
- Authority
- JP
- Japan
- Prior art keywords
- film
- base region
- region
- polycrystalline silicon
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】低濃度の浅い活性ベース領域と、高濃度の外部
ベース領域を両立させ、高速性と高周波特性に優れたト
ランジスタを得る。 【構成】ベース形成領域上に選択的に積層して設けた多
結晶シリコン膜７及び窒化シリコン膜８に整合して高濃
度の外部ベース領域１２ａを設け、窒化シリコン膜８を
マスクとして外部ベース領域１２ａの表面及び多結晶シ
リコン膜７の側面を熱酸化した後、窒化シリコン膜８を
除去してホウ素イオン１１をイオン注入し、熱処理によ
り多結晶シリコン膜７より不純物を拡散して低濃度で浅
い活性ベース領域１２ｂを形成する。
ベース領域を両立させ、高速性と高周波特性に優れたト
ランジスタを得る。 【構成】ベース形成領域上に選択的に積層して設けた多
結晶シリコン膜７及び窒化シリコン膜８に整合して高濃
度の外部ベース領域１２ａを設け、窒化シリコン膜８を
マスクとして外部ベース領域１２ａの表面及び多結晶シ
リコン膜７の側面を熱酸化した後、窒化シリコン膜８を
除去してホウ素イオン１１をイオン注入し、熱処理によ
り多結晶シリコン膜７より不純物を拡散して低濃度で浅
い活性ベース領域１２ｂを形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にバイポーラトランジスタの製造方法に関す
る。
関し、特にバイポーラトランジスタの製造方法に関す
る。
【０００２】
【従来の技術】従来のバイポーラトランジスタの製造方
法について図面を参照して説明する。
法について図面を参照して説明する。
【０００３】図３（ａ）〜（ｃ）及び図４（ａ）〜
（ｃ）は従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
（ｃ）は従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
【０００４】まず、図３（ａ）に示すように、Ｐ型シリ
コン基板１の表面に高濃度のＮ型埋込層（以下Ｎ+ 型埋
込層と記す）２を選択的に形成し、その上に素子分離領
域４で囲まれた島状の低濃度Ｎ型エピタキシャル層（以
下Ｎ- 型エピタキシャル層と記す）３を形成する。Ｎ-
型エピタキシャル層３の表面からＮ+ 型埋込層２に達す
るようにＮ+ 型のコレクタ引き出し領域５を形成する。
その後、全面に酸化シリコン膜６を設け、酸化シリコン
膜６の上に選択的に設けたフォトレジスト膜をマスクと
してベース領域となる領域上とコレクタ引き出し領域上
の一部の酸化シリコン膜６をエッチングし除去する。続
いて、このフォトレジスト膜をマスクとしてＰ型の不純
物例えばホウ素イオン注入し、低濃度のＰ型不順物領域
１８を形成する。
コン基板１の表面に高濃度のＮ型埋込層（以下Ｎ+ 型埋
込層と記す）２を選択的に形成し、その上に素子分離領
域４で囲まれた島状の低濃度Ｎ型エピタキシャル層（以
下Ｎ- 型エピタキシャル層と記す）３を形成する。Ｎ-
型エピタキシャル層３の表面からＮ+ 型埋込層２に達す
るようにＮ+ 型のコレクタ引き出し領域５を形成する。
その後、全面に酸化シリコン膜６を設け、酸化シリコン
膜６の上に選択的に設けたフォトレジスト膜をマスクと
してベース領域となる領域上とコレクタ引き出し領域上
の一部の酸化シリコン膜６をエッチングし除去する。続
いて、このフォトレジスト膜をマスクとしてＰ型の不純
物例えばホウ素イオン注入し、低濃度のＰ型不順物領域
１８を形成する。
【０００５】次に、図３（ｂ）に示すように、全面に多
結晶シリコン膜７と窒化シリコン膜８を順次堆積して形
成する。
結晶シリコン膜７と窒化シリコン膜８を順次堆積して形
成する。
【０００６】次に、図３（ｃ）に示すように、窒化シリ
コン膜８の上にフォトレジスト膜９を塗布してパターニ
ングし、フォトレジスト膜９をマスクとして窒化シリコ
ン膜８及び多結晶シリコン膜７を順次エッチングしてエ
ミッタ電極及びコレクタ電極のそれぞれを形成する。次
に、フォトレジスト膜９及び酸化シリコン膜６をマスク
としてホウ素イオン１０，をイオン注入する。
コン膜８の上にフォトレジスト膜９を塗布してパターニ
ングし、フォトレジスト膜９をマスクとして窒化シリコ
ン膜８及び多結晶シリコン膜７を順次エッチングしてエ
ミッタ電極及びコレクタ電極のそれぞれを形成する。次
に、フォトレジスト膜９及び酸化シリコン膜６をマスク
としてホウ素イオン１０，をイオン注入する。
【０００７】次に、図４（ａ）に示すように、フォトレ
ジスト膜９を除去した後、熱処理を行うと同時に窒化シ
リコン膜８を耐酸化性マスクとして表面を酸化し、外部
ベース領域１２ａ及び浅い活性ベース領域１２ｂを形成
する。
ジスト膜９を除去した後、熱処理を行うと同時に窒化シ
リコン膜８を耐酸化性マスクとして表面を酸化し、外部
ベース領域１２ａ及び浅い活性ベース領域１２ｂを形成
する。
【０００８】ここで、多結晶シリコン膜７は、表面が窒
化シリコン膜８で覆われているため酸化されず、側面の
みが酸化されて小さくなるため、高濃度の外部ベース領
域１２ａからは離される。
化シリコン膜８で覆われているため酸化されず、側面の
みが酸化されて小さくなるため、高濃度の外部ベース領
域１２ａからは離される。
【０００９】次に、ヒ素イオンを窒化シリコン膜８を通
して多結晶シリコン膜７にイオン注入する。
して多結晶シリコン膜７にイオン注入する。
【００１０】次に図４（ｂ）に示すように、熱処理によ
り多結晶シリコン膜７より活性ベース領域１２ｂ内に不
純物を拡散してエミッタ領域１４を形成する。
り多結晶シリコン膜７より活性ベース領域１２ｂ内に不
純物を拡散してエミッタ領域１４を形成する。
【００１１】次に図４（ｃ）に示すように窒化シリコン
膜８を除去した後、外部ベース領域１２ａ上の酸化シリ
コン膜６ａを開口し、全面にアルミニウム合金膜を０．
８〜１μｍの厚さに堆積してパターニングし、エミッタ
電極１５，コレクタ電極１６，ベース電極１７を形成す
る。
膜８を除去した後、外部ベース領域１２ａ上の酸化シリ
コン膜６ａを開口し、全面にアルミニウム合金膜を０．
８〜１μｍの厚さに堆積してパターニングし、エミッタ
電極１５，コレクタ電極１６，ベース電極１７を形成す
る。
【００１２】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、活性ベース領域の形成を初期の工程で
行っており、後工程の熱処理により活性ベース層の不純
物の再分布がおこるため、制御性が悪いという問題点が
ある。
の製造方法では、活性ベース領域の形成を初期の工程で
行っており、後工程の熱処理により活性ベース層の不純
物の再分布がおこるため、制御性が悪いという問題点が
ある。
【００１３】また、トランジスタの動作速度を上けるた
めには、外部ベース領域の濃度を高くし活性ベース領域
の深さを浅く制御する必要があるが、従来の技術では上
記の問題点により、安定した製造が困難である。
めには、外部ベース領域の濃度を高くし活性ベース領域
の深さを浅く制御する必要があるが、従来の技術では上
記の問題点により、安定した製造が困難である。
【００１４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型半導体基板上に島状に分離された逆
導電型の素子形成領域を設ける工程と、前記素子形成領
域の表面に絶縁膜を設けてパターニングしベース領域形
成用の第１の開口部を設ける工程と、前記第１の開口部
を含む表面に多結晶シリコン膜及び窒化シリコン膜を順
次堆積してパターニングし前記第１の開口部内に第２の
開口部を設ける工程と、前記第２の開口部に高濃度の一
導電型不順物を導入して外部ベース領域を形成する工程
と、前記窒化シリコン膜をマスクとして前記素子形成領
域の表面及び多結晶シリコン膜の側面を熱酸化する工程
と、前記窒化シリコン膜を除去して前記多結晶シリコン
膜に一導電型不純物をイオン注入し熱処理により前記多
結晶シリコン膜より不純物を拡散して前記素子形成領域
の表面に前記外部ベース領域を接続する活性ベース領域
を形成する工程と、前記多結晶シリコン膜に逆導電型不
純物をイオン注入して熱処理し、前記活性ベース領域の
表面に逆導電型不純物を拡散してエミッタ領域を形成す
る工程とを含んで構成される。
造方法は、一導電型半導体基板上に島状に分離された逆
導電型の素子形成領域を設ける工程と、前記素子形成領
域の表面に絶縁膜を設けてパターニングしベース領域形
成用の第１の開口部を設ける工程と、前記第１の開口部
を含む表面に多結晶シリコン膜及び窒化シリコン膜を順
次堆積してパターニングし前記第１の開口部内に第２の
開口部を設ける工程と、前記第２の開口部に高濃度の一
導電型不順物を導入して外部ベース領域を形成する工程
と、前記窒化シリコン膜をマスクとして前記素子形成領
域の表面及び多結晶シリコン膜の側面を熱酸化する工程
と、前記窒化シリコン膜を除去して前記多結晶シリコン
膜に一導電型不純物をイオン注入し熱処理により前記多
結晶シリコン膜より不純物を拡散して前記素子形成領域
の表面に前記外部ベース領域を接続する活性ベース領域
を形成する工程と、前記多結晶シリコン膜に逆導電型不
純物をイオン注入して熱処理し、前記活性ベース領域の
表面に逆導電型不純物を拡散してエミッタ領域を形成す
る工程とを含んで構成される。
【００１５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１６】図１（ａ）〜（ｃ）は本発明の一実施例を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
【００１７】まず、図１（ａ）に示すように、Ｐ型シリ
コン基板１の一主面にＮ+ 型埋込層２を選択的に形成
し、Ｎ+ 型埋込層２を含む表面にＮ- 型エピタキシャル
層３を形成して表面より選択的にホウ素イオンを注入し
て熱処理し、Ｐ型シリコン基板１に達する素子分離領域
４を設けて島状に囲まれた素子形成領域を形成する。次
に、素子形成領域内のＮ- 型エピタキシャル層３の表面
に選択的にリンイオンをイオン注入して熱処理し、Ｎ+
型埋込層２に達するＮ+ 型のコレクタ引き出し領域５を
形成する。次に、全面に厚さ０．３μｍの酸化シリコン
膜６を設け、ベース領域となる領域上と、コレクタ引き
出し領域上の一部の酸化シリコン膜６を選択的にエッチ
ングして除去し開口部を設ける。
コン基板１の一主面にＮ+ 型埋込層２を選択的に形成
し、Ｎ+ 型埋込層２を含む表面にＮ- 型エピタキシャル
層３を形成して表面より選択的にホウ素イオンを注入し
て熱処理し、Ｐ型シリコン基板１に達する素子分離領域
４を設けて島状に囲まれた素子形成領域を形成する。次
に、素子形成領域内のＮ- 型エピタキシャル層３の表面
に選択的にリンイオンをイオン注入して熱処理し、Ｎ+
型埋込層２に達するＮ+ 型のコレクタ引き出し領域５を
形成する。次に、全面に厚さ０．３μｍの酸化シリコン
膜６を設け、ベース領域となる領域上と、コレクタ引き
出し領域上の一部の酸化シリコン膜６を選択的にエッチ
ングして除去し開口部を設ける。
【００１８】次に、図１（ｂ）に示すように、全面に多
結晶シリコン膜７と窒化シリコン膜８をそれぞれ０．１
〜０．２μｍの厚さで順次堆積して形成する。
結晶シリコン膜７と窒化シリコン膜８をそれぞれ０．１
〜０．２μｍの厚さで順次堆積して形成する。
【００１９】次に、図１（ｃ）に示すように、エミッタ
電極及びコレクタ電極となる部分の窒化シリコン膜８の
上に選択的にフォトレジスト膜９を形成し、フォトレジ
スト膜９をマスクとして窒化シリコン膜８及び多結晶シ
リコン膜７を順次エッチングして除去した後、フォトレ
ジスト膜９及び酸化シリコン膜６をマスクとしてホウ素
イオン１０をイオン注入する。この時のＰ型不純物濃度
は１０19ｃｍ-3〜１０20ｃｍ-3程度とする。
電極及びコレクタ電極となる部分の窒化シリコン膜８の
上に選択的にフォトレジスト膜９を形成し、フォトレジ
スト膜９をマスクとして窒化シリコン膜８及び多結晶シ
リコン膜７を順次エッチングして除去した後、フォトレ
ジスト膜９及び酸化シリコン膜６をマスクとしてホウ素
イオン１０をイオン注入する。この時のＰ型不純物濃度
は１０19ｃｍ-3〜１０20ｃｍ-3程度とする。
【００２０】次に、図２（ａ）に示すように、フォトレ
ジスト膜９を除去した後、熱処理を行い、窒化シリコン
膜８を耐酸化性のマスクとして全面を酸化し、外部ベー
ス領域１２ａを形成する。このとき、多結晶シリコン膜
７は表面が窒化シリコン膜８で覆われているため酸化さ
れず、側面のみが酸化されて、縮小するため、外部ベー
ス領域との間隔が確保される。又、この多結晶シリコン
膜７の下面は、活性ベース領域となるエピタキシャル層
３の表面と接しているため、活性ベース領域の表面はエ
ッチング等によるダメージをうけない。
ジスト膜９を除去した後、熱処理を行い、窒化シリコン
膜８を耐酸化性のマスクとして全面を酸化し、外部ベー
ス領域１２ａを形成する。このとき、多結晶シリコン膜
７は表面が窒化シリコン膜８で覆われているため酸化さ
れず、側面のみが酸化されて、縮小するため、外部ベー
ス領域との間隔が確保される。又、この多結晶シリコン
膜７の下面は、活性ベース領域となるエピタキシャル層
３の表面と接しているため、活性ベース領域の表面はエ
ッチング等によるダメージをうけない。
【００２１】次に、図２（ｂ）に示すように、窒化シリ
コン膜８を除去して多結晶シリコン膜７にホウ素イオン
１１を注入し熱処理し、エピタキシャル層３の表面に拡
散させ外部ベース領域１２ａと接続する活性ベース領域
１２ｂを形成する。ここで、多結晶シリコン膜７の上の
窒化シリコン膜８を除去する前に、窒化シリコン膜８を
通してホウ素イオン１１を多結晶シリコン膜７にイオン
注入しても良い。
コン膜８を除去して多結晶シリコン膜７にホウ素イオン
１１を注入し熱処理し、エピタキシャル層３の表面に拡
散させ外部ベース領域１２ａと接続する活性ベース領域
１２ｂを形成する。ここで、多結晶シリコン膜７の上の
窒化シリコン膜８を除去する前に、窒化シリコン膜８を
通してホウ素イオン１１を多結晶シリコン膜７にイオン
注入しても良い。
【００２２】次に、図２（ｃ）に示すように、ヒ素イオ
ンを同様に多結晶シリコン膜７にイオン注入して熱処理
し、活性ベース領域１２ｂの表面にＮ型不純物を拡散し
てエミッタ層１４を形成する。ここで、多結晶シリコン
膜７を通しての拡散であるため、エミッタ層１４として
浅い拡散層を形成することが可能である。
ンを同様に多結晶シリコン膜７にイオン注入して熱処理
し、活性ベース領域１２ｂの表面にＮ型不純物を拡散し
てエミッタ層１４を形成する。ここで、多結晶シリコン
膜７を通しての拡散であるため、エミッタ層１４として
浅い拡散層を形成することが可能である。
【００２３】次に、図２（ｄ）に示すように、外部ベー
ス領域１２ａ上の酸化シリコン膜６ａを開口し、前面を
アルミニウム膜を０．８〜１μｍの厚さに堆積してパタ
ーニングし、エミッタ電極１５，コレクタ電極１６，ベ
ース電極１７のそれぞれを形成する。
ス領域１２ａ上の酸化シリコン膜６ａを開口し、前面を
アルミニウム膜を０．８〜１μｍの厚さに堆積してパタ
ーニングし、エミッタ電極１５，コレクタ電極１６，ベ
ース電極１７のそれぞれを形成する。
【００２４】なお、本実施例はダブルベース構造につい
て説明したがシングルベース構造にしても良くトランジ
スタの微細化により高集積化が可能になる利点がある。
て説明したがシングルベース構造にしても良くトランジ
スタの微細化により高集積化が可能になる利点がある。
【００２５】
【発明の効果】以上説明したように本発明によれば、外
部ベース領域の濃度を高くしてベース抵抗を低くした状
態で活性ベース領域及びエミッタ領域を浅い接合で形成
できるため、微細なエミッタの形成が可能である。
部ベース領域の濃度を高くしてベース抵抗を低くした状
態で活性ベース領域及びエミッタ領域を浅い接合で形成
できるため、微細なエミッタの形成が可能である。
【００２６】また、エミッタ領域の幅を狭くすることに
よってベース抵抗が下げられ、高速性と高周波性に優れ
たトランジスタを形成できる。
よってベース抵抗が下げられ、高速性と高周波性に優れ
たトランジスタを形成できる。
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図。
した半導体チップの断面図。
【図２】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図。
した半導体チップの断面図。
【図３】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図４】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
１ Ｐ型シリコン基板 ２ Ｎ+ 型埋込層 ３ Ｎ- 型エピタキシャル層 ４ 素子分離領域 ５ コレクタ引き出し領域 ６，６ａ 酸化シリコン膜 ７ 多結晶シリコン膜 ８ 窒化シリコン膜 ９ フォトレジスト膜 １０，１１ ホウ素イオン １２ａ 外部ベース領域 １２ｂ 活性ベース領域 １３ リンイオン １４ エミッタ領域 １５ エミッタ電極 １６ コレクタ電極 １７ ベース電極 １８ Ｐ型不純物領域
Claims (1)
- 【請求項１】 一導電型半導体基板上に島状に分離され
た逆導電型の素子形成領域を設ける工程と、前記素子形
成領域の表面に絶縁膜を設けてパターニングしベース領
域形成用の第１の開口部を設ける工程と、前記第１の開
口部を含む表面に多結晶シリコン膜及び窒化シリコン膜
を順次堆積してパターニングし前記第１の開口部内に第
２の開口部を設ける工程と、前記第２の開口部に高濃度
の一導電型不純物を導入して外部ベース領域を形成する
工程と、前記窒化シリコン膜をマスクとして前記素子形
成領域の表面及び多結晶シリコン膜の側面を熱酸化する
工程と、前記窒化シリコン膜を除去して前記多結晶シリ
コン膜に一導電型不純物をイオン注入し熱処理により前
記多結晶シリコン膜より不順物を拡散して前記素子形成
領域の表面に前記外部ベース領域と接続する活性ベース
領域を形成する工程と、前記多結晶シリコン膜に逆導電
型不純物をイオン注入して熱処理し、前記活性ベース領
域の表面に逆導電型不純物を拡散してエミッタ領域を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29532891A JPH05211153A (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29532891A JPH05211153A (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211153A true JPH05211153A (ja) | 1993-08-20 |
Family
ID=17819194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29532891A Withdrawn JPH05211153A (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05211153A (ja) |
-
1991
- 1991-11-12 JP JP29532891A patent/JPH05211153A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| JPH0697185A (ja) | 半導体装置 | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| JPH05211153A (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPH0126184B2 (ja) | ||
| JP2718101B2 (ja) | 半導体装置の製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS63211755A (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPS6142138A (ja) | 半導体装置における微細孔の形成方法および半導体装置の製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JPS60140759A (ja) | 半導体装置の製造方法 | |
| JPH03224238A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0243738A (ja) | 半導体装置の製造方法 | |
| JPH04162631A (ja) | 半導体装置の製造方法 | |
| JPH0564457B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |