JP3923620B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP3923620B2
JP3923620B2 JP28370597A JP28370597A JP3923620B2 JP 3923620 B2 JP3923620 B2 JP 3923620B2 JP 28370597 A JP28370597 A JP 28370597A JP 28370597 A JP28370597 A JP 28370597A JP 3923620 B2 JP3923620 B2 JP 3923620B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
manufacturing
insulating film
trench structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28370597A
Other languages
English (en)
Other versions
JPH10149962A (ja
Inventor
昌 基 全
Original Assignee
フェアチャイルドコリア半導體株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルドコリア半導體株式会社 filed Critical フェアチャイルドコリア半導體株式会社
Publication of JPH10149962A publication Critical patent/JPH10149962A/ja
Application granted granted Critical
Publication of JP3923620B2 publication Critical patent/JP3923620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体基板およびその製造方法に係り、より詳しくは絶縁膜を媒介に二つの基板を取付けているＳＯＩ半導体基板およびその製造方法に関する。
【０００２】
【従来の技術】
添付図面を参照して、従来のＳＯＩ半導体基板の製造方法について詳細に説明する。
【０００３】
図１０ないし図１４は従来の技術に従うＳＯＩ(Silicon on insulator)半導体基板の製造方法をその工程の順序に従い示す断面図である。
【０００４】
図１０に示すように、従来のＳＯＩ半導体基板の製造方法は、第１基板１の表面にＮ型またはＰ型の不純物を高濃度でイオン注入した後、拡散して不純物層３を形成する。
【０００５】
次いで、第１基板１上部に酸化膜からなる絶縁膜５を形成しドーピングしない第２基板７を絶縁膜５上部に取付ける（図１１および図１２参照）。
【０００６】
次に、図１３および図１４に示すように、ドーピングしない第２基板７を下部基板とし、第１基板を素子に必要な所定の厚さに削った後、第１基板１上部にドーピングしない酸化膜を形成し活性マスクにパターニングして酸化膜の一部をエッチングする。酸化膜をマスクにして第１基板１および不純物層３を同一の幅に絶縁膜５に達する深さまでエッチングして二つの部分のトレンチ構造９を形成した後、熱酸化によってトレンチ構造９の内部に酸化膜１１を形成し二つのトレンチ構造９の間に第１基板１の一部からなる活性領域Ａを形成する。
【０００７】
かかる従来のＳＯＩ基板においては活性領域Ａにベース、コレクタおよびエミッタ領域を形成して所望する特性を有する素子を形成することになる。
【０００８】
【発明が解決しようとする課題】
しかしながら、かかる従来のＳＯＩ半導体基板およびその製造方法においては第２基板７と第１基板１との間に絶縁膜５が全面にわたって形成されているため選択的な分布が難しい。また、活性領域Ａの不純物層３をＰ型またはＮ型のうちのいずれかで全面にわたって形成しなければならないので、選択的にＮ型またはＰ型を所望する部分に形成することが困難である。そして、図１０の段階においてフォトリソグラフィーを通じて選択的にイオン注入しても二つの基板１、７を互いに取付けた後にはドーピングされた領域に対する整列が不可能で、絶縁膜５を選択的にエッチングしても同様に以後の工程において整列することが非常に難しいという問題点がある。
【０００９】
従って、本発明は前記従来の問題点を解決するためのものであって、その目的は、選択的に絶縁膜が形成され、Ｎ型とＰ型の不純物層が一つの基板上に形成されているＳＯＩ半導体基板およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するため、本発明によるＳＯＩ半導体基板はトレンチ構造が形成されており、トレンチ構造を境界にして同一の基板上に互いに異なる導電型の不純物層を有する活性領域が形成されている。
【００１１】
また、互いに異なる不純物層の下部に形成されている絶縁膜もトレンチ構造を境界にして相互分離している。
【００１２】
かかる本発明に従うＳＯＩ半導体基板の製造方法は第１基板に第１導電型および第２導電型の不純物層を形成し熱酸化によって前記第１基板上に第１絶縁膜を形成し第１導電型と第２導電型とを分離するトレンチ構造を所定の深さまで形成する。次いで、第１基板上部にドーピングしない第２基板を取付け第１基板をトレンチ構造の高さまで削って互いに異なる導電型の不純物層を有する第１、第２活性領域を形成する。
【００１３】
ここで、さらにトレンチ構造の内部に絶縁膜を形成した後、多結晶シリコン層を形成することができる。
【００１４】
かかる本発明に従うＳＯＩ半導体基板においては第１、第２活性領域内にそれぞれエミッタ、コレクタおよびベース領域を形成して互いに異なる不純物層を有する素子が形成される。
【００１５】
【発明の実施の形態】
以下、本発明の好ましい実施例を添付図面に基づいて詳細に説明する。
【００１６】
図１ないし図７は本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断平面図である。
【００１７】
図１および図２に示すように、本発明の実施例によるＳＯＩ半導体基板の製造方法は、第１基板１０上に酸化膜を蒸着し一部をエッチングした後、残った酸化膜２０をマスクにしてＮ型不純物を高濃度にイオン注入し拡散して高濃度Ｎ型不純物層３０を形成する。次いで、第１基板１０に酸化膜２０を除去し再び酸化膜を蒸着しＮ型不純物層３０の上部にのみ酸化膜４０を残し一部をエッチングした後、残った酸化膜４０をマスクにして同一の方法でＮ型不純物層３０を覆いＰ型不純物を高濃度にイオン注入してＰ型不純物層６０を形成する。
【００１８】
次に、図３および図４に示すように、熱酸化によって第１基板１０上に酸化膜である第１絶縁膜５０を形成する。第１基板１０上に感光膜を蒸着した後フォトリソグラフィーを通じて感光膜の一部を除去し、感光膜をマスクにしてＮ型不純物層３０とＰ型不純物層６０の境界部分の上部に形成された第１絶縁膜５０を一部エッチングする。一部エッチングされた第１絶縁膜５０をマスクにして第１基板１０を所定の深さにトレンチ構造１００を形成する。ここで、トレンチ構造１００の深さは不純物層３０、６０の深さより深く形成する。次いで、再び熱酸化によりトレンチ構造１００内部に第１絶縁膜５０と連結される第２絶縁膜８０を形成する。
【００１９】
次に、第１基板１０の上部に多結晶シリコンまたは酸化膜を蒸着し第１絶縁膜５０の高さまで平坦化させてトレンチ構造１００内部に多結晶シリコン層１２０または酸化膜を形成する。次いで、ドーピングしない第２基板７０を平坦化した第１絶縁膜５０および多結晶シリコン層１２０または酸化膜が形成されている面に取付け、第１基板１０を上部基板に、第２基板７０を下部基板にした後、第１基板１０に形成されているトレンチ構造１００に形成された第２絶縁膜８０の上部が露出されるように第１基板１０を所定の厚さに削る（図５ないし図７参照）。
【００２０】
このとき、基板１０と基板７０の厚さが位置によって一定していなくても最初に一定の深さにトレンチ構造１００だけつくらせしめると、切り出すとき酸化膜８０にかかるので、一定の厚さの基板１０をつくることができる。
【００２１】
かかる本発明に従うＳＯＩ半導体基板は図７に示すように、ドーピングしないシリコン基板７０上にトレンチ構造１００を境界にして一方には第１絶縁膜５０、Ｎ型不純物層３０および第１活性領域であるシリコン層１０が順に形成されており、他方には第１絶縁膜５０、Ｐ型不純物層６０および第２活性領域であるシリコン層１０が順に形成されている。
【００２２】
次に、本発明に従うＳＯＩ半導体基板に電子素子が適用された実施例について説明する。
【００２３】
図８および図９は本発明によるＳＯＩ半導体基板に形成された相補型双極性トランジスタを示す。図８および図９にあるように、活性層１０の左側部分にＮ+エミッタ、Ｐ-ベースおよびコレクタを含むＮ−Ｐ−Ｎ型双極性トランジスタが形成されている。前記コレクタはＮ領域とＮ+不純物層３０を含む。前記エミッタ、ベースおよびコレクタにはそれぞれエミッタ電極１３０、ベース電極１４０およびコレクタ電極１５０が連結されており、これら電極は酸化シリコンからなる絶縁層１６０により分離されている。
【００２４】
活性層１０の右側部分にはＰ+エミッタ、Ｎ-ベースおよびコレクタを含むＰ−Ｎ−Ｐ型双極性トランジスタが形成されている。前記コレクタはＰ領域とＰ+不純物層６０を含む。前記エミッタ、ベースおよびコレクタにはそれぞれエミッタ電極１３０、ベース電極１４０およびコレクタ電極１５０が連結されており、これら電極は酸化シリコンからなる絶縁層１６０により分離されている。
【００２５】
【発明の効果】
以上のように、本発明に従うＳＯＩ半導体基板およびその製造方法においては同一の基板上に露出されたトレンチ構造を中心に異なる導電型の不純物層を有する半導体素子を設計することができ、トレンチ構造を露出させることにより、露出されたトレンチ構造を後続工程における整列に用いることにより、素子の製造の際連続する工程についても整列に対する問題点を解決することができ、基板の全面に均一の厚さを有する活性領域を形成することができる効果がある。
【００２６】
本発明に従うＳＯＩ半導体基板には前記トランジスタ以外に多様な他の電子素子も適用することができる。
【図面の簡単な説明】
【図１】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図２】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図３】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図４】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図５】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図６】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図７】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図８】活性領域にトランジスタが適用された本発明に従うＳＯＩ半導体基板の平面図である。
【図９】図３Ａの断面図である。
【図１０】従来の技術に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図１１】従来の技術に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図１２】従来の技術に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図１３】従来の技術に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図１４】従来の技術に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【符号の説明】
１０ 第１基板（シリコン層）
２０ 酸化膜
３０ Ｎ型不純物層
４０ 酸化膜
５０ 第１絶縁膜
６０ Ｐ型不純物層
７０ 第２基板
８０ 第２絶縁膜
１００ トレンチ構造
１３０ エミッタ電極
１４０ ベース電極
１５０ コレクタ電極
１６０ 絶縁層

Claims (5)

  1. 半導体基板の第１基板上に第１導電型および第２導電型の不純物層を形成する段階と、
    前記第１基板上に第１絶縁膜を形成する段階と、
    前記第１導電型と第２導電型の不純物層を分離するトレンチ構造を所定の深さまで形成する段階と、
    前記第１基板の第１絶縁膜が形成されている面にドーピングしない第２基板を取付ける段階と、
    第１基板をトレンチ構造の一部が露出されるように平坦化させる段階とを含むＳＯＩ(Silicon on insulator)半導体基板の製造方法。
  2. 前記第１絶縁膜は熱酸化によって形成される、請求項１に記載のＳＯＩ半導体基板の製造方法。
  3. 前記第２基板を取付ける段階の前に、前記トレンチ構造の内部に第２絶縁膜を形成する段階と、
    前記半導体基板上に多結晶シリコン層を蒸着した後平坦化させて前記トレンチ構造の内部に多結晶シリコン層を形成する段階とをさらに含む、請求項１に記載のＳＯＩ半導体基板の製造方法。
  4. 前記第２絶縁膜は熱酸化によって形成される、請求項３に記載のＳＯＩ半導体基板の製造方法。
  5. 前記半導体基板上に少なくとも一つ以上の電子素子を形成する段階をさらに含む、請求項３に記載のＳＯＩ半導体基板の製造方法。
JP28370597A 1996-10-17 1997-10-16 半導体基板の製造方法 Expired - Fee Related JP3923620B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960046530A KR100218538B1 (ko) 1996-10-17 1996-10-17 반도체 기판 및 그 제조 방법
KR1996-46530 1996-10-17

Publications (2)

Publication Number Publication Date
JPH10149962A JPH10149962A (ja) 1998-06-02
JP3923620B2 true JP3923620B2 (ja) 2007-06-06

Family

ID=19477842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28370597A Expired - Fee Related JP3923620B2 (ja) 1996-10-17 1997-10-16 半導体基板の製造方法

Country Status (3)

Country Link
US (1) US6087244A (ja)
JP (1) JP3923620B2 (ja)
KR (1) KR100218538B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587038B1 (ko) * 1999-11-04 2006-06-07 주식회사 하이닉스반도체 이중막 실리콘 기판의 제조 방법
DE10300577B4 (de) * 2003-01-10 2012-01-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung
US9368428B2 (en) * 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
US10873002B2 (en) * 2006-10-20 2020-12-22 Cree, Inc. Permanent wafer bonding using metal alloy preform discs
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4889832A (en) * 1987-12-23 1989-12-26 Texas Instruments Incorporated Method of fabricating an integrated circuit with metal interconnecting layers above and below active circuitry
US4920065A (en) * 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells
US4900689A (en) * 1988-12-08 1990-02-13 Harris Corporation Method of fabrication of isolated islands for complementary bipolar devices
US5171702A (en) * 1989-07-21 1992-12-15 Texas Instruments Incorporated Method for forming a thick base oxide in a BiCMOS process
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
JP3798808B2 (ja) * 1991-09-27 2006-07-19 ハリス・コーポレーション 高いアーリー電壓，高周波性能及び高降伏電壓特性を具備した相補型バイポーラトランジスター及びその製造方法
JPH05335529A (ja) * 1992-05-28 1993-12-17 Fujitsu Ltd 半導体装置およびその製造方法
US5872044A (en) * 1994-06-15 1999-02-16 Harris Corporation Late process method for trench isolation
US5496764A (en) * 1994-07-05 1996-03-05 Motorola, Inc. Process for forming a semiconductor region adjacent to an insulating layer
US5920108A (en) * 1995-06-05 1999-07-06 Harris Corporation Late process method and apparatus for trench isolation

Also Published As

Publication number Publication date
KR100218538B1 (ko) 1999-09-01
KR19980027682A (ko) 1998-07-15
JPH10149962A (ja) 1998-06-02
US6087244A (en) 2000-07-11

Similar Documents

Publication Publication Date Title
JPS6318673A (ja) 半導体装置の製法
EP0193934B1 (en) Semiconductor integreated circuit device and method of manufacturing the same
JP3923620B2 (ja) 半導体基板の製造方法
US4631568A (en) Bipolar transistor construction
EP0732746B1 (en) Method of manufacturing a complementary bipolar transistor integrated circuit
JPH077773B2 (ja) 半導体装置の製造方法
JP2630874B2 (ja) 半導体集積回路の製造方法
US4713355A (en) Bipolar transistor construction
JPH07142419A (ja) 半導体装置の製造方法
US5747374A (en) Methods of fabricating bipolar transistors having separately formed intrinsic base and link-up regions
KR0172509B1 (ko) 수평 구조의 바이폴라 트랜지스터 제조 방법
JP3062597B2 (ja) 半導体装置の製造方法
JPH07245294A (ja) 半導体装置の製造方法
US5893743A (en) Process of fabricating semiconductor device
JP2501141B2 (ja) 半導体装置とその製造方法
JPH11135783A (ja) Ｍｏｓトランジスタ及びその製造方法
JPH06196707A (ja) 縦型絶縁ゲート型トランジスタの製法
JPH1098111A (ja) Ｍｏｓ型半導体装置とその製造方法
KR0155579B1 (ko) 반도체 소자의 저항 제조방법
JPS62185369A (ja) 半導体装置の製造方法
KR19980013700A (ko) 반도체 트랜지스터 제조방법(Semiconductor Transister Menufacturing Method)
JPS63114261A (ja) トランジスタ用の自己整合型ベース分路
WO1992014262A1 (en) Semiconductor structure and method for making same
JPH02338A (ja) 半導体集積回路装置の製造法
JPS61184872A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees