JPH04162631A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にバイポーラ
トランジスタを有する半導体装置の製造方法に間する。

〔従来の技術〕

従来のバイポーラトランジスタを有する半導体装置はコ
レクタ抵抗を低減させるために高濃度埋込層とコレクタ
コンタクト用の高濃度拡散層を接続した構成を有してお
り、その製造方法の一例が特願昭６２−２３２３１０号
公報に提案されている。

第２図（ａ）〜（ｅ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図である。

まず、第２図（ａ）に示すように、ｐ型シリコン基板１
の表面に高濃度のｎ型不純物を選択的に導入してｎ＋型
埋込層２を設け、ｎ＋型埋込層２の表面に選択的に薄い
膜厚の酸化シリコン膜２６を形成する。

次に、第２図（ｂ）に示すように、酸化シリコン膜２６
を含む表面にｎ−型エピタキシャル層３を成長させる。

ここで、酸化シリコン膜２６の上には単結晶シリコン層
が成長せず、多結晶シリコン層２７が堆積される。

次に、第２図（ｃ）に示すように、ｎ−型エピタキシャ
ル層３の表面を選択的に酸化してｎ＋型埋込層２又はｐ
型シリコン基板１１に達するフィールド酸化膜２８を形
成する。

次に、第２図（ｄ）に示すように、多結晶シリコン層２
７及び酸化シリコン膜２６を順次エツチングして除去し
、開口部２９を設ける。

次に、第２図（ｅ）に示すように、開口部２９の内部に
金属層を埋込みコンタクト電極３０を形成する。

〔発明が解決しようとする課題〕

以上説明したように、従来の半導体装置の製造方法は、
コレクタ抵抗低減のなめ高濃度の不純物を導入する工程
を設けるが、この領域を除去するため埋込領域上に絶縁
膜を選択的に設けるためのフォトリソグラフィ工程を追
加しなければならないという問題点があった。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、 （Ａ）　　一導電型半導体基板上に逆導電型の高濃度不
純物を選択的に導入して埋込層を形成し、前記埋込層を
含む表面に逆導電型の低濃度エピタキシャル層を成長さ
せる工程、（Ｂ）　　前記エピタキシャル層を選択的に
エツチングして半導体基板に達する溝を設け、溝内に絶
縁層を充填して埋込み素子分離層を設ける工程、 （Ｃ）　　前記エピタキシャル層の表面に絶縁膜を形成
し、前記絶縁膜上に一導電型不純物をドープした第１の
多結晶シリコン層を選択的に設ける工程、 （Ｄ）　　前記第１の多結晶シリコン層を含む表面に眉
間絶縁膜を堆積し、前記層間絶縁膜を選択的に開口して
第１の多結晶シリコン層の表面を露出させるエミッタ領
域形成用の第１の開孔部及び第１の多結晶シリコン層以
外のエピタキシャル層の表面を露出させるコレクタコン
タクト領域形成用の第２の開孔部を同時に形成する工程
、 （Ｅ）　　前記第１の開孔部の第１の多結晶シリコン層
及び第２の開口部のエピタキシャル層を埋込層近くまで
エツチングして除去し、前記第１及び第２の開口部の側
壁にのみ絶縁膜を形成する工程、 （Ｆ）　　少くとも前記第２の開孔部内に逆導電型不純
物を含む第２の多結晶シリコン層を堆積し、第２の多結
晶シリコン層より前記エピタキシャル層に不純物を拡散
して前記埋込層に達する逆導電型拡散層を形成する工　
程、 とを含んで構成される。

〔実施例〕

次に本発明を図面を参照して説明する。

第１図（ａ）〜（ｋ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。

まず、第１図（ａ）に示すように、不純物濃度１Ｑ１４
〜ＩＱ１６ｃｍ−３のｐ型シリコン基板１の表面に不純
物濃度１０１８〜１０２°Ｃｌ１ｌ−’のｎ＋型埋込層
２を選択的に設けた後不純物濃度１０】５〜１０１７Ｃ
ｆｌｌ−３のｎ−型エピタキシャル層３を約１μｍの厚
さに成長させる。

次に、第１図（ｂ）に示すように、ｎ−型エピタキシャ
ル層３の表面を選択的にエツチングして、深さ５μｍ１
幅１μｍ程度の清を設け、溝内に酸化シリコン膜を埋込
んで設けた素子分離層４により素子形成領域を区画する
。次に、全面に酸化シリコン膜５を堆積し、酸化シリコ
ン膜５の上にＣＶＤ法により多結晶シリコン膜を堆積し
てｐ型不純物をドース量Ｉ　Ｘ　１０１５Ｃｆｆｌ−２
でイオン注入し、選択的にエツチングしてｐ型の多結晶
シリコン膜６を形成する。

次に、第１図（ｃ）に示すように、−層又は複数の層か
ら成る層間絶縁Ｍ７を全面に堆積する８次に、層間絶縁
膜７の上に設けてパターニングしたフォトレジスト膜８
をマスクとして多結晶シリコン膜６の上の眉間絶縁膜７
及び多結晶シリコン膜６以外の領域上の層間絶縁膜７及
び酸化シリコン膜５を夫々選択的にエツチングして開孔
部９．１０を設ける。

次に、第１図（ｄ）に示すように、開口部９に露出した
多結晶シリコン膜６と開口部１０に露出しなｎ−型エピ
タキシャル層３をフォトレジスト膜８をマスクとしてエ
ツチングする。その後、フォトレジスト膜８を除去し、
開口部９．１０を含む表面に窒化シリコン膜１１を堆積
する。

次に、第１図（ｅンに示すように、窒化シリコン膜１１
を異方性ドライエツチングして開口部９．１０の側面に
のみ窒化シリコン膜１１を残し、平面上の窒化シリコン
膜１１を除去する。次に、開口部９の酸化シリコン膜５
をウェットエツチングして開口部９の多結晶シリコン膜
６の下にアンダーカット部１２を設ける。

次に、第１図（ｆ）に示すように、開口部９゜１０を含
む表面に多結晶シリコン膜１３を堆積して開口部９のア
ンダーカット部１２を充填し、熱処理して多結晶シリコ
ン膜６から不純物を拡散させ、アンダーカット部１２の
多結晶シリコン膜１３及びｎ−型エピタキシャル層３の
表面にグラフトベース領域１４を形成する。

次に、第１図（ｇ）に示すように、多結晶シリコン膜１
３をヒドラジンを含む溶液を用いｐ型の多結晶シリコン
のエッチレートが低い条件でエツチング除去し、ｎ−型
エピタキシャル層３の表面を熱酸化して酸化シリコン膜
１５を形成する。

次に、第１図（ｈ）に示すように、ｐ型不純物をドーズ
量Ｉ　Ｘ　１０　”ｃｍ−２でイオン注入してｐ型のベ
ース領域１６及びＰ型拡散層１７を形成する。次に、全
面に窒化シリコン膜１８を堆積し、熱処理によりグラフ
トベース領域１４をベース領域１６に確実に接続させる
。

次に、第１図（ｉ＞に示すように、窒化シリコン膜１８
を異方性ドライエツチングして開孔部９．１０の側壁に
のみ残し、露出した酸化シリコン膜１５を除去してベー
ス領域１６及びｐ型拡散層１７を露出した後全面に多結
晶シリコン膜１９を堆積する。

次に、第１図（ｊ＞に示すように、多結晶シリコン膜１
９にｎ型不純物をドーズ量１×１０１６Ｃ１１””でイ
オン注入し、熱処理してベース領域１６の表面にエミッ
タ領域２０を形成し、ｐ型拡散層１７中にｎ“型拡散層
２１を形成してｎ１型埋込層２と接続させる。次に、多
結晶シリコン膜１９を選択的にエツチングしてエミッタ
部及びコレクタ部にのみ残し、多結晶シリコン膜６上の
眉間絶縁膜７を選択的にエツチングしてベースコンタク
ト孔２２を設ける。

次に、第１図（ｋ）に示すように、全面にアルミニウム
膜を堆積して選択的にエツチングし、ベース電極２３、
エミッタ電極２４、コレクタ電極２５の夫々を形成して
半導体装置を構成する。

〔発明の効果〕

以上説明したように本発明は、コレクタの直列抵抗を低
減するために電極を埋込むコレクタコンタクト領域形成
用の開口部をエミッタ領域形成用の開口部と同時に開孔
することにより、フォトリソグラフィ工程数の削減が可
能となり、また、コレクタコンタクト領域とエミッタ領
域との間隔を一定にできるため、設計上のマージンを縮
減して素子の微細化が可能となるという効果を有する。

【図面の簡単な説明】

第１図（ａ）〜（ｋ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｅ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
。 １・・・ｐ型シリコン基板、２・・・ｎ１型埋込層、３
・・・ｎ−型エピタキシャル層、４・・・素子分離層、
５・・・酸化シリコン膜、６・・・多結晶シリコン層、
７・・・層間絶縁膜、８・・・フォトレジスト膜、９．
１０・・・開孔部、１１・・・窒化シリコン層、１２・
・・アンダーカット部、１３・・・多結晶シリコン層、
１４・・・グラフトベース領域、１５・・・酸化シリコ
ン膜、１６・・・ベース領域、１７・・・ｐ型拡散層、
１８・・・窒化シリコン膜、２０・・・エミッタ領域、
２１・・・ｎ＋型型数散層２２・・・ベースコンタクト
孔、２３・・・ベース電極、２４・・・エミッタ電極、
２５・・・コレクタｑ！：、極、２６・・・、酸化シリ
コン膜、２７・・・多結晶シリコン層、２８・・・フィ
ールド酸化膜、２９・・・開孔部、３０・・・コンタク
ト電極。

Claims (1)

1. 【特許請求の範囲】 （Ａ）一導電型半導体基板上に逆導電型の高濃度不純物
   を選択的に導入して埋込層を形成し、前記埋込層を含む
   表面に逆導電型の低濃度エピタキシャル層を成長させる
   工程、 （Ｂ）前記エピタキシャル層を選択的にエッチングして
   半導体基板に達する溝を設け、溝内に絶縁層を充填して
   埋込み素子分離層を設ける工程、 （Ｃ）前記エピタキシャル層の表面に絶縁膜を形成し、
   前記絶縁膜上に一導電型不純物をドープした第１の多結
   晶シリコン層を選択的に設ける工程、 （Ｄ）前記第１の多結晶シリコン層を含む表面に層間絶
   縁膜を堆積し、前記層間絶縁膜を選択的に開口して第１
   の多結晶シリコン層の表面を露出させるエミッタ領域形
   成用の第１の開孔部及び第１の多結晶シリコン層以外の
   エピタキシャル層の表面を露出させるコレクタコンタク
   ト領域形成用の第２の開孔部を同時に形成する工程、 （Ｅ）前記第１の開孔部の第１の多結晶シリコン層及び
   第２の開口部のエピタキシャル層を埋込層近くまでエッ
   チングして除去し、 前記第１及び第２の開口部の側壁にのみ絶縁膜を形成す
   る工程、 （Ｆ）少くとも前記第２の開孔部内に逆導電型不純物を
   含む第２の多結晶シリコン層を堆積し、第２の多結晶シ
   リコン層より前記エピタキシャル層に不純物を拡散して
   前記埋込層に達する逆導電型拡散層を形成する工程、 とを含むことを特徴とする半導体装置の製造方法。