JPS5917282A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5917282A JPS5917282A JP12570182A JP12570182A JPS5917282A JP S5917282 A JPS5917282 A JP S5917282A JP 12570182 A JP12570182 A JP 12570182A JP 12570182 A JP12570182 A JP 12570182A JP S5917282 A JPS5917282 A JP S5917282A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- poly
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000926 separation method Methods 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract 1
- 229910001882 dioxygen Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の構造に関し、詳しくはエミッタと
コレクタ配線の間隙にペース電極を形成し、トランジス
タの接合面積を減少さビて高周波１ｐｊｊ性の良好な半
導体装置を製造する方法に関する。
コレクタ配線の間隙にペース電極を形成し、トランジス
タの接合面積を減少さビて高周波１ｐｊｊ性の良好な半
導体装置を製造する方法に関する。
コレクタ、ペース、およびエミッタの各電極はそれぞれ
の領域に同一平面上で形成する方法が取られている。こ
の場合、その素子寸法はホトエツチング技術によって形
成可能な配線パターンのピッチによって限定される。こ
のためにコレクタ、ペース、エミッタの間隔はホトエツ
チング技術によって達成できる最小間隔まで狭めること
はできず、合わせの誤差なども考慮して、より広い間隔
が取られている。
の領域に同一平面上で形成する方法が取られている。こ
の場合、その素子寸法はホトエツチング技術によって形
成可能な配線パターンのピッチによって限定される。こ
のためにコレクタ、ペース、エミッタの間隔はホトエツ
チング技術によって達成できる最小間隔まで狭めること
はできず、合わせの誤差なども考慮して、より広い間隔
が取られている。
本発明は、同じレベルのホトエツチング技術を用いて、
より秀れた特性の半導体装置を提供するもので、眠気的
に絶縁するために必ず必要とする第１、第２電極の分離
領域に第３のｔ極を積層に形成し、素子寸法、特に接合
面積金小さくして寄生容量等を減少させ、高周波特性の
秀れた半導体装置を製造するものである。
より秀れた特性の半導体装置を提供するもので、眠気的
に絶縁するために必ず必要とする第１、第２電極の分離
領域に第３のｔ極を積層に形成し、素子寸法、特に接合
面積金小さくして寄生容量等を減少させ、高周波特性の
秀れた半導体装置を製造するものである。
第１図は、従来方法で裏作した場合のトランジスタの断
面図である。コレクタ。エミッタ、ペース電極の間隔を
最小にした場合で、この間隔は形図は本発明の一実施例
によりｓ作した場合の断面図で、前記第１図のエミッタ
、コレクタ磁極の分離部にベース電極を形成している。
面図である。コレクタ。エミッタ、ペース電極の間隔を
最小にした場合で、この間隔は形図は本発明の一実施例
によりｓ作した場合の断面図で、前記第１図のエミッタ
、コレクタ磁極の分離部にベース電極を形成している。
このために接合面積は大体２／３に減少し、特性の大幅
な改良が可能である。
な改良が可能である。
以下、本発明の実施例を第３図、第４図によシ説明する
。
。
実施例１
第３図（ａ）に示すように一般的な方法により、ｐ型基
板ｌにｎ型埋込層２を選択的に形成し、エピタキシャル
層３を成長して厚い酸化膜４によシ素子分離を行なう。
板ｌにｎ型埋込層２を選択的に形成し、エピタキシャル
層３を成長して厚い酸化膜４によシ素子分離を行なう。
その後コレクタを表面から取シ出すだめのｎ膨拡散層６
、ｐ型ベース層７を形成し、表面に絶縁膜５を被着する
。
、ｐ型ベース層７を形成し、表面に絶縁膜５を被着する
。
本実施例では絶縁膜５に２Ｑｎｍの二酸化珪素膜と１２
０ｎｍの窒化珪素膜の積層膜を使用した。
０ｎｍの窒化珪素膜の積層膜を使用した。
ホトエツチング技術によシコレクタコンタクト９とエミ
ッタ領域１０の窓を形成し、全面にポリ７リコン１３を
３５０ｎｍの厚さに被着する。次にエミッタ形成用のｎ
形不純物として砒素を２Ｘ１０１６／ ｃｍ ２インプ
ラし、ポリシリコンを所定の形状にホトエツチングする
（第３♀ａ）。次にエミッタ拡散を兼ねてポリシリコン
１３を１０００１：’で２０分間水蒸気を含む酸素中で
酸化し、二酸化珪素膜１４を２０００ｍ形成する。
ッタ領域１０の窓を形成し、全面にポリ７リコン１３を
３５０ｎｍの厚さに被着する。次にエミッタ形成用のｎ
形不純物として砒素を２Ｘ１０１６／ ｃｍ ２インプ
ラし、ポリシリコンを所定の形状にホトエツチングする
（第３♀ａ）。次にエミッタ拡散を兼ねてポリシリコン
１３を１０００１：’で２０分間水蒸気を含む酸素中で
酸化し、二酸化珪素膜１４を２０００ｍ形成する。
次にベースコンタクト１１をコレクタとエミッタ電極の
分離領域にセルファラインで形成し、ポリシリコン上に
コレクタとエミッタコンタクト９′。
分離領域にセルファラインで形成し、ポリシリコン上に
コレクタとエミッタコンタクト９′。
１０′を形成する（同図ｂ）。その後アルミニウムを被
着し、配線パターンを形成するとトランジスタが完成す
る（第２図参照）。
着し、配線パターンを形成するとトランジスタが完成す
る（第２図参照）。
実施例２
本実施例ではエミッタ、ベース、コレクタコンタクトを
セルファラインで形成すると同時にｎ型埋込層の取り出
しを７リコン基板のエツチングによる凹所で行ない、拡
散による横方向の広がりを防いでいる。
セルファラインで形成すると同時にｎ型埋込層の取り出
しを７リコン基板のエツチングによる凹所で行ない、拡
散による横方向の広がりを防いでいる。
第４図に示すように前記実施例と同様に素子分離を行な
い、その表面に絶縁膜５を被着し、更に重ねてエツチン
グマスク層１５を形成する。マスク層１５としては窒化
珪素膜のマスクになる二酸化珪素を被着した。膜厚は３
ＱＱｎｍである。
い、その表面に絶縁膜５を被着し、更に重ねてエツチン
グマスク層１５を形成する。マスク層１５としては窒化
珪素膜のマスクになる二酸化珪素を被着した。膜厚は３
ＱＱｎｍである。
ホトエツチング技術によりコレクタ、エミッタベースコ
ンタクト領域９，１０．１１の被膜を除去する（同図ａ
）。次にホトエツチング技術により、コレクタコンタク
ト領域９の絶縁膜５を除去し、ヒドラジンエッチ液を用
いて基板シリコンをエツチングしてｎ型埋込層に到達す
るＶ字形の凹所を形成する。再度ホトエツチング技術を
用いてエミッタ領域１０の絶縁膜５を除去して全面にポ
リシリコン層１３を被着する。次にエミッタ不純物のイ
ンプラを行ない、ポリシリコンを所定のパターンにホト
エツチングする（同図ｂ）。その後ポリノリコンを酸化
して二酸化珪素膜１４を形成する。なお、これらの条件
は実施例１と同じである。酸化後、ベースコンタクト領
域１１の絶縁膜５を除去し、ポリシリコン表面の二酸化
珪素膜１４にコレクタ、エミッタコンタクト９’、１０
’を形成する（同図Ｃ）。次に配線パターンを形成すれ
ばトランジスタが完成する（第２図参照）。
ンタクト領域９，１０．１１の被膜を除去する（同図ａ
）。次にホトエツチング技術により、コレクタコンタク
ト領域９の絶縁膜５を除去し、ヒドラジンエッチ液を用
いて基板シリコンをエツチングしてｎ型埋込層に到達す
るＶ字形の凹所を形成する。再度ホトエツチング技術を
用いてエミッタ領域１０の絶縁膜５を除去して全面にポ
リシリコン層１３を被着する。次にエミッタ不純物のイ
ンプラを行ない、ポリシリコンを所定のパターンにホト
エツチングする（同図ｂ）。その後ポリノリコンを酸化
して二酸化珪素膜１４を形成する。なお、これらの条件
は実施例１と同じである。酸化後、ベースコンタクト領
域１１の絶縁膜５を除去し、ポリシリコン表面の二酸化
珪素膜１４にコレクタ、エミッタコンタクト９’、１０
’を形成する（同図Ｃ）。次に配線パターンを形成すれ
ばトランジスタが完成する（第２図参照）。
本実施例では埋込層の引出しに拡散に代って凹所を形成
する方法を採用しているが、拡散では深さ方向と同時に
横方向にも広がるためにコレクタとベースコンタクトの
間隔が十分狭くできないためで、横方向の広がりがない
異方性エツチングによるＶ字形の穴による引きだしは本
発明構造を形成する場合には非常に有効である。
する方法を採用しているが、拡散では深さ方向と同時に
横方向にも広がるためにコレクタとベースコンタクトの
間隔が十分狭くできないためで、横方向の広がりがない
異方性エツチングによるＶ字形の穴による引きだしは本
発明構造を形成する場合には非常に有効である。
また、各コンタクトをセルファラインで形成する方法を
取っているが、これはマスク合わせ誤差の影響を減少さ
せるためで、特にこれらの方法、組合わせに限定する必
要は無い。
取っているが、これはマスク合わせ誤差の影響を減少さ
せるためで、特にこれらの方法、組合わせに限定する必
要は無い。
なお、コレクタ、エミッタ電極の引きだしにポリシリコ
ンを使用しているが、抵抗が問題になる場合にはシリサ
イド化することにより解決できることは云うまでもない
。
ンを使用しているが、抵抗が問題になる場合にはシリサ
イド化することにより解決できることは云うまでもない
。
本発明によ！Ｌば比較的簡単なプロセスで半導体装置を
小型化することが可能で、接合面積の縮小による寄生Ｓ
ｔの減少、コンタクト間隔の狭小化による抵抗の減少等
により面周波特性の秀れた半導体装置の製造が可能にな
り、その工業的価値は非常に高い。
小型化することが可能で、接合面積の縮小による寄生Ｓ
ｔの減少、コンタクト間隔の狭小化による抵抗の減少等
により面周波特性の秀れた半導体装置の製造が可能にな
り、その工業的価値は非常に高い。
第１図は従来構造の断面図、第２図は本発明による構造
の断面図、第３図、第４図は本発明を説明するだめの断
面図である。
の断面図、第３図、第４図は本発明を説明するだめの断
面図である。
Claims (1)
- １、半導体基板上に形成された第１導伝型の第１拡散層
に接続する第１！極と第１導伝型の第２拡散層に接続す
る第２電極を形成し、前記電極間の分離領域に第２導電
型の第３拡散層に接続する第３電極取出部を形成し、前
記第１、第２１！Ｌ極上の一部と絶縁膜を介して接触す
る第３電により形成した凹所により第１導伝型の埋込層
と接続した第１電極を設けたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12570182A JPS5917282A (ja) | 1982-07-21 | 1982-07-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12570182A JPS5917282A (ja) | 1982-07-21 | 1982-07-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5917282A true JPS5917282A (ja) | 1984-01-28 |
Family
ID=14916572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12570182A Pending JPS5917282A (ja) | 1982-07-21 | 1982-07-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917282A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03502333A (ja) * | 1988-11-14 | 1991-05-30 | ダウベン ロバート エム | 蛍光イムノアッセイ、及びそれに使用する蛍光化合物とトレーサー |
-
1982
- 1982-07-21 JP JP12570182A patent/JPS5917282A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03502333A (ja) * | 1988-11-14 | 1991-05-30 | ダウベン ロバート エム | 蛍光イムノアッセイ、及びそれに使用する蛍光化合物とトレーサー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH06252359A (ja) | 半導体装置の製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS5917282A (ja) | 半導体装置 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JPH0136710B2 (ja) | ||
| JP2764988B2 (ja) | 半導体装置 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP3173184B2 (ja) | 半導体装置 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JP3194286B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2845044B2 (ja) | 半導体装置 | |
| JP3356857B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60235460A (ja) | 半導体装置 | |
| JPH0157506B2 (ja) | ||
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS59145570A (ja) | 横型バイポ−ラトランジスタおよびその製造方法 | |
| JPS61112375A (ja) | 半導体装置の製造方法 | |
| JPS62189752A (ja) | 半導体装置 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 |