JPS59145570A - 横型バイポ−ラトランジスタおよびその製造方法 - Google Patents
横型バイポ−ラトランジスタおよびその製造方法Info
- Publication number
- JPS59145570A JPS59145570A JP58020052A JP2005283A JPS59145570A JP S59145570 A JPS59145570 A JP S59145570A JP 58020052 A JP58020052 A JP 58020052A JP 2005283 A JP2005283 A JP 2005283A JP S59145570 A JPS59145570 A JP S59145570A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- base
- layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 11
- 238000002955 isolation Methods 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- VSDWHZGJGWMIRN-UHFFFAOYSA-N 3-methyl-1-(2,4,6-trihydroxyphenyl)butan-1-one Chemical compound CC(C)CC(=O)C1=C(O)C=C(O)C=C1O VSDWHZGJGWMIRN-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は横型バイポーラトランジスタおよびその製造方
法に関し、とくに、胃集積化ならびに低雑音性能を実現
するのに好適な構造ならびに製造方法、、に関するもの
である。
法に関し、とくに、胃集積化ならびに低雑音性能を実現
するのに好適な構造ならびに製造方法、、に関するもの
である。
従来例の構成とその問題点
バイポーラ半導体集積回路において、ＮＰＮトランジス
タとＰＮＰ トランジスタとを並置して設ける場合、Ｐ
ＮＰトランジスタは、通常、Ｎ形エピタキシャル層をベ
ース領域として用い、このエピタキシャル層内にエミッ
タおよびコレクタの両Ｐ形領域を並べて形成した、いわ
ゆる横型構造にすることが多い。第１図は従来列の横型
ＰＩＶＰトランジスタの代表的構成列の断面図である。
タとＰＮＰ トランジスタとを並置して設ける場合、Ｐ
ＮＰトランジスタは、通常、Ｎ形エピタキシャル層をベ
ース領域として用い、このエピタキシャル層内にエミッ
タおよびコレクタの両Ｐ形領域を並べて形成した、いわ
ゆる横型構造にすることが多い。第１図は従来列の横型
ＰＩＶＰトランジスタの代表的構成列の断面図である。
このトランジスタは、Ｐ−形ノリコン基板１上にＩＣ−
形埋込ノー２、Ｎ−形エピタキシャル成長層３およびＰ
形分離１ｉ１’ｌ域４を設けて、これらによって画定
される前記Ｎ〜形エビタキンヤル成長層３内に形成され
、エミッタ領域５およびコレクタ頭載６ば、このＰＮＰ
、トランジスタに並置される縦型ＮＰＮトランジスタ（
不図示）のベース領域を形成する際の浅いＰ＋形不純物
拡散により同時に形成されることか多い。また、コレク
タ領域６はエミッタ領域５を取り巻いてベース幅ｗｂを
隔てて環状に形成される。さらに、ベース領域となるＮ
−形エピタキシャル成長層３０表面には、前述のＮＰＮ
トランジスタのエミッタ領域と同時に形成される浅いＮ
＋形不純物拡散により、ベース・コンタクト領域７が設
けられる。なお、トランジスタの表面は二酸化シリコン
膜８によって保護され、金属電極層９によって、エミッ
タ（Ｅ）、ベース（Ｂ）。
形埋込ノー２、Ｎ−形エピタキシャル成長層３およびＰ
形分離１ｉ１’ｌ域４を設けて、これらによって画定
される前記Ｎ〜形エビタキンヤル成長層３内に形成され
、エミッタ領域５およびコレクタ頭載６ば、このＰＮＰ
、トランジスタに並置される縦型ＮＰＮトランジスタ（
不図示）のベース領域を形成する際の浅いＰ＋形不純物
拡散により同時に形成されることか多い。また、コレク
タ領域６はエミッタ領域５を取り巻いてベース幅ｗｂを
隔てて環状に形成される。さらに、ベース領域となるＮ
−形エピタキシャル成長層３０表面には、前述のＮＰＮ
トランジスタのエミッタ領域と同時に形成される浅いＮ
＋形不純物拡散により、ベース・コンタクト領域７が設
けられる。なお、トランジスタの表面は二酸化シリコン
膜８によって保護され、金属電極層９によって、エミッ
タ（Ｅ）、ベース（Ｂ）。
コレクタ（Ｃ）の各電極が形成される。
第２図はｆｑｒＪ述の従来例トランジスタの主要部分を
拡大した断面図および等価抵抗配置図である。
拡大した断面図および等価抵抗配置図である。
この従来例の横型トランジスタの内部ベース抵抗（いわ
ゆる、ｒｂｂｌ）はエピタキシャル成長層３の抵抗１０
とＮ＋形埋込層２の抵抗１１との和で与えられ、条件に
もよるが、通常、１００Ω程度の値である。この内部ベ
ース抵抗ｒｂｂ’はトランジスタの白色雑音の原因とな
るので、可能な限り小さくしなけれはならないが、第１
図の構造による限りは、たとえば拡散層の低抵抗化の限
界などの問題のため、その低減化にも限度がある。また
、ベース・コンタクト領域７をコレクタ領域６の外側に
形成しているため、各拡散領域間の必要間隔を考慮する
と、素子面積の縮小がなかなか困難であるという欠点も
ある。
ゆる、ｒｂｂｌ）はエピタキシャル成長層３の抵抗１０
とＮ＋形埋込層２の抵抗１１との和で与えられ、条件に
もよるが、通常、１００Ω程度の値である。この内部ベ
ース抵抗ｒｂｂ’はトランジスタの白色雑音の原因とな
るので、可能な限り小さくしなけれはならないが、第１
図の構造による限りは、たとえば拡散層の低抵抗化の限
界などの問題のため、その低減化にも限度がある。また
、ベース・コンタクト領域７をコレクタ領域６の外側に
形成しているため、各拡散領域間の必要間隔を考慮する
と、素子面積の縮小がなかなか困難であるという欠点も
ある。
発明の目的
本発明は前述の問題点を解消するものであり、素子面積
を小さくシ、かつ、内部ベース抵抗ｒｂｂ“を大幅に低
減できる横型バイポーラトランジスタの構造ならひに同
トランジスタの製造方法を提供するものである。
を小さくシ、かつ、内部ベース抵抗ｒｂｂ“を大幅に低
減できる横型バイポーラトランジスタの構造ならひに同
トランジスタの製造方法を提供するものである。
発明の構成
本発明は、要約して、第１に、ベース領域と、このベー
ス領域上に設けられたベース・コンタクト領域と、１１
）記ベース領域の表面部を選択的に穿って形成した凹所
と、この凹所底部にエミッタ領域もしく （ｒ−１コレ
クタ領域とを有する横型バイポーラトランジスタであり
、第２に、半導体基板の所定導電形層上部に同導電形高
濃度領域を選択的に形成する工程、前記基板上面をおお
って耐酸化性薄膜を所定形状のマスクとして前記高ａ＝
領域を頂部に残し−，ＩｊｒＪ記基板の所定導電形層上
部を選択的に食刻して凹所を形成する工程、前記凹所に
反対４屯形不純物領域を形成する工程をそなえたもので
あり、これにより、小面積、かつ、高性能の横型トラン
ジスタを自己整合的に容易に実現できる。
ス領域上に設けられたベース・コンタクト領域と、１１
）記ベース領域の表面部を選択的に穿って形成した凹所
と、この凹所底部にエミッタ領域もしく （ｒ−１コレ
クタ領域とを有する横型バイポーラトランジスタであり
、第２に、半導体基板の所定導電形層上部に同導電形高
濃度領域を選択的に形成する工程、前記基板上面をおお
って耐酸化性薄膜を所定形状のマスクとして前記高ａ＝
領域を頂部に残し−，ＩｊｒＪ記基板の所定導電形層上
部を選択的に食刻して凹所を形成する工程、前記凹所に
反対４屯形不純物領域を形成する工程をそなえたもので
あり、これにより、小面積、かつ、高性能の横型トラン
ジスタを自己整合的に容易に実現できる。
”実施クリの説明
第３図は本発明実施例の横型バイポーラトランジスタの
断げｎ構造を示したものである。すなわち、この実施例
のトランジスタは、Ｐ−形シリコン基板１上にＮ 形埋
込層２とＮ−形エピタキシャル成長層３およびＰ＋形分
離領域４が形成されている点において従来例と同じであ
るが、Ｎ−形エピタキシャル成長層３の上面部分にＮ＋
形のベース・コンタクト領域１２を設けると共に、この
Ｎ＋形のベース・コンタクト領域１２を頂部に残し、そ
の周辺を芽って凹所を設け、その凹所底部に、それぞれ
Ｐ４−形のエミッタ領域１３およびＰ＋形のコレクタ１
ｊｎ域１４を形成したところが従来例と異なっている。
断げｎ構造を示したものである。すなわち、この実施例
のトランジスタは、Ｐ−形シリコン基板１上にＮ 形埋
込層２とＮ−形エピタキシャル成長層３およびＰ＋形分
離領域４が形成されている点において従来例と同じであ
るが、Ｎ−形エピタキシャル成長層３の上面部分にＮ＋
形のベース・コンタクト領域１２を設けると共に、この
Ｎ＋形のベース・コンタクト領域１２を頂部に残し、そ
の周辺を芽って凹所を設け、その凹所底部に、それぞれ
Ｐ４−形のエミッタ領域１３およびＰ＋形のコレクタ１
ｊｎ域１４を形成したところが従来例と異なっている。
なお、前記ベース・コンタクト領域１２ならびにコレク
タ領域１４は環状に形成するのが好ましい。寸た、Ｐ＋
形エミッタ領域１３ならびにＰ＋形コレクタ領域１４は
同一拡散工程により、ベース・コンタクト領域１２に対
して自己整合的に形成される。したがって、ベース・コ
ンタクト領域１２と、エミッタ領域１３およびコレクタ
領域１４との平面図上での距離は零になる。
タ領域１４は環状に形成するのが好ましい。寸た、Ｐ＋
形エミッタ領域１３ならびにＰ＋形コレクタ領域１４は
同一拡散工程により、ベース・コンタクト領域１２に対
して自己整合的に形成される。したがって、ベース・コ
ンタクト領域１２と、エミッタ領域１３およびコレクタ
領域１４との平面図上での距離は零になる。
各領域は二酸化シリコン膜１５および同１６により′直
気的に絶縁され、金属電極１７によりエミッタ（Ｅ）、
ベース（Ｂ）、コレクタ（Ｃ）の各成極が形成される。
気的に絶縁され、金属電極１７によりエミッタ（Ｅ）、
ベース（Ｂ）、コレクタ（Ｃ）の各成極が形成される。
この構造によれは、ベース・コンタク） １ｊｒｉ域１
２とベース幅ｗｂの活性ベース領域１８との距ＩＷ［Ｉ
ｌが非常に短かくでさ、経験的にに１、内部ベース抵抗
ｒｂｂ１が従来例構１告にくらへて１１１１以−「に低
減できた。また、ベース・コンタクト領域１２をコレク
タ領域の内側に形成することにより、素子面積を縮小で
きた。
２とベース幅ｗｂの活性ベース領域１８との距ＩＷ［Ｉ
ｌが非常に短かくでさ、経験的にに１、内部ベース抵抗
ｒｂｂ１が従来例構１告にくらへて１１１１以−「に低
減できた。また、ベース・コンタクト領域１２をコレク
タ領域の内側に形成することにより、素子面積を縮小で
きた。
第４図〜第１１図は、本発明の横型ＰＮＰ ）ランジス
タの製造方法の実施例工程順断面図であり、並置される
たて型ＮＰＮ）ランジスタの製作と併せて示す。
タの製造方法の実施例工程順断面図であり、並置される
たて型ＮＰＮ）ランジスタの製作と併せて示す。
まず、第４図に示すように、Ｐ−シリコン基板２１上に
Ｎ 形埋込層２２、Ｎ−形エピタキシャル成長）＠２３
、Ｐ４−形分離領域２４、Ｎ＋形サブコレクタ領域２６
および二酸化シリコン膜２６を形成したのち、二酸化シ
リコン膜２６の一部を選択的に除去して、トランジスタ
を形成する部分のエピタキシャル成長層２３を露出する
。以下、工程順断面図は要部のみを示す。
Ｎ 形埋込層２２、Ｎ−形エピタキシャル成長）＠２３
、Ｐ４−形分離領域２４、Ｎ＋形サブコレクタ領域２６
および二酸化シリコン膜２６を形成したのち、二酸化シ
リコン膜２６の一部を選択的に除去して、トランジスタ
を形成する部分のエピタキシャル成長層２３を露出する
。以下、工程順断面図は要部のみを示す。
次に、第５図のように、二酸化シリコン膜２６をマスク
として、エピタキシャル層２３中にＮ形不純物、たとえ
は隣を拡散導入して、Ｎ＋形領領域２７形成する。この
Ｎ＋形函域２７は、Ｎ’ Ｐ Ｎトランジスタに関して
はエミッタ領域となるものであり、深さをエピタキシャ
ル成長層２３の厚みの％〜届程度とするのが適当である
。ついで、基板上全面に耐酸化性薄膜としての窒化シリ
コン膜２８を、周知の気相成長法によって形成する。
として、エピタキシャル層２３中にＮ形不純物、たとえ
は隣を拡散導入して、Ｎ＋形領領域２７形成する。この
Ｎ＋形函域２７は、Ｎ’ Ｐ Ｎトランジスタに関して
はエミッタ領域となるものであり、深さをエピタキシャ
ル成長層２３の厚みの％〜届程度とするのが適当である
。ついで、基板上全面に耐酸化性薄膜としての窒化シリ
コン膜２８を、周知の気相成長法によって形成する。
史に、第６図のように、窒化シリコン膜２８を所定のマ
スクパターン妬形成した′のち、同マスクパターンにし
たがって、Ｎ＋形領領域２γよびエピタキシャル成長層
２３の一部をエツチング除去して凹所を形成する。この
エツチングの際に、パターン幅の変化を防ぐため、反応
性イオンエツチング等の異方性エツチングを行なうこと
が望ましい。勿論、エツチング処理を弗硝酸系の溶液で
行なってもよい。エツチング深さは、Ｎ＋形領領域２７
拡散深さの１．１倍〜２倍程度か適当である。
スクパターン妬形成した′のち、同マスクパターンにし
たがって、Ｎ＋形領領域２γよびエピタキシャル成長層
２３の一部をエツチング除去して凹所を形成する。この
エツチングの際に、パターン幅の変化を防ぐため、反応
性イオンエツチング等の異方性エツチングを行なうこと
が望ましい。勿論、エツチング処理を弗硝酸系の溶液で
行なってもよい。エツチング深さは、Ｎ＋形領領域２７
拡散深さの１．１倍〜２倍程度か適当である。
ついで、第７図のように、二酸化ンリコン膜２６および
窒化シリコン膜２８をマスクとして、エピタキシャル成
長層２３中にボロンイオンを注入、熱処理呟戸形鎮域２
９を形成する。この戸形鎮域２９は、ＮＰ、Ｎトランジ
スタに関しては、外部ベース頭載となり、ＰＮＰ トラ
ンジスタに関しては、エミッタ領域およびコレクタ領域
となり、そのシート抵抗は１００Ω／口程度に選はれる
。
窒化シリコン膜２８をマスクとして、エピタキシャル成
長層２３中にボロンイオンを注入、熱処理呟戸形鎮域２
９を形成する。この戸形鎮域２９は、ＮＰ、Ｎトランジ
スタに関しては、外部ベース頭載となり、ＰＮＰ トラ
ンジスタに関しては、エミッタ領域およびコレクタ領域
となり、そのシート抵抗は１００Ω／口程度に選はれる
。
しかるのち、第８図のように、ＰＮＰ ）ランシスタ部
分をフォトレジスト膜３０で覆い、それをマスクとして
、ボロンイオンの加速エネルギーは、窒化シリコン膜２
８およびＮ＋形領領域２７ボロ臭 ンイオンが啼き抜けるのに充分な程度に高くなけれはな
らない。また、Ｐ＋形領領域２９内もボロンイオンが注
入されるが、同一の不純物であるため、特に問題はない
。
分をフォトレジスト膜３０で覆い、それをマスクとして
、ボロンイオンの加速エネルギーは、窒化シリコン膜２
８およびＮ＋形領領域２７ボロ臭 ンイオンが啼き抜けるのに充分な程度に高くなけれはな
らない。また、Ｐ＋形領領域２９内もボロンイオンが注
入されるが、同一の不純物であるため、特に問題はない
。
そして、次に第９図のように、フォー・レジスト膜３０
を除去した後、熱酸化により二酸化シリコン膜３２を形
成する。このとき、Ｎ＋形領領域２７上面は窒化シリコ
ン膜２８により覆われているため酸化されず、凹所底面
および側−１のみが酸化される。
を除去した後、熱酸化により二酸化シリコン膜３２を形
成する。このとき、Ｎ＋形領領域２７上面は窒化シリコ
ン膜２８により覆われているため酸化されず、凹所底面
および側−１のみが酸化される。
ついで、第１０図のように、二酸化シリコン膜２６およ
び同３２の一部をフォトエツチングによ−り除去し、Ｎ
ＰＮトランジスタの外部ベース領域、コレクタ領域、並
びに、ＰＮＰＮトランジスタミッタ領域、コレクタ領域
上に電極コンタクト用窓を開１」する。
び同３２の一部をフォトエツチングによ−り除去し、Ｎ
ＰＮトランジスタの外部ベース領域、コレクタ領域、並
びに、ＰＮＰＮトランジスタミッタ領域、コレクタ領域
上に電極コンタクト用窓を開１」する。
最後に、第１１図のように、窒化シリコン膜２８の一部
をフォトエツチンク法によって除去し、Ｎ＋形領領域２
７のコンタクト窓とした後、アルミニウム等の金属によ
り、電極層３３を形成する。
をフォトエツチンク法によって除去し、Ｎ＋形領領域２
７のコンタクト窓とした後、アルミニウム等の金属によ
り、電極層３３を形成する。
なお、素子分離には、本実施例では接合分離領域２４を
用いたが、これを酸化Ｊ摸分離等の絶縁分離技術を用い
てもよい。丑だ、第７図および第８図のボロンイオン注
入工程では、第８図に示ずＮＰＮ）ランジスタの活性ベ
ース層３１の形成を先に行なってもよい。
用いたが、これを酸化Ｊ摸分離等の絶縁分離技術を用い
てもよい。丑だ、第７図および第８図のボロンイオン注
入工程では、第８図に示ずＮＰＮ）ランジスタの活性ベ
ース層３１の形成を先に行なってもよい。
発明の効果
本発明によれは、第１Ｋ、横型ＰＮＰ）ランジスタ構造
におけるベース・コノタクト領域と活性ベース領域との
距離が非常に近くできることにより、内部ベース抵抗ｒ
ｂｂ・を、従来の昂り、下に小さくでき、トランジスタ
の白色′ｌｄ−音特性を大幅に改善することができる。
におけるベース・コノタクト領域と活性ベース領域との
距離が非常に近くできることにより、内部ベース抵抗ｒ
ｂｂ・を、従来の昂り、下に小さくでき、トランジスタ
の白色′ｌｄ−音特性を大幅に改善することができる。
第２に、本発明によれば、エミッタ領域およびコレクタ
領域とベース・コンタクＩ・Ｉｉ！’４域との位置合わ
げが自己整合的に行なわれるため、マスク−」二の重ね
合わせや余裕について考慮する必要がなく、マスク設言
１が容易になる。また、ベース幅が一枚のマスクで決定
できるので、ベース幅の８ｊｌＪ ｎ１４］も容易であ
る。
領域とベース・コンタクＩ・Ｉｉ！’４域との位置合わ
げが自己整合的に行なわれるため、マスク−」二の重ね
合わせや余裕について考慮する必要がなく、マスク設言
１が容易になる。また、ベース幅が一枚のマスクで決定
できるので、ベース幅の８ｊｌＪ ｎ１４］も容易であ
る。
さらに、第３に、本発明によれは、ベーン・コンタクト
領域がコレクタ領域の内側に形成できるため、素子面積
の縮小が容易であるなどのすぐれた効果を奏し、本発明
は、高性能、高集積化に有用である。
領域がコレクタ領域の内側に形成できるため、素子面積
の縮小が容易であるなどのすぐれた効果を奏し、本発明
は、高性能、高集積化に有用である。
第１図は従来の横型ＰＮ’Ｐ）ランジスタ構造の断面図
、第２図はその要部拡大断面図と等価抵抗配置図、第３
図は本発明の一実施例の横型ＰＮＰトランジスタの断面
図、第４図〜第１１図は本発明実施例製造方法の工程順
断面図である。 １．２１・・・・・・Ｐｊｆｔ’／’）コン基板、２，
２２・・・・Ｎ＋形埋込層、３．２３・・・・・・Ｎ−
形エピタキシャル成長層、４，２４・・・・・・Ｐ＋形
分離領域、５゜１３・・・・・・Ｐ＋形エミッタ領域、
６．１４・・・・・Ｐ″−形：７レクタ頭域、７ ＋
１ ’２・・・・・・Ｎ＋ベース・コンタクト領域、８
、１５ 、１６ 、２６ 、３２・・・・二酸化シリ
コン膜、９，１７．３３・・・・金属電極層、１０・・
・・・・エピタキシャル成長層の等価抵抗、１１・・・
・・・Ｎ 形埋込層の等価抵抗、１８・・・・・活性ベ
ース領域、２５・・・・・・Ｎ＋形サすコレクタ頭頭載
２７・・・・・Ｎ＋形領領域２８・・・・・窒化シリコ
ン膜、２９・・・・・Ｐ＋形領領域３０・・・・・・フ
ォトレジスト膜、３１・・・・・・ＮＰＮ トランジス
タの活性ベース領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第２図 −７３図 第６図 第１０図 第１１図 ３２５
、第２図はその要部拡大断面図と等価抵抗配置図、第３
図は本発明の一実施例の横型ＰＮＰトランジスタの断面
図、第４図〜第１１図は本発明実施例製造方法の工程順
断面図である。 １．２１・・・・・・Ｐｊｆｔ’／’）コン基板、２，
２２・・・・Ｎ＋形埋込層、３．２３・・・・・・Ｎ−
形エピタキシャル成長層、４，２４・・・・・・Ｐ＋形
分離領域、５゜１３・・・・・・Ｐ＋形エミッタ領域、
６．１４・・・・・Ｐ″−形：７レクタ頭域、７ ＋
１ ’２・・・・・・Ｎ＋ベース・コンタクト領域、８
、１５ 、１６ 、２６ 、３２・・・・二酸化シリ
コン膜、９，１７．３３・・・・金属電極層、１０・・
・・・・エピタキシャル成長層の等価抵抗、１１・・・
・・・Ｎ 形埋込層の等価抵抗、１８・・・・・活性ベ
ース領域、２５・・・・・・Ｎ＋形サすコレクタ頭頭載
２７・・・・・Ｎ＋形領領域２８・・・・・窒化シリコ
ン膜、２９・・・・・Ｐ＋形領領域３０・・・・・・フ
ォトレジスト膜、３１・・・・・・ＮＰＮ トランジス
タの活性ベース領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第２図 −７３図 第６図 第１０図 第１１図 ３２５
Claims (2)
- （１）ベース領域と、このベース領域上如設けられたベ
ース・コンタクト領域と、１）ｑ記ベース領域の表面部
を選択的に穿って形成した凹所と、この凹所底部にエミ
ッタ領域もしくはコレクタ領域とを有スる横型バイポー
ラトランジスタ。 - （２）半導体基板の所定導電形層上部に同導電形高濃度
領域を選択的に形成する工程、前記基板上面をおおって
耐酸化性薄膜を形成する工程、前記耐酸化性薄膜を所定
形状のマスクとして前記高濃度領域を頂部に残し、’！
！’Ｊ記基板の所定導電形層上部を選択的に食刻して凹
所を形成する工程、前記凹所に反対導電形不純物領域を
形成する工程をそなえた横型バイポーラトランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020052A JPS59145570A (ja) | 1983-02-09 | 1983-02-09 | 横型バイポ−ラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020052A JPS59145570A (ja) | 1983-02-09 | 1983-02-09 | 横型バイポ−ラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59145570A true JPS59145570A (ja) | 1984-08-21 |
Family
ID=12016292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58020052A Pending JPS59145570A (ja) | 1983-02-09 | 1983-02-09 | 横型バイポ−ラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59145570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6351675A (ja) * | 1986-08-20 | 1988-03-04 | Nec Corp | 半導体装置 |
-
1983
- 1983-02-09 JP JP58020052A patent/JPS59145570A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6351675A (ja) * | 1986-08-20 | 1988-03-04 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| US5034336A (en) | Method of producing insulated gate bipolar tranistor | |
| JPH0253944B2 (ja) | ||
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| US4407059A (en) | Method of producing semiconductor device | |
| US4728618A (en) | Method of making a self-aligned bipolar using differential oxidation and diffusion | |
| JP2501806B2 (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JPH0513426A (ja) | 半導体装置 | |
| JPS59145570A (ja) | 横型バイポ−ラトランジスタおよびその製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPH0136710B2 (ja) | ||
| JP2764988B2 (ja) | 半導体装置 | |
| JPS627704B2 (ja) | ||
| JP2633374B2 (ja) | 半導体装置およびその製造方法 | |
| JP2536616B2 (ja) | 半導体装置 | |
| JPS6286753A (ja) | 半導体装置の製造方法 | |
| JPS5917282A (ja) | 半導体装置 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS61107770A (ja) | 半導体装置の製造方法 | |
| JPS6221213A (ja) | 半導体装置の配線方法 | |
| JPS59175766A (ja) | 半導体装置とその製造方法 | |
| JPS61201465A (ja) | トランジスタの製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 |