JPS6286753A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明は半導体装置の製造方法に関し、特に、バイポ
ーラ型のｎｐｎ　トランジスタならびに１ｌｎｌ）　Ｉ
−ランジスタを同一半導体基板上に同時に形成する方法
に関する。

［従来の技術］ 一般にバイポーラ型半導体集積回路装置におけるトラン
ジスタは、ｐｎ接合分離、選択酸化技術を用いた酸化膜
分離、または３ｍ拡散を用いる方法などによって電気的
に独立した島内に形成される。

ここでは、酸化膜分離法によってｎｐｎならびにｐｎｐ
トランジスタを形成する方法について述べる。

もちろん、これ以外の上記各種分離法を用いる場合につ
いても適用できるものである。

第６Ａ図〜第６Ｅ図は、従来のｎｐｎ　トランジスタ製
造方法による主要工程段階における半導体装置の断面構
造を示す図である。以下、第６Ａ図〜第６Ｅ図を参照し
て従来の製造方法について簡単に説明する。

第６Ａ図において、低不純物濃度のｐ型（ｐ−型ンシリ
コン是板］にコレクタ埋込層となる高不純物濃度の１１
型（０＋型）層２が選択的に形成される。次にシリコン
基板１およびｎ＋型層２の上に１１−型エピタキシャル
層３が形成される。

第６Ｂ図において、下［！化１１！ｌ　’ｌ　０１およ
び窒化１！１２０１が０一層３上の所定の領域に形成さ
れる。窒化Ｅｌｊ！　２０１をマスクとしてチャンネル
カット用のｐ型層４のアニールと同時に、窒化１２０１
をマスクとして厚い分１！Ｉｌｌ酸化膜１０２が選択酸
化により形成される。

第６Ｃ図において、まず選択酸化用のマスクとして用い
られた窒化膜２０１が下敷酸化ｉｉ　ｉ　ｏ　ｉととも
に除去される。次に、改めてイオン注入保護用の酸化膜
１０３が形成され、フォトレジスト膜くこの段階でのフ
オトレジス１−！！は図示せず）をマスクとして、外部
ベース層となるｐ＋型層５が形成される。さらに、上記
フォトレジスト膜を除去し、改めてフ第１・レジスｌ−
膜３０１を所定の形状に形成し、これをマスクとして活
性ベース瘤となるｐ型層６がイオン注入法により形成さ
れる。

第６Ｄ図において、フォトレジストＩＩ　３０１が除去
され、次に一般に燐ガラス（ＰＳＧ）であるパッシベー
ション膜４０１が被管される。ベースイオン注入層５，
６のアニールとＰＳＧＩＩ！１４０１の焼締とを兼ねた
熱処理を行なって、中間段階の外部ベースｆ１５１およ
び活性ベース層６１が形成される。次に、ＰＳＧ膜４０
１の予め定められた領域にエミッタ電極用コンクク１〜
孔７０およびコレクタ電極用］ンタク］一孔８０が形成
され、このコンタクト孔７０．８０を介してイオン注入
法によりエミツタ層となるべきｎ＋層７およびコレクタ
電極取出層となるべきｎ＋型Ｂ８が形成される。

第６Ｅ図において、各イオン注入層をアニールし、外部
ベース層５２および活性ベース層６２が完成され、かつ
エミツタ層７１およびコレクタ電極取出層８１が形成さ
れる。各開孔５０．７０および８０に電極簡抜は防止（
たとえばＡｕとＳ１との反応の防止）用の金属シリサイ
ド膜５０１が形成される。この金属シリサイド膜５０１
には白金シリサイド（Ｐｔ　−８ｉ　）　、パラジウム
シリサイド（Ｐｄ　−８ｉ　）などが用いられる。金属
シリサイド膜５０１上にアルミニウムＡＱのような低抵
抗金属を用いてベース電極配線９．エミッタ電極配線１
０およびコレクタ電極配線８２１が形成される。

次に、第６Ａ図〜第６Ｅ図に示すｎｐｎ　トランジスタ
と同一基板上にかつこのｎｐｎ　トランジスタの形成と
同時にＤｎＤ　Ｆ’ランジスタを形成する方法について
説明する。すなわち、第６Ｂ図の工程後、第６Ｃ図の外
部ベース層５を形成するとき、第７Ａ図に示すように、
レジスト膜３００をマスクとしてｐｎｐ　トランジスタ
のエミッタおよびコレクタ層用のｐ型注入層５を形成す
る。次いで、第７Ｂ図に示すように、ＰＳＧＩＩ！４０
１のデポジション。

ベース電極取出層８１の形成後、エミッタ９２とコレク
タ９１のコンタクト孔を開孔し、金属シリサイド膜を形
成してアルミニウム電極を形成し、ｐｎｒｌ　ｌ〜ラン
ジスタのベース電極配接１２．エミッタｎ極配線１４．
コレクタ電極配線１３を形成する。

［発明が解決しようとする問題点］ ところで、トランジスタの周波数特性はベース−コレク
タ各階およびベース抵抗などに依存する。

したがって、トランジスタの周波数特性の向上を図るに
は、これらを小さくする必要がある。上）ホの従来の構
造におけるｐ“型外部ベーース１５２（第６Ｅ図参照）
はベース抵抗を低下させるために設けられている。

しかし、この外部ベース＠５２はベース−コレクタ容量
を増大させるという欠点がある。

第８図は従来の方法で！ｊ造さ机たｎｐｎ型トランジス
タの平面パターン図である。ベース抵抗は第８図に示さ
れるエミッタｆｉ７１とベース電極取出用開孔５０との
距＋１３１０．に依存する。従来の装置においては、ベ
ースＮ極配ｗＡ９とエミッタ電極配＄１１１０との間隔
と電極配置ｍ９．１０のそれぞれの開孔５０．７０から
のはみ出し分との合計距離となっている。したがって、
フォトエツチングの精度を向上して電極配Ｍ間隔を小さ
くしても、上述のはみ出し分はどうしても残る。また、
第８図に示されるエミッタ１７１と分離酸化膜境界Ａと
の間のベース領域は非活性領域であり、ベース−コレク
タ容量を増大させる。この非活性ｖ４域をなくすために
、エミツタ層７１が分ｌｌｌ１ｌＩ化膿に接するいわゆ
るウォールド・エミッタ構造とする方法がある。しかし
この方法においても種々の欠点が生じる。

第９Ａ図〜第９Ｃ図は、第８図のａＸ−Ｘにおける断面
の一部を示す図である。以下、第９Ａ図〜第９Ｃ図を参
照して従来のウォールド・エミッタ構造の問題点につい
て説明する。

第９Ａ図はベース形成のために７オトレジストｊｌ　３
０１をマスクとして、ｐ型不純物であるボロンを注入し
た状態を示す。次に、コンタクトホールを形成するため
にエミッタ領１１！７上の酸化膜１０３を除去する必要
がある。しかし、このウォールド・エミッタ構造におい
ては、第９Ｂ図に示されるように、分離酸化膜１０２の
境界Ａ　ｔＪ（酸化幌除去時にオーバエツチングされ、
エミッタ領域が第９Ｃ図に８で示されるように深くなる
。この結果、電流増幅率の制御性の低下、さらには第９
Ｃ図に示される部分Ｂのところでエミッターコレクタ間
のショートが生じる危険性が大きい。

ざらに、ベース抵抗を減少させる方法として、第１０図
に示されるようなダブル・ベース構造とすることが多々
ある。しかし、従来方法においては、ベース電極取出な
どでベース領域が増大し、かえってベース−コレクタ容
量の増大を招くという欠点がある。

それゆえに、この発明の目的は、上述の欠点を除去しベ
ース抵抗およびベース−コレクタ容量を低下させ周波数
特性の良好なｎｐｎ　トランジスタを形成できるととも
に、このｎｐｎ　トランジスタと同一基板上にかつ同時
にｐｎｐ　トランジスタを形成することが可能な半導体
装置の製造方法を虎供することである。

［問題点を解決するための手段１ この発明における半導体の製造方法は、ｎｐｎトランジ
スタを形成する場合、エミッタｆｉ１１１！となる半導
体基板領域上にエミッタ領域形成用の不純物拡散源を有
するシリコン膜（単結晶、非晶質および多結晶のいずれ
か）を形成し、ベース領域を一部このシリコン膜を介し
てイオン注入して形成し、次にこのシリコン膜を用いて
エミッタ領域を自己整合的にベース領域内に形成する。

さらに、自己整合的にエミッタ領域上にポリシリコン膜
とベース電極取出領域との間に絶縁膜を形成してベース
−エミッタ電型間を絶縁し、さらに自己整合的にベース
電（ム取出領域を形成する。一方、ｐｎｐ　トランジス
タを形成する場合、エミッタ領域となる半導体基板領域
上およびコレクタｆａ域となる半導体基板領域上にエミ
ッタ領域およびコレクタ領域形成用の不純物拡散源を有
するシリコン膜を形成し、このシリコン膜を用いて不純
物拡散によりエミッタ領域およびコレクタ＃４域を自己
整合的に形成する。

［作用］ ｎｐｎ　ｌ〜ランジスタを形成する場合、自己整合的に
ベース領域内にエミッタ領域を形成しているので、エミ
ッタ領域拡散源となり、かつ金属電極に接続されるポリ
シリコン膜等のバターニングマスクによって自己整合的
にエミッターシリコン膜１〜辺に最小のベース電極取出
領域が形成される。

また、ｎｐｎ　トランジスタを形成する場合、エミッタ
領域上のシリコン膜とベースｆｆ４域上の金属配線との
間には絶Ｉ！膜が介在するだけで−あるので、エミッタ
ーベース間隔はほぼこの絶縁膜のｆｉｌｌ圧となり小さ
くなる。

ざらに、ｎｐｎ　トランジスタを形成する場合、不純物
拡散源となるポリシリコン膜かうの不純物をエミッタ領
域となるべきｇＡ城に拡散してエミッタ領域を形成して
いるので、エミッタ領域形成時のイオン注入用にコンタ
クト孔を形成する必要がない。したがって、エミッタ領
域上の酸化膜を除去する必蛭がなく、分離酸化膜境界で
のオーバエツチングは生じることはないので、エミッタ
領域とベース領域内はほぼ平行な状態で分離領域に接す
るようになる。

［弁明の実浦例］ 第１Ａ図〜第１Ｊ因はこの発明の一実施例である半導体
４１２の製造方法の特にｎｐｎ　トランジスタを形成す
る場合の主要工程段階にＪ３ける断面図である。以下、
第１Ａ図〜第１Ｊ図を参照してこの発明の一実施例によ
りｎｐｎ　トランジスタを製造する方法について説明す
る。

第１Ａ図を参照して、ｐ−型シリコンＮ仮１の所定の・
領域にｎ＋型コレクタ埋込層２．ｎ−型エピタキシャル
層３．チャンネルカッＩ・用のｐ型層４、分離酸化ＩＩ
Ｉ　１０２　、コレクタ電極取出領域となるｎ＋型拡改
層８が形成される。この各領域の形成は、第６Ａ図およ
び第６Ｂ図に示される従来と同様の方法を用いて行なわ
れる。次に、第６Ｂ図に示されるＦ敷酸化ＩＩ　１０１
および窒化ｌ１Ｉ２０１が除去された侵、シリコン膜、
好ましくはポリシリコン１１０６００．窒化［１２０２
および酸化膜１０４がこの順に半導体基板１の表面上に
形成される。次に、予め定められたパターン形状を有す
るレジスト１１６１３０３をマスクとして、ポリシリコ
ン１賛６００．窒化膜２０２および゛酸化膜１０４から
なる多ａｍをエツチングする。このバターニングにより
、後にコレクタ電極取出層およびエミツタ層となる領域
にのみ、酸化膜１０４．ＥＷ化摸２０２、ポリシリコン
族６００が残される。

第１Ｂ図を参照して、上述の工程で多層膜のバターニン
グに用いられたレジスト膜３０３をマスクとして、多Ｗ
ｉ膜に含まれる酸化１１１１０４の側壁のみをサイドエ
ツチングする。この結果、酸化膜１０４はポリシリコン
ｐＩＡ６００および窒化膜２０２より内側に後１ｆｆｌ
する。

第１Ｃ図において、窒化１１１２０２をマスクとして選
択酸化を行なって、酸化ＩＩＪ１０５が半導体基板表面
上の所定の領域に形成される。

第１Ｄ図において、酸化膜１０４をマスクとしてエツチ
ングを行なって窒化膜２０２および窒化膜２０２の下地
のポリシリコン膜６００をバターニングし、さらにはシ
リコン基板（ロ一層３）の予め定められた膜厚をエツチ
ンク除去し、ウェス′遮憧となるべき部分は薄くされる
。

第１Ｅ図において、酸化膜１０４が除去された後、窒化
１ｉ　２０２をマスクとする選択酸化により、酸化膜１
０６がポリシリコン膜６００と酸化Ｈ！１１０５との間
の半導体基板表面上に形成される。このとき、選択酸化
は薄くされたポリシリコンＭ６００のみならずその下の
ｎ−型半導体ｆ／ｉ域３も若干酸化される程度に行なわ
れる。酸化膜１０６はポリシリコン膜６００の側壁を覆
う。

第１Ｆ図において、まず窒化膜２０２が除去される。次
に、酸化膜１０６をマスクとしてポリシリコン膜６００
にｎ＋型不純物を導入し、不純物含有ポリシリコンｌ１
６０１が形成される。これにＪ：リボリシリコンＮ！１
６０１はエミッタ領域形成用の不に物拡散源となる。

第１Ｇ図において、レジスト１１１３０４をマスクとし
て、ベース領域の酸化１１０６が除去された後、ｐ型不
純物がイオン注入され、イオン注入層５１．５３が形成
される。このとき、酸化１１１１０６が除去された部分
のｎ−型半導体領域が外部ベース層となる。一方、頭化
膜１０５はベース領域とコレクタ領域とを分離するため
に残されるうこのため、酸化膜１０５は第１Ｃ図におけ
る選択酸化において１μｍ、：＃＜、かツ酸化１１０６
は第１Ｅ図における選択酸化において２００〜３００ｒ
ｖと薄く形成される。また、ポリシリコン膜６０２（ポ
リシリコン膜６０１にｐ型不純物が注入されたもの）の
下の活性ベース層となるべきイオン注入領域は、ポリシ
リコンＩｌｌ　６０２を、介してＦ］型不純物がイオン
注入されるので、外部ベース層となるべき領＋１１５３
に比べ浅く形成される。

第１Ｈ図において、ｐ型不純物イオン注入層の７二−リ
ングおよびポリシリコン１６０２からの口“型不純物の
シリコン基板３１＼の拡散が同時に行なわれる。この結
果、エミッタａＲ７が自己整合的に形成されるとともに
、外部ベースｆＪＬ＃１５４が活性ベース領域６よりも
若干深くかつ（ｉＩ低抵抗形成される。次に低温（８０
０′Ｃ〜９００°Ｃ程度）での酸化を行ない、ｎ“型ポ
リシリコンＭ！　６０３　。

６０４上に厚い酸化膜１０７が、ｐ＋型シリコン基板５
４上に薄い酸化膜１０８が各々形成される。

これは、ｎ型不純物の燐または砒素などを高温度に含む
シリコン、ポリシリコンにおいては、低温はど増速酸化
が行なわれるというよく知られた事実を利用しでいる。

第１１図において、酸化１１１０７．１０８に異方性エ
ツチング（ＲＩＥ）を行なって、外部ベース領域５４上
の薄い課電１１０８が除去される。

ここで、ベース［ｉのエミッタ１７へのショートを防止
する方法として、ポリシリコン［！６０３側壁に酸化膜
を残す方法があり、第１１図にはこの状態が示される。

第１Ｊ図において、まず、コレクタ電慟取出頭域８上の
酸化膜１０７が除去される。次に、予め定められた領域
に選択エツチングが施され、エミンタ電橿用コンタクト
孔７０（第１Ｊ図には図示せず）およびコレクタ電機用
コンタク１−礼８０が形成される。次に、＠陽同抜は防
止用の金属シソサイド膜５０１，５０２が形成された後
、たとえばＡＱ、などの低抵抗金属を用いてベース電極
配線９、エミッタ雷４！！ｉ配線１０（第１Ｊ図には図
示せず）およびコレクタ゛１極配′ｍ１１がそれぞれ形
成される。第１Ｊ図から見られるように、エミッターベ
ース間間隔はほぼポリシリコン膜６０３側壁の酸化膜１
０７のｌｆｌ厚であって、ベース抵抗は非常に小さくな
っている。

ｉ２図は上記第１Ａ図〜第１Ｊ図に示す方法によって製
造されたｆｌｐｎ　トランジスタの平面パターン図であ
り、第８図に示される従来法のＩＩ　Ｏｎ　＋”ランジ
スタの平面パターン図に対応する５のである。

第２図に示されるように、エミッタ電極配置ｍ１０につ
ながるポリシリコン膜６０３は、エミッタ領域７の拡散
源となっているから、図中のへのところでエミッタＩｔ
［７が分１！１ｌｌｆｉｌｔ化膜１０２に接することに
なる。ま１；、第９Ａ図〜第９Ｃ図に示される従来例と
異なり、エミッタ領域７はポリシリコン膜６０３からの
不純物拡散により自己整合的に形成されるので、ベース
領域が分離酸化膜１０２近傍でオーバエツチングされて
狭くなることはない。すなわち、第３図に示されるよう
に、エミッタ＃４域７０と活性ベース領域６とはポリシ
リコン膜６０３を介して同時に形成されるので、はぼ平
行であり、ベース幅は一定である。したがって、ベース
面積はエミッターベース電Ｎｉ間のはみ出し領域がなく
なっていることとベース電極取出鎮域が自己整合的に最
小面積で形成されていることと合わせて大幅に小ざくな
りベース−コレクタ容虚が低減される。また、第２図に
見られるように、ベース電楊配綜９はエミッタ領域７の
三方周囲に形成されているので、自動的にダブル・ベー
ス溝道となっており、ベース領域の増大をもたらすこと
なくベース抵抗が大幅に低減される。

７８−６、ｉｌＡ図のレジス１〜腹３０３のパターン寸
法からサイドエツチングおよび選択酸化時のいわゆるバ
ードビークの食込みによって、エミツタ層を形成するポ
リシリコン膜６０３のパターン寸法は１　／”　３以下
になるので、容易にザブミクロン幅のエミッタ領域を実
現することができる。

次に、この発明の一実施例によりｐｎｐ　トランジスタ
を形成する場合の製造工程を、第４Ａ図〜第４Ｅ図を参
照して説明する。な６、このνｎＯｌ・ランジスタは、
第一１Ａ図〜第１Ｊ図ｔ’１．）２明したｎ１ｌｌｌト
ランジスタの形成と同時にか゛つｎｐｎ　トランジスタ
と同一の半導体Ｍ板上に形成される。

第１Ａ図、第１Ｂ図の工程を経た後、第１Ｃ図と同一工
程において、第４Ａ図に示ケように、ｎ″層８上にエミ
ッタ領域、コレクタ領域、ベース領瞳を分離するための
厚い酸化膜１０５が形成される。、さらに、酸化ｆｉｌ
　１０４によって窒化膜２゜２、ポリシリコンｉｌｌ　
６００をエツチング除去し、選択酸化して酸化１１１１
０６を形成漫、窒化膜を全面除去し、レジストＩＩＩ　
３０５でｐｒｏｐ　トランジスタのエミッタとコレクタ
部を覆う。これは、Ｉ’１ｌ１０トランジスタのエミッ
タ形成のための口“不純物のイオン注入が当ｆｌｐｎＬ
ｌトランジスタのエミッタとコレクタ部に注入されない
ようにするためである。

なお、ｎｐｎ　トランジスタのみを形成する場合はレジ
ストＨ９３０５の形成は不Ｍ′ｒ″あるが、このレジス
ｉ−１９３０５はマスク格度が大まかなものでよいので
、この工程が追加されたからといって製造方法が煩雑に
なるということはほとんどない。また、ｎ＋不縄物がＤ
ｎｌ）　トランジスタのベース電極取出層６０１にも注
入され、ｐｎｏ　トランジスタのベース抵抗が低減され
る効果がある。

次に、第１Ｇ図と同一工程で、レジスト１９１３０４に
よって、ｐｎｐ　トランジスタのエミッタとコレクタ層
となる領域の酸化！１１１０６が除去され、さらにｐ型
不純物のイオン注入によって、ポリシリコン膜６０４へ
の注入層５１．半導体基板３への注入層５３が形成され
る（第４Ｃ図１１゜次に、レジスト膜３０４の除去後、
アニールおよび酸化よって、第１Ｈ図と同一工程におい
て、第４Ｄ図に示すように、エミッタ層５５．コレクタ
層５４゜薄い酸化膜１０８．厚い酸化膜１０７が形成さ
れる。

次に、薄い酸化膜１０Ｂを除去後、ベース電極の取出の
ために、厚い酸化膜１０７を除去して（第１１図に相当
する工θ〉、シリサイド膜５０１．５０２を形成し、さ
らにＡｍなどの低抵抗金属を用いてベースｔｋｉ極配線
１２．コレクタ電極配［１１３，エミッタ電極配置ｉ！
１４を形成する。これによって、第４Ｅ図に示すような
ｐｎｐ　トランジスタが形成される。

第５図はｇＪ４４Ａ図〜第４Ｅ図に示す方法によって形
成されたｐｎｐ　トランジスタの平面パターン図である
。図示のごとく、ベース幅は酸化ｊ８！　１０５で決ま
り、従来のｐｎｐ　トランジスタ（第７Ａ図。

第７Ｂ図参照）と同程度の性能を有するｐｎｐ　トラン
ジスタを得ることができる。

［発明の効果］ 以上のように、この発明によれば、ｎｐｎ　トランジス
タにおけるエミッタ領域上のシリコン膜とベース領域上
の金属電極展間には絶縁膜か介在するだけであるので、
エミッターベース間隔を実効的に小さくでき、その結果
ベース抵抗が小さくなってｎｐｎ　トランジスタの周波
数特性が向上する。

また、口ｐｎトランジスタにおけるエミッタ領域形成用
の不純物をエミッタ領域となるべきＩｒ域にポリシリコ
ン膜を拡ｗｉ源として不輌物拡散してエミッタ領域を形
成し、これと同時にベース領域形成用の不耗狗をさらに
半導体基板に拡散してベース領域を完成させているので
、分離領域境界がオーバエツチングされることがなく、
エミッタ領域とベース領域とをほぼ平行な状態で分離酸
化膜領域に接するようにすることができる。

また、Ｈｎ　トランジスタにおけるベース？！ｉ極取出
領域がエミッタ領域形成のパターンに対し自己整合的に
最小面積で形成されるので、非活性ベース領域が大幅に
低減される。

さらに、ＯｐＯトランジスタの製造工程をほとんど；Ｂ
加することなく、従来とほとんど同様の性能を有するｐ
ｎｐ　トランジスタを同一半導体基板上に同時に製造す
ることができる。

【図面の簡単な説明】

第１Ａ図〜第１Ｊ図はこの発明の一実施例によるｎｐｎ
　トランジスタ製造方法の主式１程段階における断面構
造を示す図である。第２図は第１Ａ図〜第１Ｊ図に示す
方法で製造されたｎｐｎ　トランジスタの平面パターン
図である。第３図は第１Ａ図〜第１Ｊ図で示される方法
によって製造されたｎｐｎトランジスタの分離酸化膜境
界近傍の断面模式図である。第４Ａ図〜第４Ｅ図はこの
発明の一実施例によるｐｎｐ　トランジスタの製造方法
の主要工程段階における断面構造図である。第５図は第
４Ａ図〜第４Ｅ図に示される方法によって製造されたρ
ｎｐトランジスタの平面パターン図である。第６Ａ図〜
第６Ｅ図はｎｐｎ　トランジスタの従来の製造方法の主
要工程段階における断面構造を示す図である。第７Ａ図
および第７Ｂ図はｐｒ＋ｃ＋　ｌ〜ランジスタの従来の
製造方法の主要工程段階における新面＃４ｉｉｌ！！を
示す図である。第８図は従来方法で製造されたｎｐｎ　
トランジスタの平面パターン図である。 第９Ａ図〜第９Ｃ図は従来方法でエミツタ層を分ｗ１酸
化膜に接するように形成した場合における分１！ＩＩＩ
！を化膜近傍の断面模式図である。第１０図は従来方法
で製造されたダブル・ベース構造のトランジスタの平面
パターン図である。 図において、１はｐ−型シリコン基板、２はｎ１型コレ
クタ埋込層、３はロー型エピタキシャル層、５は外部ベ
ース層となるべき領域、５２．５４は外部ベース領域、
６．６２は活性ベース領域、７．７１はエミッタ領域、
８．８１はコレクタ電極取出領域、９はベース電極配線
、１０はエミッタＮ極配線、１１はコレクタ電極配線、
５０はベース電極用コンタクミル孔、７０はエミッタ電
極用コンタクト孔、８０はコレクタ電極用コンタクト孔
、１０２は分１１１１ｍ　化膜、１０３〜１０８は酸化
膜、２０１．２０２は窒化膜、３０３〜３０５はフォト
レジスｌ−ＩＩＩ、４０１はパッシベーション膜、６０
０〜６０４はポリシリコン膜、５０１，５０２はシリサ
イド膜を示す。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 エミッタ領域、コレクタ領域およびベース領域を備える
   ｎｐｎおよびｐｎｐバイポーラトランジスタを第１導電
   型の同一半導体基板上に同時に形成するための半導体装
   置の製造方法であつて、 前記半導体装置は分離領域により隣接する半導体装置と
   電気的に絶縁されており、 前記半導体基板表面上の予め定められた領域に、シリコ
   ン膜、窒化膜および酸化膜がこの順に堆積されてなる多
   層膜を形成する第１のステップと、前記多層膜に含まれ
   る酸化膜のみをサイドエッチングして前記窒化膜および
   前記シリコン膜より内側に後退させる第２のステップと
   、 前記窒化膜をマスクとして選択酸化を行なつて前記半導
   体基板上の予め定められた領域に第１の酸化膜を形成す
   る第３のステップと、 前記サイドエッチングされた酸化膜をマスクとして前記
   窒化膜、前記シリコン膜および前記半導体基板の予め定
   められた深さの領域を選択的に異方性エッチングを行な
   って除去する第４のステップと、 前記選択的にエッチングされた窒化膜をマスクとして選
   択酸化を行なって、前記シリコン膜と前記第１酸化膜と
   の間の前記半導体基板表面上に第２の酸化膜を形成する
   第５のステップと、 前記第２の酸化膜をマスクとして、第１導電型の不純物
   をｎｐｎトランジスタのエミッタとなる領域およびコレ
   クタ電極取出部となる領域さらにｐｎｐトランジスタの
   ベース電極取出部となる領域の前記シリコン膜に選択的
   に導入する第６のステップと、 前記ｎｐｎトランジスタのベース領域の電極取出部とな
   る領域上のおよびｐｎｐトランジスタのエミッタとコレ
   クタ領域の電極取出部となる領域上の前記第２の酸化膜
   を除去する第７のステップと、前記ｎｐｎトランジスタ
   のベース領域となるべき領域およびｐｎｐトランジスタ
   のエミッタとコレクタ領域となるべき領域に、第２導電
   型の不純物を導入する第８のステップと、 前記半導体基板に加熱処理を施して前記シリコン膜から
   前記第１導電型の不純物をｎｐｎトランジスタのエミッ
   タ領域となるべき領域へ拡散して前記エミッタ領域を形
   成し、かつ同時に前記ｎｐｎトランジスタのベース領域
   およびｐｎｐトランジスタのエミッタとコレクタ領域を
   完成する第９のステップと、 前記半導体基板に低温酸化処理を施して、前記ｎｐｎト
   ランジスタのエミッタ領域に接続されるシリコン膜の側
   壁および上表面に第３の酸化膜を形成する第１０のステ
   ップと、 前記シリコン膜上の予め定められた領域に形成される前
   記第３の酸化膜を貫通する開孔を通してｎｐｎトランジ
   スタのエミッタとコレクタ電極およびｐｎｐトランジス
   タのベース電極を形成し、かつ前記半導体基板上の予め
   定められた領域上にｎｐｎトランジスタのベース電極お
   よびｐｎｐトランジスタのエミッタとコレクタ電極とな
   る金属シリサイド膜を含む電極配線を各々設ける第１１
   のステップとを含む半導体装置の製造方法。