JPH0136709B2 - - Google Patents
Info
- Publication number
- JPH0136709B2 JPH0136709B2 JP19277382A JP19277382A JPH0136709B2 JP H0136709 B2 JPH0136709 B2 JP H0136709B2 JP 19277382 A JP19277382 A JP 19277382A JP 19277382 A JP19277382 A JP 19277382A JP H0136709 B2 JPH0136709 B2 JP H0136709B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon
- silicon substrate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000605 extraction Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021074 Pd—Si Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体集積回路装置、特にバイポー
ラ形集積回路装置におけるベース抵抗の小さい高
周波トランジスタの製造方法に関するものであ
る。
ラ形集積回路装置におけるベース抵抗の小さい高
周波トランジスタの製造方法に関するものであ
る。
一般に、バイポーラ形集積回路装置（以下単に
BIP・ICと言う）のトランジスタはｐ―ｎ接合分
離、選択酸化技術を使つた酸化膜分離、また三重
拡散による方法などによつて電気的に独立した島
内に形成されるが、ここでは酸化膜分離法によつ
てnpnトランジスタを形成する製造方法について
説明する。
BIP・ICと言う）のトランジスタはｐ―ｎ接合分
離、選択酸化技術を使つた酸化膜分離、また三重
拡散による方法などによつて電気的に独立した島
内に形成されるが、ここでは酸化膜分離法によつ
てnpnトランジスタを形成する製造方法について
説明する。
第１図ａ〜第１図ｅは従来のバイポーラ形集積
回路装置の製造方法を製造工程順に示す断面図で
ある。同図において、１は低不純物濃度のｐ形シ
リコン基板、２はコレクタ埋込層となる高不純物
濃度ｎ形層（以下単にn+層と言う）、３は低不純
物濃度ｎ形（以下n-と言う）のエピタキシヤル
層、４はチヤネルカツト用のｐ層、５は下敷酸化
膜、６は厚い酸化膜、７はこの下敷酸化膜５上に
形成した窒化膜、８はイオン注入保護用の酸化
膜、９は外部ベース層となるp+層、１０はレジ
スト膜、１１は活性ベース層となるｐ層、１２は
一般にPSG（ホスシリケート・ガラス膜）を用い
るパツシベーシヨン膜、１３および１４は高ドー
スのイオン注入を行なつた領域、１３ａはエミツ
タ層、１４ａはコレクタ電極取り出し層、１５
ａ，１５ｂおよび１５ｃはそれぞれ開口部、１６
ａ〜１６ｃは一般にPt―Si、Pd―Siなどの金属
シリサイド、１７ａ〜１７ｃは電極配線である。
回路装置の製造方法を製造工程順に示す断面図で
ある。同図において、１は低不純物濃度のｐ形シ
リコン基板、２はコレクタ埋込層となる高不純物
濃度ｎ形層（以下単にn+層と言う）、３は低不純
物濃度ｎ形（以下n-と言う）のエピタキシヤル
層、４はチヤネルカツト用のｐ層、５は下敷酸化
膜、６は厚い酸化膜、７はこの下敷酸化膜５上に
形成した窒化膜、８はイオン注入保護用の酸化
膜、９は外部ベース層となるp+層、１０はレジ
スト膜、１１は活性ベース層となるｐ層、１２は
一般にPSG（ホスシリケート・ガラス膜）を用い
るパツシベーシヨン膜、１３および１４は高ドー
スのイオン注入を行なつた領域、１３ａはエミツ
タ層、１４ａはコレクタ電極取り出し層、１５
ａ，１５ｂおよび１５ｃはそれぞれ開口部、１６
ａ〜１６ｃは一般にPt―Si、Pd―Siなどの金属
シリサイド、１７ａ〜１７ｃは電極配線である。
次に、上記構成によるバイポーラ形集積回路装
置の製造工程について説明する。まず、第１図ａ
に示すように、低濃度のｐ形シリコン基板１にコ
レクタ埋込層となるn-形のエピタキシヤル層３
を成長させる。次に、第１図ｂに示すように、下
敷酸化膜５上に形成した窒化膜７をマスクとして
選択酸化技術によつて分離帯に厚い酸化膜６を形
成し、分離酸化膜直下にはチヤンネルカツト用の
ｐ層４が同時に形成される。次の第１図ｃに示す
ように、選択酸化用のマスクを除去し、再度イオ
ン注入保護用の酸化膜８を形成し、レジスト膜
（図示してない）をマスクとして外部ベース層と
なるP+層９をイオン注入法で形成し、レジスト
膜除去後、再度レジスト膜１０をマスクとして活
性ベース層となるｐ層１１をイオン注入法によつ
て形成する。次に、第１図ｄに示すように、パッ
シベーシヨン膜１２をデポジシヨンし、ベース、
イオン注入層９，１１のアニールとパツシベーシ
ヨン膜１２の焼しめとをかねた熱処理をおこなつ
たのち、パツシベーシヨン膜１２に所要の開口部
１５ａおよび１５ｂを形成して、ｎ形不純物の高
ドーズのイオン注入を行ない、n+領域１３およ
び１４を形成する。次に第１図ｅに示すように、
イオン注入層１３，１４をアニールして、エミツ
タ層１３ａ、コレクタ電極取り出し層１４ａを形
成したのち、ベース電極取り出し用の開口部１５
ｃを形成し、電極ぬけ防止のため、金属シリサイ
ド１６ａ〜１６ｃを開口部１５ａ〜１５ｃにそれ
ぞれ形成したのち、低抵抗金属（一般にAlの使
用が多い）による電極配線１７ａ〜１７ｃをおこ
なう。なお、第１図ｅに示すトランジスタの平面
パターンを第２図に示す。
置の製造工程について説明する。まず、第１図ａ
に示すように、低濃度のｐ形シリコン基板１にコ
レクタ埋込層となるn-形のエピタキシヤル層３
を成長させる。次に、第１図ｂに示すように、下
敷酸化膜５上に形成した窒化膜７をマスクとして
選択酸化技術によつて分離帯に厚い酸化膜６を形
成し、分離酸化膜直下にはチヤンネルカツト用の
ｐ層４が同時に形成される。次の第１図ｃに示す
ように、選択酸化用のマスクを除去し、再度イオ
ン注入保護用の酸化膜８を形成し、レジスト膜
（図示してない）をマスクとして外部ベース層と
なるP+層９をイオン注入法で形成し、レジスト
膜除去後、再度レジスト膜１０をマスクとして活
性ベース層となるｐ層１１をイオン注入法によつ
て形成する。次に、第１図ｄに示すように、パッ
シベーシヨン膜１２をデポジシヨンし、ベース、
イオン注入層９，１１のアニールとパツシベーシ
ヨン膜１２の焼しめとをかねた熱処理をおこなつ
たのち、パツシベーシヨン膜１２に所要の開口部
１５ａおよび１５ｂを形成して、ｎ形不純物の高
ドーズのイオン注入を行ない、n+領域１３およ
び１４を形成する。次に第１図ｅに示すように、
イオン注入層１３，１４をアニールして、エミツ
タ層１３ａ、コレクタ電極取り出し層１４ａを形
成したのち、ベース電極取り出し用の開口部１５
ｃを形成し、電極ぬけ防止のため、金属シリサイ
ド１６ａ〜１６ｃを開口部１５ａ〜１５ｃにそれ
ぞれ形成したのち、低抵抗金属（一般にAlの使
用が多い）による電極配線１７ａ〜１７ｃをおこ
なう。なお、第１図ｅに示すトランジスタの平面
パターンを第２図に示す。
しかしながら、従来の半導体集積回路装置の製
造方法では、トランジスタの周波数特性はベー
ス・コレクタ容量CTCやベース抵抗rbbなどに依存
するので、ベース抵抗を下げるためのp+層（ベ
ース電極取り出し領域）９を形成することはベー
ス・コレクタ容量の増大をまねく。また、ベース
抵抗はエミツタ層であるn+層１３ａとベース電
極開口１５ｃとの距離Dc（第２図参照）にも依存
しているが、電極配線１７ｂおよび１７ｃの間隔
および開口と電極の重ね合せ分との合計の距離と
なつて、写真製版およびエツチングの向上によつ
て電極間隔が小さくなつても重ね合わせ分が残る
などの欠点があつた。
造方法では、トランジスタの周波数特性はベー
ス・コレクタ容量CTCやベース抵抗rbbなどに依存
するので、ベース抵抗を下げるためのp+層（ベ
ース電極取り出し領域）９を形成することはベー
ス・コレクタ容量の増大をまねく。また、ベース
抵抗はエミツタ層であるn+層１３ａとベース電
極開口１５ｃとの距離Dc（第２図参照）にも依存
しているが、電極配線１７ｂおよび１７ｃの間隔
および開口と電極の重ね合せ分との合計の距離と
なつて、写真製版およびエツチングの向上によつ
て電極間隔が小さくなつても重ね合わせ分が残る
などの欠点があつた。
したがつて、この発明の目的はエミツタ拡散と
ベース電極取り出し領域がセルフアライン（自己
整合）されることによつて、ベース抵抗の小さい
高周波トランジスタを製造することができる半導
体集積回路装置の製造方法を提供するものであ
る。
ベース電極取り出し領域がセルフアライン（自己
整合）されることによつて、ベース抵抗の小さい
高周波トランジスタを製造することができる半導
体集積回路装置の製造方法を提供するものであ
る。
このような目的を達成するため、この発明は基
板表面に直接シリコン膜をデボジシヨンし、選択
酸化法によつてこのシリコン膜のエミツタ拡散領
域およびコレクタ電極取り出し領域を形成すべき
部位の上の部分を除いて酸化する工程と、この酸
化膜をマスクにエミツタ拡散領域およびコレクタ
電極取り出し領域上に形成されたシリコン膜に高
濃度不純物拡散を行なう工程と、前記基板への前
記シリコン膜から拡散によつてエミツタ層を形成
したのち、前記酸化膜を全面除去し、低温酸化を
行なう工程と、前記高濃度拡散を行なつたシリコ
ン膜表面に厚く酸化膜を形成し、異方性エツチン
グを行なつてこのシリコン膜の側壁にのみ酸化膜
が残るように、この低温酸化膜を除去する工程
と、金属シリサイド膜を基板およびシリコン膜表
面に形成したのち、パツシベーシヨン膜をデポジ
シヨンし、次いで低抵抗金属配線する工程とを備
えるものであり、以下実施例を用いて詳細に説明
する。
板表面に直接シリコン膜をデボジシヨンし、選択
酸化法によつてこのシリコン膜のエミツタ拡散領
域およびコレクタ電極取り出し領域を形成すべき
部位の上の部分を除いて酸化する工程と、この酸
化膜をマスクにエミツタ拡散領域およびコレクタ
電極取り出し領域上に形成されたシリコン膜に高
濃度不純物拡散を行なう工程と、前記基板への前
記シリコン膜から拡散によつてエミツタ層を形成
したのち、前記酸化膜を全面除去し、低温酸化を
行なう工程と、前記高濃度拡散を行なつたシリコ
ン膜表面に厚く酸化膜を形成し、異方性エツチン
グを行なつてこのシリコン膜の側壁にのみ酸化膜
が残るように、この低温酸化膜を除去する工程
と、金属シリサイド膜を基板およびシリコン膜表
面に形成したのち、パツシベーシヨン膜をデポジ
シヨンし、次いで低抵抗金属配線する工程とを備
えるものであり、以下実施例を用いて詳細に説明
する。
第３図ａ〜第３図ｆはこの発明に係る半導体集
積回路装置の製造方法の一実施例を製造工程順に
示す断面図である。同図において、２１はポリシ
リコン膜、２２は窒化膜、２３および２４はそれ
ぞれエミツタ領域およびコレクタ電極取り出し領
域の上のポリシリコン膜、２５はポリシリコン膜
を酸化して形成した酸化膜、２６および２７は低
温酸化によつて形成した酸化膜である。
積回路装置の製造方法の一実施例を製造工程順に
示す断面図である。同図において、２１はポリシ
リコン膜、２２は窒化膜、２３および２４はそれ
ぞれエミツタ領域およびコレクタ電極取り出し領
域の上のポリシリコン膜、２５はポリシリコン膜
を酸化して形成した酸化膜、２６および２７は低
温酸化によつて形成した酸化膜である。
次に上記構成による半導体集積回路装置の製造
工程について説明する。まず、従来例の第１図ａ
〜ｃの工程とほぼ同様にして第３図ａに示すよう
に分離酸化膜６を形成し、ベース領域１１をイオ
ン注入で形成したのち、酸化膜８を全面除去し
て、ポリシリコン膜２１をデポジシヨンする。さ
らに、窒化膜２２をデポジシヨンとして、エミツ
タ領域およびコレクタの電極取り出し領域を形成
すべき部位上に残るようにパターニングする。次
に、第３図ｂに示すように、前記窒化膜２２をマ
スクとして選択酸化を行ない、エミツタ領域ポリ
シリコン膜２３、コレクタ電極取り出し領域ポリ
シリコン膜２４を残して選択的にポリシリコン膜
２１を酸化し、酸化膜２５を形成する。ここで、
窒化膜マスクとして下敷酸化膜を形成したのち、
窒化膜２２をデポジシヨンして複合マスクとして
使うこともできる。さらに、次工程のイオン注入
に際して、前記下敷酸化膜を注入保護膜として使
うこともできる。次に、第３図ｃに示すように、
エミツタ領域ポリシリコン膜２３およびコレクタ
電極取り出し領域ポリシリコン膜２４にｎ形不純
物を高濃度にイオン注入する。このとき、注入領
域は酸化膜２５によつて決まる。そして、酸化膜
２５はイオン注入マスクとして高々3000Å程度で
よいので、ポリシリコン膜２１が厚い時はポリシ
リコン膜２１を少しエツチングしたのちに、選択
酸化してポリシリコン膜２１を完全に酸化してし
まう。次に、前記ポリシリコン膜２３，２４から
ｎ形不純物をそれぞれ拡散させて、エミツタ層１
３ａ、コレクタ電極取り出し領域１４ａを形成し
たのち、前記酸化膜２５を全面除去する。次に、
第３図ｄに示すように、低温酸化して酸化膜２６
および２７を形成する。このとき、よく知られて
いるように、低温で酸化すればn+形ポリシリコ
ン膜２３，２４の側壁上の酸化膜２７は厚く、基
体のｐ形ベース領域１１上の酸化膜２６は薄く形
成される。その後に選択酸化に用いた窒化膜２２
を除去し、リアクテイブ・イオン・エツチング
（RIE）などの異方性エツチングを施してポリシ
リコン膜２３，２４の側壁の酸化膜２７を残して
ｐ形ベース領域１１上の酸化膜２６を除去する。
ここで、RIEで酸化膜２７を残すように酸化膜エ
ツチングしたが、通常のエツチング法でｐ形ベー
ス領域１１上の酸化膜２６のみを除去することも
可能である。次に、第３図ｅに示すように、金属
シリサイド１６ａ，１６ｂ，１６ｃをそれぞれコ
レクタ電極引き出し部ポリシリコン膜２４、エミ
ツタ部ポリシリコン膜２３およびｐ形ベース層１
１の上に形成する。ここで、ポリシリコン膜２
３，２４はその表面に金属シリサイド１６ｂ，１
６ａが500Å程度の厚さに形成され、それだけポ
リシリコン膜厚が減少するので2000Å程度の厚さ
にしておく必要がある。また、この膜厚は段差の
問題や、厚さ方向の抵抗値の点から、できるだけ
薄いことが望ましく、上述程度の値が適当であ
る。次に、第３図ｆに示すように、パツシベーシ
ヨン膜１２を形成したのち、所要の開口部を設け
たのち、アルミニウム電極配線１７ａ，１７ｂ
（図示せず）、１７ｃを形成する。第４図はこの実
施例の方法によつて得られるトランジスタの平面
図である。
工程について説明する。まず、従来例の第１図ａ
〜ｃの工程とほぼ同様にして第３図ａに示すよう
に分離酸化膜６を形成し、ベース領域１１をイオ
ン注入で形成したのち、酸化膜８を全面除去し
て、ポリシリコン膜２１をデポジシヨンする。さ
らに、窒化膜２２をデポジシヨンとして、エミツ
タ領域およびコレクタの電極取り出し領域を形成
すべき部位上に残るようにパターニングする。次
に、第３図ｂに示すように、前記窒化膜２２をマ
スクとして選択酸化を行ない、エミツタ領域ポリ
シリコン膜２３、コレクタ電極取り出し領域ポリ
シリコン膜２４を残して選択的にポリシリコン膜
２１を酸化し、酸化膜２５を形成する。ここで、
窒化膜マスクとして下敷酸化膜を形成したのち、
窒化膜２２をデポジシヨンして複合マスクとして
使うこともできる。さらに、次工程のイオン注入
に際して、前記下敷酸化膜を注入保護膜として使
うこともできる。次に、第３図ｃに示すように、
エミツタ領域ポリシリコン膜２３およびコレクタ
電極取り出し領域ポリシリコン膜２４にｎ形不純
物を高濃度にイオン注入する。このとき、注入領
域は酸化膜２５によつて決まる。そして、酸化膜
２５はイオン注入マスクとして高々3000Å程度で
よいので、ポリシリコン膜２１が厚い時はポリシ
リコン膜２１を少しエツチングしたのちに、選択
酸化してポリシリコン膜２１を完全に酸化してし
まう。次に、前記ポリシリコン膜２３，２４から
ｎ形不純物をそれぞれ拡散させて、エミツタ層１
３ａ、コレクタ電極取り出し領域１４ａを形成し
たのち、前記酸化膜２５を全面除去する。次に、
第３図ｄに示すように、低温酸化して酸化膜２６
および２７を形成する。このとき、よく知られて
いるように、低温で酸化すればn+形ポリシリコ
ン膜２３，２４の側壁上の酸化膜２７は厚く、基
体のｐ形ベース領域１１上の酸化膜２６は薄く形
成される。その後に選択酸化に用いた窒化膜２２
を除去し、リアクテイブ・イオン・エツチング
（RIE）などの異方性エツチングを施してポリシ
リコン膜２３，２４の側壁の酸化膜２７を残して
ｐ形ベース領域１１上の酸化膜２６を除去する。
ここで、RIEで酸化膜２７を残すように酸化膜エ
ツチングしたが、通常のエツチング法でｐ形ベー
ス領域１１上の酸化膜２６のみを除去することも
可能である。次に、第３図ｅに示すように、金属
シリサイド１６ａ，１６ｂ，１６ｃをそれぞれコ
レクタ電極引き出し部ポリシリコン膜２４、エミ
ツタ部ポリシリコン膜２３およびｐ形ベース層１
１の上に形成する。ここで、ポリシリコン膜２
３，２４はその表面に金属シリサイド１６ｂ，１
６ａが500Å程度の厚さに形成され、それだけポ
リシリコン膜厚が減少するので2000Å程度の厚さ
にしておく必要がある。また、この膜厚は段差の
問題や、厚さ方向の抵抗値の点から、できるだけ
薄いことが望ましく、上述程度の値が適当であ
る。次に、第３図ｆに示すように、パツシベーシ
ヨン膜１２を形成したのち、所要の開口部を設け
たのち、アルミニウム電極配線１７ａ，１７ｂ
（図示せず）、１７ｃを形成する。第４図はこの実
施例の方法によつて得られるトランジスタの平面
図である。
なお、第３図ａの段階で選択酸化用マスクとし
ての窒化膜２２のエミツタ領域形成部位上の部分
の幅を変えることによつて、エミツタ領域１３ａ
の幅を任意の値にすることができるのは勿論であ
る。また、以上pnpトランジスタについて説明し
たがnpnトランジスタの製造にもこの発明は適用
できる。さらに、素子分離については酸化膜分離
法による場合を示したが、前述のように各種分離
技術が適用できる。
ての窒化膜２２のエミツタ領域形成部位上の部分
の幅を変えることによつて、エミツタ領域１３ａ
の幅を任意の値にすることができるのは勿論であ
る。また、以上pnpトランジスタについて説明し
たがnpnトランジスタの製造にもこの発明は適用
できる。さらに、素子分離については酸化膜分離
法による場合を示したが、前述のように各種分離
技術が適用できる。
以上詳述したように、この発明の方法によれ
ば、エミツタ層はその拡散形成に用いた高不純物
濃度のシリコン膜の上の金属シリサイド膜によつ
てエミツタ電極に接続され、ベース電極はエミツ
タ領域から上記シリコン膜の側壁の酸化膜の厚さ
だけ離れた位置まで延びる金属シリサイド膜に接
続されたセルフアライン構造となつているので、
ベース抵抗を極めて小さくすることができる。さ
らに、エミツタ拡散がシリコン膜へ導入された不
純物を拡散させることによつて行なうので、制御
性がよく、浅く形成することができ、また、シリ
コン膜の形状を容易に小さくできるので、エミツ
タ幅も従来より狭くできる。
ば、エミツタ層はその拡散形成に用いた高不純物
濃度のシリコン膜の上の金属シリサイド膜によつ
てエミツタ電極に接続され、ベース電極はエミツ
タ領域から上記シリコン膜の側壁の酸化膜の厚さ
だけ離れた位置まで延びる金属シリサイド膜に接
続されたセルフアライン構造となつているので、
ベース抵抗を極めて小さくすることができる。さ
らに、エミツタ拡散がシリコン膜へ導入された不
純物を拡散させることによつて行なうので、制御
性がよく、浅く形成することができ、また、シリ
コン膜の形状を容易に小さくできるので、エミツ
タ幅も従来より狭くできる。
第１図は従来のバイポーラ形集積回路装置の製
造方法を説明するためのその主要段階における状
態を示す断面図、第２図は第１図ｅに示す従来の
方法で得られたトランジスタの平面図、第３図は
この発明の一実施例の方法を説明するためのその
主要段階における状態を示す断面図、第４図は第
３図ｆに示すこの実施例になるトランジスタの平
面図である。 図において、１はシリコン基板、３はコレクタ
層を形成するエピタキシヤル成長層、１１はベー
ス層、１２はパツシベーシヨン膜、１３ａはエミ
ツタ層、１４ａはコレクタ電極取り出し領域、１
６ａ〜１６ｃは金属シリサイド膜、１７ａ〜１７
ｃは電極配線、２１はポリシリコン膜、２２はマ
スク用窒化膜、２３はコレクタ層形成部位の上の
ポリシリコン膜、２４はコレクタ電極取り出し領
域形成部位の上のポリシリコン膜、２５は酸化
膜、２６は薄い酸化膜、２７はポリシリコン膜２
３，２４の側壁の厚い酸化膜である。なお、図中
同一符号は同一または相当部分を示す。
造方法を説明するためのその主要段階における状
態を示す断面図、第２図は第１図ｅに示す従来の
方法で得られたトランジスタの平面図、第３図は
この発明の一実施例の方法を説明するためのその
主要段階における状態を示す断面図、第４図は第
３図ｆに示すこの実施例になるトランジスタの平
面図である。 図において、１はシリコン基板、３はコレクタ
層を形成するエピタキシヤル成長層、１１はベー
ス層、１２はパツシベーシヨン膜、１３ａはエミ
ツタ層、１４ａはコレクタ電極取り出し領域、１
６ａ〜１６ｃは金属シリサイド膜、１７ａ〜１７
ｃは電極配線、２１はポリシリコン膜、２２はマ
スク用窒化膜、２３はコレクタ層形成部位の上の
ポリシリコン膜、２４はコレクタ電極取り出し領
域形成部位の上のポリシリコン膜、２５は酸化
膜、２６は薄い酸化膜、２７はポリシリコン膜２
３，２４の側壁の厚い酸化膜である。なお、図中
同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板の表面に直接シリコン膜をデポ
ジシヨンし、エミツタ層およびコレクタ電極取り
出し領域を形成すべき部位の上を除く上記シリコ
ン膜の部分を選択酸化法によつて酸化させる第１
の工程、この第１の工程で得られた酸化膜をマス
クとして上記エミツタ層およびコレクタ電極取り
出し領域を形成すべき部位の上の上記シリコン膜
に高濃度に不純物を拡散させる第２の工程、上記
シリコン基板へ上記シリコン膜から上記不純物を
拡散させて上記エミツタ層を形成したのち、上記
酸化膜を除去する第３の工程、上記第１の工程の
選択酸化に用いたマスクを再度マスクとして低温
酸化を施して上記シリコン膜の側壁に厚い酸化膜
を、上記第３の工程によつて露出したシリコン基
板の表面に薄い酸化膜を形成する第４の工程、上
記第４の工程で用いた上記マスクを除去した後
に、上記シリコン膜の側壁には酸化膜を残して上
記シリコン基板の表面の上記薄い酸化膜を除去す
る第５の工程、上記第５の工程で露出した上記シ
リコン膜の上面および上記シリコン基板の表面に
金属シリサイド膜を形成する第６の工程、及び全
上面にパツシベーシヨン膜をデポジシヨンしたの
ち上記金属シリサイド膜の上に所要の電極窓を開
孔させ、この電極窓を介して上記金属シリサイド
膜につながる低抵抗金属配線を形成する第７の工
程を備えたことを特徴とする半導体集積回路装置
の製造方法。 ２ シリコン膜としてポリシリコン膜を用いるこ
とを特徴とする特許請求の範囲第１項記載の半導
体集積回路装置の製造方法。 ３ 第５の工程では異方性エツチング法でシリコ
ン基板の表面の薄い酸化膜を除去することを特徴
とする特許請求の範囲第１項または第２項記載の
半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19277382A JPS5980968A (ja) | 1982-11-01 | 1982-11-01 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19277382A JPS5980968A (ja) | 1982-11-01 | 1982-11-01 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5980968A JPS5980968A (ja) | 1984-05-10 |
| JPH0136709B2 true JPH0136709B2 (ja) | 1989-08-02 |
Family
ID=16296781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19277382A Granted JPS5980968A (ja) | 1982-11-01 | 1982-11-01 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5980968A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323698U (ja) * | 1989-07-18 | 1991-03-12 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611053B2 (ja) * | 1984-12-20 | 1994-02-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1982
- 1982-11-01 JP JP19277382A patent/JPS5980968A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323698U (ja) * | 1989-07-18 | 1991-03-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5980968A (ja) | 1984-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| CA1179786A (en) | Lateral transistor structure having self-aligned base and base contact and method of fabrication | |
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| JPH0611053B2 (ja) | 半導体装置の製造方法 | |
| JPH0135505B2 (ja) | ||
| JPH0136709B2 (ja) | ||
| JPH0136710B2 (ja) | ||
| JPH0254662B2 (ja) | ||
| JPH0130310B2 (ja) | ||
| EP0552697A2 (en) | An SOI lateral bipolar transistor with a polysilicon emitter | |
| JPH0318738B2 (ja) | ||
| JPH0437581B2 (ja) | ||
| JPH0155585B2 (ja) | ||
| JPS6145392B2 (ja) | ||
| JPS62298170A (ja) | 半導体装置の製造方法 | |
| JPH0418461B2 (ja) | ||
| JPS61108169A (ja) | 半導体装置 | |
| JPS612363A (ja) | 半導体装置の製造方法 | |
| JPS645472B2 (ja) | ||
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH02338A (ja) | 半導体集積回路装置の製造法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6341074A (ja) | 半導体集積回路装置およびその製造方法 |