JPS6341074A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は半導体集積回路装置およびその製造方法に関
し、特にバイポーラ型半導体集積回路装置（以下、ＢＩ
Ｐ−ＩＣと称す）におけるトランジスタの電極取出部の
形成方法の改良に関する。

［従来の技術］ 一般に、ＢＩＰ・ＩＣにおけるトランジスタは、ｐｎ接
合分離、選択酸化技術を用いた酸化膜分離、または３重
拡散を用いる方法などによって電気的に独立した島内に
形成され、隣接するトランジスタと分離される。ここで
は、酸化膜分離法によってｎｐｎ　トランジスタを形成
する方法について述べる。もちろん、これ以外の上記各
種分離法を用いる場合、さらにはｐｎｐ　）ランジスタ
を作製する場合についても適用できるものである。

第４八図ないし第４１図は従来の半導体集積回路装置の
製造方法の主要製造工程段階を示す断面図である。以下
、第４Ａ図〜第４■図を参照して従来の製造方法につい
て簡単に説明する。

第４Ａ図 低不純物濃度のｐ型（ｐ″型）シリコン基板１にコレク
タ埋込層となる高不純物濃度のｎ型（ｎ１型）層２を選
択的に形成した後、これらの上に低不純物濃度のｎ型（
ｎ−型）エピタキシャル層３を成長させる。

第４Ｂ図 エピタキシャル層３上に下敷酸化膜１０１を形成しさら
に下敷酸化膜１０１上に所定形状を有する窒化膜２０１
を形成する。窒化膜２０１をマスクとした選択酸化を行
なうことにより厚い分離酸化膜１０２を形成する。この
とき、分離酸化膜１０２の下にはチャネルカット用のｐ
型層４も同時に形成される。

第４Ｃ図 選択酸化用のマスクとして用いた窒化膜２０１を下敷酸
化膜１０１とともに除去した後、改めてイオン注入保護
用の酸化膜１０３を形成する。酸化膜１０３上にフォト
レジスト膜（この段階におけるフォトレジスト膜は図示
せず）をマスクとしてイオン注入を行なうことにより活
性ベース層となるｐ型層６を形成した後、ベース電極用
開口となるべき領域近傍の酸化膜１０３を除去する。次
に、露出した全表面上にシリコン膜６０１を被着させる
。ここでシリコン膜としては、単結晶シリコン膜、多結
晶シリコン膜および非結晶シリコン膜のいずれかが用い
られる。

第４Ｄ図 シリコン膜６０１の全表面にｐ型不純物を導入してから
、シンタリングを行なうことによりｐ型層６を中間段階
の活性ベース領域６１を形成するとともに、ｐ型不純物
含をシリコン膜６０１から不純物拡散することにより外
部ベース領域５１を形成する。この後シリコン膜６０１
を選択的にエンチング除去し、外部ベース領域５１上お
よび分離酸化膜１０２上にシリコン膜を残す。改めて、
酸化を行なって酸化膜１０３が形成されていた位置に酸
化膜１０５を、残されたシリコン膜６０１上に酸化膜１
０６を形成し、さらに全表面にＰＳＧＣｉＡガラス）膜
４０１を形成する。

第４Ｅ図 フォトレジスト膜（図示せず）をマスクとして用いた選
択エツチングにより、エミツタ層およびコレクタ電極取
出層となるべき領域］−の酸化膜１０５およびＰＳＧ膜
４０１を除去して開口を形成する。次に、シリコン膜６
０２を全面に被着させた後、シリコン膜６０２にｎ型不
純物を高濃度にイオン注入する。次に注入不純物のドラ
イブを行ない、シリコン膜６０２から不純物を基板表面
へ拡散させることにより、エミツタ層となるべきｎ＋型
層７１およびコレクタ電極取出層となるべきｎ＋型層８
１を形成する。このとき、外部ベース領域５１も同様に
不純物がドライブされて、外部ベース領域５２となる。

第４Ｆ図 不純物拡散源となったシリコン膜部分６０２　ａ。

ε０３のみを残すようにシリコン膜６０２の選択エツチ
ングを行なう。次に所定形状にバターニングされたレジ
スト膜３０２をマスクとして、ベース・コンタクト用の
窓開けを行なう。このとき、レジスト膜３０２はエミツ
タ層形成用のシリコン膜６０２ａの一部を露出させるよ
うに形成され、これにより露出したシリコン膜６０２ａ
をマスクとしてベース・コンタクトと、それに続くシリ
コン膜６０１上の酸化膜１０６．ＰＳＧ膜４０１をエツ
チング除去している。

第４Ｇ図 低温（８００℃〜９００℃程度）での酸化を行なって、
ｎ＋層７１．８１上のポリシリコン膜６０２　ａ、　　
６０３上に厚い酸化膜１０ｇを、またｐ型頭域６２およ
びｐ＋型シリコン膜６０１上に薄い酸化膜１０７を形成
する。これはよく知られているように、ｎ型不純物の燐
や砒素を高濃度に含むシリコン基板およびシリコン膜に
おいては、低温はど増速酸化が行なわれるという事実を
使用している。

第４Ｈ図 薄い酸化膜１０７のみをウォッシュ・アウトする。次に
、シリコンおよびポリシリコン膜との間で金属シリサイ
ドを形成する、Ｐｔ、Ｐｄ、Ｔｉ。

Ｗ、Ｍｏなどの金属を全上面に蒸着法またはスパッタリ
ング法を用いて金属層（図示せず）を形成した後、ンン
タリングを行なうことにより、金属シリサイド膜５０１
，５０２をシリコン基板の露出面およびシリコン膜６０
１表面上に形成する。

次に金属シリサイド膜を残すように金属層を王水などで
エツチング除去する。

第４Ｉ図 パッシベーション用窒化膜２０２（酸化膜を用いてもよ
い）を被着させた後に、窒化膜２０２および厚い酸化膜
１０ｇに選択エツチングを施すことにより、ベース電極
用コンタクト孔５０．　　エミッタ電極用コンタクト孔
７０およびコレクタ電極用コンタクト孔８０を形成する
。次にたとえばアルミニウム（Ａ　Ｑ、）などの低抵抗
金属を用いて、ベース電極配線９．エミッタ電極配線１
０およびコレクタ電極配線１１をそれぞれ形成する。

［発明が解決しようとする問題点コ 第５図は前述の第４Ａ図ないし第４Ｉ図で示される製造
工程を経て作製されたトランジスタの平面パターンを示
す図である。第５図において、距離Ｃは、エミツタ層７
１とベース電極９に接続されるポリシリコン膜６０１と
の間の距離を示し、距ＨＤはエミツタ層７１と分離酸化
膜１０２との距離を示す。エミツタ層７１を形成するた
めの窓開け（開口部の形成）のための写真製版は、分離
酸化膜１０２かまたはポリシリコン膜６０１のパターン
のいずれかに合わせて行なわれるため、どちらか一方と
エミツタ層７１との間隔は写真製版時の重ね合わせマー
ジンよりも大きめにしなければならなくなる（写真製版
２回分の重ね合わせマージンが必要）。一般的には、分
離酸化膜１０２のパターンに合わせてエミツタ層７１形
成のための窓明けの写真製版が行なわれるため、距離Ｃ
を大きくする必要がある（重ね合わせマージンの約２倍
以上）。この距離Ｃを大きくすることにより、ベース面
積が増大し、ベース−コレクタ間容量などの増大が結果
する。

第６図は写真製版の重ね合わせ精度によるエミツタ層と
ベース電極に接続されるポリシリコン膜との間の距離の
変動を示す断面図である。以下、第６図を参照して距離
Ｃの写真製版重ね合わせ精度依存性について説明する。

通常第６図（ａ）に示されるように、ベース電極となる
ポリシリコン膜６０１は分離エツジ（分離酸化膜端部）
に合わせて写真製版され（図中矢印Ａ）、エミッタ・コ
ンタクトも分離エツジに合わせて写真製版され（図中矢
印Ｂ）、エミッタ電極となるシリコン膜６０２ａはコン
タクトパターンに合わせて写真製版されるために、シリ
コン膜間隔Ｃ（第５図の距、＃Ｃに対応）は写真製版の
重ね合わせ精度によって決定され、最悪の場合の第６図
（ｂ）、　　（ｃ）の示されるように、シリコン膜間隔
Ｃが正常なときの半分以下から３倍にも大きく変化する
。

第７図は、上述の距離Ｃの変動を抑制するためのダブル
・ベース構造のトランジスタの平面パターンを示す図で
ある。このダブル−ベース構造においては、エミツタ層
７１を取り囲むように活性ベース領域６２が形成され、
外部ベース領域上のシリコン膜６０１は、エミツタ層を
挟むように形成され、両側のコンタクト孔５０を介して
ベース電極配線１１に接続される構成となっている。

第８図はエミツタ層形成時の写真製版が最悪時のダブル
・ベース構造のトランジスタ素子の断面構造を示す図で
ある。すなわち第７図に示されるダブル・ベース構造と
することによって、第８図のようにエミツタ層形成時の
写真製版重ね合わせが最悪になっても、ベース電極につ
ながるシリコン膜６０１−エミッタ拡散層７１の距離Ｅ
を設計通りとする必要がある。このようなダブル・ベー
ス構造にすると、シリコン膜間隔（すなわちエミツタ層
とベース電極につながるシリコン膜との距離）Ｃに写真
製版重ね合わせマージンを含むこととなり、余分なベー
ス面積の増大分はこのダブル・ベース構造とすることに
より２倍にも増大することになり、トランジスタ素子の
周波数特性向上に対する大きな障害となる。

それゆえ、この発明は上述のような欠点を除去し、エミ
ツタ層とベース電極に接続されるシリコン膜との距離を
低減し、それによりベース面積を低減して周波数特性の
改善された半導体集積回路装置およびその製造方法を提
供することである。

ｃ間ｍ点を解決するための手段］ この発明に係る半導体集積回路装置およびその製造方法
は、活性ベース層を取り囲むように形成される外部ベー
ス層に対する不純物拡散源となるべきシリコン膜に対し
自己整合的に、活性ベース層となるべき領域上およびコ
レクタ電極取出層となるべき領域と外部ベース層となる
べき領域との間の領域上に酸化膜を形成し、外部ベース
層および活性ベース層形成後、シリコン膜パターンに合
わせて写真製版してエミツタ層を形成するための開孔を
設けるようにしたものである。

［作用］ 外部ベース領域はシリコン膜からの不純物拡散により形
成され、このシリコン膜に囲まれた酸化膜領域が活性ベ
ース層を規定し、コレクタ電極取出層と外部ベース層と
の間に形成された酸化膜がトランジスタの分離領域端部
（フィールド部端部）を規定し、エミツタ層形成のため
の写真製版は、シリコン膜パターンに合わせて１階の写
真製版合わせにより行なわれるので、エミツタ層とベー
ス電極につながるシリコン膜との間の距離およびエミツ
タ層と分離エツジとの距離を低減することができ、ベー
ス面積を低減することが可能となる。

［発明の実施例］ 第１Ａ図ないし第１Ｈ図はこの発明の一実施例である半
導体集積回路装置の製造方法における主要工程段階を示
す断面図であり、第４Ａ図〜第４■図に示される従来例
と同等または相当部分には同一参照番号が付されている
。以下、第１Ａ図ないし第１Ｈ図を参照して、この発明
の一実施例である半導体集積回路装置の製造方法につい
て説明する。

第１Ａ図 まず従来と同様にして、Ｐ−型シリコン基板１に、ｎ生
型コレクタ埋込層２、ｎ−型エピタキシャル層３、チャ
ネルカット用ｐ型層４および分離用酸化膜１０２を形成
した後、第４Ｂ図に示される窒化膜２０１および下敷酸
化膜１０１を除去する。次に全上面にシリコン膜６００
を被着させた後、酸化膜１１０．窒化膜２０３および酸
化膜１１１をこの順に順次被着する。ここで、酸化膜１
１０は、シリコン膜６００を酸化して形成してもよい。

また、窒化膜２０３とシリコン膜６００との選択エツチ
ングを行なう場合は酸化膜１１０゜１１１は不要である
が、ここでは一般的なプラズマエツチング法を用いる酸
化膜が必要な場合を一例として説明する。

第１Ｂ図 一般的な写真製版および選択エツチング技法を用いて、
外部ベース領域となるべき領域およびベース電極取出領
域となるべき領域上に窒化膜２０３を含む複合膜１１０
，１１１，２０３を残すように複合膜１１０，２０３，
１１１を選択的にエツチング除去する。次に新たにレジ
スト膜３０１をマスクとしてエツチングを行ない、コレ
クタ電極取出層となる領域およびコレクタ電極取出層と
なる領域と外部ベース層となる領域との間のシリコン膜
６００を除去する。ここで、複合膜１１０゜２０３．１
１１工ツチング時に、シリコン膜６００を所定厚さまで
エツチングし、次工程で形成される酸化膜の膜厚を薄く
するようにしてもよい。

また、レジスト膜３０１をマスクとしてシリコン膜６０
０をエツチングするときに、若干ｎ一層層表表面エツチ
ングされるようにしてもよい。ここで、外部ベース層と
なるべき領域に接する部分におけるシリコン膜のエツチ
ングは複合膜１１０゜２０３および１１１をマスクとし
て行なわれ、レジスト膜３０１は複合膜１１０，２０３
，１１１が形成されていない部分でかつエツチングされ
ては困る部分（すなわち、少なくとも活性ベース層とな
るべき領域）をエツチングから保護するために設けられ
る。

第１Ｃ図 複合膜上層の酸化膜１１１を除去した後（必ずしもここ
で除去する必要はないが、後の工程で形成される酸化膜
の膜減りを防ぐにはここで除去するのがよい）、窒化膜
２０３をマスクとして選択酸化を行なうことにより、シ
リコン膜６００を酸化膜１１３．１１４に変化させると
ともに、露出したｎ一層３の表面に酸化膜１１２を成長
させる。

これらの選択酸化膜１１２，１１３および１１４をマス
クとして窒化膜２０３下のシリコン膜中にｐ型不純物を
導入した後シンタリングを行なうことにより、ｐ型不純
物含有シリコン膜６０１からｐ型不純物の拡散を行なっ
て、中間段階の外部ベース層５１を形成する。ここで、
酸化膜１１２はエピタキシャル層３を選択酸化して形成
されるため、隣接するシリコン膜との段差が極めて小さ
いこと、外部ベース層５１の接合面まで深く形成されト
ランジスタの耐圧向上がもたらされるなどの利点が得ら
れる。

第１Ｄ図 活性ベース層となるべき領域およびコレクタ電極取出し
層となるべき領域上の酸化Ｊｌ！１１４．１１２を一般
的な写真製版およびエツチング技法を用いて除去し、次
いて窒化膜２０３も除去した後、酸化膜１０５を形成す
る。次に、レジスト膜（図示せず）を用いてコレクタ電
極取出し層となる領域を被覆し、活性ベース層となるべ
き領域にｎ型不純物の導入を行なった後パッシベーショ
ン膜４０１を被着させシンタリングを行なう。これによ
り中間段階の活性ベース層６１が形成される。ここで、
活性ベース層となる領域上の酸化膜１１４のエツチング
除去は、窒化膜２０３がマスクとなって自己整合的に行
なわれる。

第１Ｅ図 一般的な写真製版およびエツチング技法を用いてエミツ
タ層となるべき領域およびコレクタ電極取出層となるべ
き領域上のパッシベーション膜４０１および酸化膜１０
５を除去して開口部を形成し、第２のシリコン膜を被着
する。この第２のシリコン膜にｎ型不純物を導入した後
、窒化膜２０４を被着する。この窒化膜２０４およびｎ
型不純物含有シリコン膜６０２．６０３に対し選択的エ
ツチングを施して、開口部分を覆い隠すように窒化膜２
０４．シリコン膜６０２，６０３を残す。

第１Ｆ図 続けて、または選択エツチングされた窒化膜２０４をマ
スクとして用いてパッシベーション膜４０１および酸化
膜１０５を除去し、シリコン膜６０１を一旦露出させた
後、従来通り低温酸化処理を施すことにより、ｎ型シリ
コン膜６０２，６０３側壁に厚い酸化膜１０８を、ｐ型
シリコン膜６０１上に薄い酸化膜１０７を形成する。前
工程およびここで窒化膜２０４をマスクとして使用した
のは、ｎ型シリコン膜６０２，６０３上にも金属シリサ
イド膜を形成し、エミッタ電極金属配線に対するｎ型シ
リコン膜６０２，６０３の配線抵抗を低減するために行
なうものであり、従来通りエミンク層上に直接エミッタ
電極金属配線を形成するならば、窒化膜を形成しない従
来通りの製造工程を行なえばよい。

第１Ｇ図 窒化膜２０４の除去および酸化膜１０７のみをウォッシ
ュアウトした後、従来通りの金属シリサイド膜５０２，
５０３，５０４をそれぞれシリコン膜６０１，６０２，
６０３上に形成する。

第１Ｈ図 パッシベーション用窒化膜２０２（酸化膜でもよい）を
被着させた後に、窒化膜２０２に選択エツチングを施し
て、ベース電極用コンタクト孔５０１エミツタ電極用コ
ンタクト孔７０（第１Ｈ図には示さず）およびコレクタ
電極用コンタクト孔８０を形成した後、たとえばＡαな
どの低抵抗金属を用いてベース電極金属配線９．エミッ
タ電極配線１０（第１Ｈ図には図示せず）およびコレク
タ電極配線１１をそれぞれ形成する。

第２図は上述の製造工程を経て作製された半導体集積回
路装置のトランジスタの平面パターンを示す図であり、
従来法で作製されたトランジスタの平面配置を示す第５
図および第７図に対応するものである。第２図に示され
るＸ−Ｘ−線に沿った断面構造が第１Ｈ図に示されてい
る。エミツタ層７１に対する開口部を設けるための写真
製版は、シリコン膜６０１パターンに重ね合わせて行な
われるため、エミツタ層７１とシリコン膜６０１との間
隔Ｃ′は、重ね合わせマージン１回分の距離、すなわち
従来のこの距離Ｃの約半分で済むため、ベース面積を大
幅に低減することができる。

第３図は第２図のＹ−Ｙ−線に沿った断面構造を示す図
である。ここで、エミツタ層７１とウォールド部（厚い
酸化膜１１２）との距ＨＤ−は、厚い酸化膜１１２が従
来と異なり、シリコン膜６００のバター°ニング時に自
己整合的に決定されるため、第３図に示されるように、
この距離Ｄ゛も写真製版の１回分の重ね合わせマージン
の範囲内で一定値を得ることができる。

また、外部ベース領域５３は、第８図に示される従来の
ダブル・ベース構造で見られるようなエミツタ層７１の
周囲に非常にアンバランスな状態に形成されることなく
、エミツタ層７１から一定の距離の位置に一定間隔（等
しい距離）で形成されるため、第３図と第８図とを比較
すればよく見られるように、本発明におけるトランジス
タ素子においてはベース面積の大幅な低減が可能となる
とともにベース−コレクタ容量やベース抵抗などのパラ
メータの均一性について改善されていることがわかる。

なお、上記実施例においては、外部ベース層５３、エミ
ツタ層７１、コレクタ電極取出層８１に接続される膜を
シリコン膜として説明したが、このシリコン膜としては
、単結晶シリコン膜、多結晶シリコン膜および非結晶シ
リコン膜のいずれを用いてもよい。また、上記実施例に
おいては、隣接するトランジスタ層を分離するために、
厚い酸化膜からなる素子分離領域が形成された場合につ
いて説明しているが、これに限定されず、たとえばトレ
ンチ（溝）構造を用いた分離領域を有するトランジスタ
に本発明を適用しても上記実施例と同様の効果を得るこ
とができる。

［発明の効果］ 以」−説明したように、この発明によれば、外部ベース
領域が選択酸化工程を経て残されたシリコン膜からの不
純物拡散により形成され、このシリコン膜に囲まれた選
択酸化膜領域が活性ベース領域を規定し、このシリコン
膜外周部におけるシリコン基板を選択酸化して得られた
選択酸化膜がトランジスタに対するフィールド部を規定
するので、エミツタ層形成のための開口部を設けるため
の写真製版は、このシリコン膜パターンに合わせて写真
製版すればよいので、エミツタ層とベース電極につなが
るシリコン膜との距離およびエミツタ層とフィールド部
端部との距離に含まれる写真製版重ね合わせマージンを
低減することができ、ベース面積の低減がもたらされる
ため、ベース−コレクタ間容量を小さくすることができ
、かつベース抵抗をも小さくすることができ、周波数特
性が良好なトランジスタを備える半導体集積回路装置を
実現することができるなどの効果がある。

【図面の簡単な説明】

第１Ａ図ないし’ＭＩＨ図はこの発明の一実施例である
半導体集積回路装置の製造方法を示す工程断面図である
。第２図はこの発明の一実施例により作製されたトラン
ジスタの平面パターンを示す図である。第３図は第２図
の線Ｙ−Ｙ″に沿った断面構造を示す図である。第４Ａ
図ないし第４Ｉ図は従来の半導体装置の製造方法の主要
工程を示す断面図である。第５図は第４Ａ図ないし第４
Ｉ図に示される製造方法を用いて作製されたトランジス
タの平面パターンを示す図である。第６図は第５図に示
されるトランジスタにおける写真製版の重ね合わせ精度
によるエミツタ層と分離領域端部との距離変動およびエ
ミツタ層とベース電極につながるシリコン膜との距離の
変動を示す図である。第７図は従来のダブル・ベース構
造のトランジスタの平面パターンを示す図である。第８
図は第７図に示されるダブル・ベース構造のトランジス
タ素子のエミツタ層とベース電極につながるシリコン膜
との距離と写真製版の重ね合わせ精度に対する依存性を
示す図である。 図において、１はｐ−型シリコン基板、３はｎ−型エピ
タキシャル層（第１導電型半導体層）、６．６１．６２
は活性ベース層、７，７１はエミツタ層、８，８１はコ
レクタ電極取出層、９はベース電極、１０はエミッタ電
極、１１はコレクタ電極、５１，５２．５３は外部ベー
ス層、１０２は分離酸化膜、１０１，１０５，１０６，
１０７゜１０８．１１０，１１１，１１２，１１３，１
１４はシリコン酸化膜、２０１．２０２は窒化膜、３０
１はレジスト膜、４０１はＰＳＧ膜（絶縁膜）、６００
，６０１，６０２，６０３はシリコン膜、５００．５０
１，５０２，５０３，５０４は金属シリサイド膜である
。 なお、図中、同一符号は同一または相当部分を示す。

Claims (7)

【特許請求の範囲】
1. （１）コレクタ領域となる第１導電型の半導体層と、前
   記半導体層表面の第１の所定領域に形成されてベース領
   域となる第２導電型の第１の島領域と、前記第１の島領
   域表面の第２の所定領域に形成されてエミッタ領域とな
   る第１導電型の第２の島領域とを有する半導体集積回路
   装置であって、前記ベース領域となる第１の島領域は、
   前記第２の島領域を取り囲む活性ベース領域と前記活性
   ベース領域を取り囲むように形成される外部ベース領域
   とを備え、かつ前記半導体層表面の第３の所定領域には
   コレクタ電極取出層となる第１導電型の第３の島領域が
   形成されており、 前記活性ベース領域に接続されるように形成され、かつ
   前記活性ベース領域形成時の不純物拡散源となる第２導
   電型のシリコン膜と、 少なくとも前記シリコン膜と前記第３の島領域との間に
   、前記半導体層を酸化して形成される酸化膜とを備える
   半導体集積回路装置。
2. （２）前記半導体層の周囲には素子分離領域が形成され
   ており、かつ前記シリコン膜の一方は前記素子分離領域
   上にまで延びて形成されるとともに前記外部ベース領域
   上にも形成されており、前記外部ベース領域上に形成さ
   れたシリコン膜と前記シリコン膜の一方が形成されてい
   ない分離領域端部との間には前記半導体層を酸化して形
   成される酸化膜が当該シリコン膜と接するように形成さ
   れていることを特徴とする、特許請求の範囲第１項記載
   の半導体集積回路装置。
3. （３）前記素子分離領域は厚い絶縁膜により形成される
   、特許請求の範囲第２項記載の半導体集積回路装置。
4. （４）前記素子分離領域はトレンチ構造を用いて構成さ
   れる、特許請求の範囲第２項記載の半導体集積回路装置
   。
5. （５）コレクタ領域となる第１導電型の半導体層と、前
   記半導体層表面の第１の所定領域に形成されてベース領
   域となる第２導電型の第１の島領域と、前記第１の島領
   域表面の第２の所定領域に形成されてエミッタ領域とな
   る第１導電型の第２の島領域とを有し、前記ベース領域
   となる第１の島領域は、前記第２の島領域に接する領域
   に形成される活性ベース領域と、前記活性ベース領域を
   取り囲むように形成される外部ベース領域とを備え、か
   つ前記半導体層の第３の所定領域に形成されてコレクタ
   電極取出し領域となる第１導電型の第３の島領域とを少
   なくとも備える半導体集積回路装置の製造方法であって
   、 前記半導体層上にシリコン膜および耐酸化性膜をこの順
   に形成する第１の工程と 少なくとも前記外部ベース層となるべき領域上に前記耐
   酸化性膜を残すように前記耐酸化性膜を選択除去する第
   ２の工程と、 少なくとも前記第２の工程で残された耐酸化性膜をマス
   クとして用いたエッチングを行なって、前記半導体層の
   前記ベース領域を除く領域上に形成されたシリコン膜を
   除去する第３の工程と、前記残された耐酸化性膜をマス
   クとした選択酸化を行なって、露出した半導体層表面と
   前記活性ベース層領域となるべき領域上のシリコン膜を
   酸化する第４の工程と、 残されたシリコン膜に第２導電型の不純物を導入する第
   ５の工程とを含む、半導体集積回路装置の製造方法。
6. （６）前記残された耐酸化性膜をマスクとしたエッチン
   グを行なって前記活性ベース領域となるべき領域上のシ
   リコン酸化膜を選択的に除去する工程と、 第１導電型不純物を導入して活性ベース層を形成する工
   程とをさらに備える特許請求の範囲第５項記載の半導体
   集積回路装置の製造方法。
7. （７）前記活性ベース領域形成後、前記活性ベース領域
   上の予め定められた領域上に開口部を形成した後第２の
   シリコン膜を形成する工程と、前記第２のシリコン膜に
   第１導電型の不純物を導入する工程と、 前記第２シリコン膜より前記第１導電型不純物を前記活
   性ベース領域表面へ拡散させて前記エミッタ領域を形成
   する工程とを備える、特許請求の範囲第６項記載の半導
   体集積回路装置の製造方法。