JPS63140571A - バイポ−ラトランジスタおよびその製造方法 - Google Patents
バイポ−ラトランジスタおよびその製造方法Info
- Publication number
- JPS63140571A JPS63140571A JP61287325A JP28732586A JPS63140571A JP S63140571 A JPS63140571 A JP S63140571A JP 61287325 A JP61287325 A JP 61287325A JP 28732586 A JP28732586 A JP 28732586A JP S63140571 A JPS63140571 A JP S63140571A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- polycrystalline silicon
- single crystal
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 235000019353 potassium silicate Nutrition 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラトランジスタの構造およびその製造
方法に関するものである。
方法に関するものである。
第４図、第５図はそれぞれ従来の高速バイポーラトラン
ジスタの構造例を示す断面図である。これらの図におい
て、１はシリコン基板、２は埋込みコレクタ層、３は素
子分離のための酸化膜、４は濃度の低いエピタキシャル
成長層、５はベースの拡散層、６はエミッタの拡散層（
ｎ゛層）、７は窒化膜、８はパッシベーション用の酸化
膜、９はベース引出し履用の多結晶シリコン、１０はエ
ミッタ層拡散用兼エミッタ電極引出し用の多結晶シリコ
ン、１１〜１３は配線帯である。
ジスタの構造例を示す断面図である。これらの図におい
て、１はシリコン基板、２は埋込みコレクタ層、３は素
子分離のための酸化膜、４は濃度の低いエピタキシャル
成長層、５はベースの拡散層、６はエミッタの拡散層（
ｎ゛層）、７は窒化膜、８はパッシベーション用の酸化
膜、９はベース引出し履用の多結晶シリコン、１０はエ
ミッタ層拡散用兼エミッタ電極引出し用の多結晶シリコ
ン、１１〜１３は配線帯である。
これらのバイポーラトランジスタは、高速動作を実現す
るため、微細化によって寄生容量や抵抗を減らすととも
に、縦方向の縮小によってしゃ断固波数（ｆ、）を向上
させている。
るため、微細化によって寄生容量や抵抗を減らすととも
に、縦方向の縮小によってしゃ断固波数（ｆ、）を向上
させている。
第４図のトランジスタの場合、ベース拡散層５を形成す
るためのマスク合わせを１回行なうだけで以後は自己整
合的にエミッタ拡散層６を形成するため、その幅を０．
５μｍ程度まで細か（することが可能となる。また第５
図のトランジスタの場合、ベースの電極取出し口をベー
ス拡散層５の横に設けるようにすることによって、エミ
ッタの面積とベースの面積を同一にし、第４図の示すト
ランジスタと同程度の高速性能を達成している。
るためのマスク合わせを１回行なうだけで以後は自己整
合的にエミッタ拡散層６を形成するため、その幅を０．
５μｍ程度まで細か（することが可能となる。また第５
図のトランジスタの場合、ベースの電極取出し口をベー
ス拡散層５の横に設けるようにすることによって、エミ
ッタの面積とベースの面積を同一にし、第４図の示すト
ランジスタと同程度の高速性能を達成している。
このような従来のバイポーラトランジスタでは、ベース
面積はリソグラフィーの限界で決定され、それ以下にす
ることは不可能である。また、縦方向にバイポーラトラ
ンジスタ動作させるには、コレクタからの電極を取り出
すための広い埋込みコレクタ層２が必要であるが、この
コレクタ層２とシリコン基板１との間に浮遊のｐｎ接合
容量ができてしまい、高速動作の妨げとなる。
面積はリソグラフィーの限界で決定され、それ以下にす
ることは不可能である。また、縦方向にバイポーラトラ
ンジスタ動作させるには、コレクタからの電極を取り出
すための広い埋込みコレクタ層２が必要であるが、この
コレクタ層２とシリコン基板１との間に浮遊のｐｎ接合
容量ができてしまい、高速動作の妨げとなる。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、ベース・コレクタ問およびコレ
クタ・基板間の寄生容量を更に減少できるバイポーラト
ランジスタおよびその製造方法を得ることにある。
の目的とするところは、ベース・コレクタ問およびコレ
クタ・基板間の寄生容量を更に減少できるバイポーラト
ランジスタおよびその製造方法を得ることにある。
このような目的を達成するために本発明は、表面を絶縁
層にした半導体基板上に各素子を素子間分離用絶縁膜で
分離して形成した第１導電形の単結晶シリコン層と、こ
の単結晶シリコン層の一部に開口された孔より順々に拡
散して形成された第２導電形拡散層と第１導電形拡散層
と、単結晶シリコン層と第２導電形拡散層と第１導電形
拡散層のそれぞれに他と絶縁されて形成された単結晶又
は多結晶の引出し層とをトランジスタに有するようにし
たものである。
層にした半導体基板上に各素子を素子間分離用絶縁膜で
分離して形成した第１導電形の単結晶シリコン層と、こ
の単結晶シリコン層の一部に開口された孔より順々に拡
散して形成された第２導電形拡散層と第１導電形拡散層
と、単結晶シリコン層と第２導電形拡散層と第１導電形
拡散層のそれぞれに他と絶縁されて形成された単結晶又
は多結晶の引出し層とをトランジスタに有するようにし
たものである。
また、製造方法として、半導体基板表面を酸化しその上
に第１導電形の単結晶シリコン層を形成する第１の工程
と、半導体素子領域間を第１の絶縁膜で分離する第２の
工程と、第１導電形の単結晶シリコン層の引出し領域に
更に第１導電形の不純物を導入する第３の工程と、表面
に第２の絶縁膜を形成し更に第２導電形の第１の多結晶
シリコンを堆積する第４の工程と、半導体素子領域上の
多結晶シリコンの一部を開口し更に続けて第２の絶縁膜
を開口し新たに第２導電形の第２の多結晶シリコンを堆
積する第５の工程と、熱処理によって第１および第２の
多結晶シリコンより単結晶シリコン中へ第２導電形の不
純物を拡散し第２導電形の単結晶シリコン層を形成する
第６の工程と、ウェハ全面に渡って第１の多結晶シリコ
ンおよび単結晶シリコンを異方性エツチングし多結晶シ
リコンの一部を残すとともにサイドウオールを形成する
第７の工程と、第２導電形の単結晶シリコン層の引出し
領域となるように第１の多結晶シリコンをバターニング
する第８の工程と、全面に窒化膜を堆積し全面を窒化膜
異方性エッチをほどこすことにより窒化膜のサイドウオ
ールを開口した第１、第２導電形の単結晶シリコン層の
側壁にのみ形成する第９の工程と、全面を酸化した後窒
化膜を除去する第１０の工程と、第２導電形の第３の多
結晶シリコンを新たに堆積し熱処理によって第１、第２
導電形の単結晶シリコン層へ第２導電形の不純物を拡散
させる第１１の工程と、高濃度の第１導電形不純物を含
む液状ガラスを塗布し熱処理によって第３の多結晶シリ
コンへ第１導電形の不純物を拡散し更に第２導電形の単
結晶シリコン層へも拡散させる第１２の工程と、第３の
多結晶シリコンをパターニングした後第３の工程で形成
した第１導電形の単結晶シリコン層の引出し層および第
７の工程で形成した第２導電形の多結晶シリコン引出し
層上の絶縁膜にコンタクト孔を形成し更にコンタクト孔
の下部および第３の多結晶シリコンに接触抵抗を下げる
ためのシリサイド層を形成する第１３の工程と、シリサ
イド層に接続された配線帯を形成する第１４の工程とを
含むようにしたものである。
に第１導電形の単結晶シリコン層を形成する第１の工程
と、半導体素子領域間を第１の絶縁膜で分離する第２の
工程と、第１導電形の単結晶シリコン層の引出し領域に
更に第１導電形の不純物を導入する第３の工程と、表面
に第２の絶縁膜を形成し更に第２導電形の第１の多結晶
シリコンを堆積する第４の工程と、半導体素子領域上の
多結晶シリコンの一部を開口し更に続けて第２の絶縁膜
を開口し新たに第２導電形の第２の多結晶シリコンを堆
積する第５の工程と、熱処理によって第１および第２の
多結晶シリコンより単結晶シリコン中へ第２導電形の不
純物を拡散し第２導電形の単結晶シリコン層を形成する
第６の工程と、ウェハ全面に渡って第１の多結晶シリコ
ンおよび単結晶シリコンを異方性エツチングし多結晶シ
リコンの一部を残すとともにサイドウオールを形成する
第７の工程と、第２導電形の単結晶シリコン層の引出し
領域となるように第１の多結晶シリコンをバターニング
する第８の工程と、全面に窒化膜を堆積し全面を窒化膜
異方性エッチをほどこすことにより窒化膜のサイドウオ
ールを開口した第１、第２導電形の単結晶シリコン層の
側壁にのみ形成する第９の工程と、全面を酸化した後窒
化膜を除去する第１０の工程と、第２導電形の第３の多
結晶シリコンを新たに堆積し熱処理によって第１、第２
導電形の単結晶シリコン層へ第２導電形の不純物を拡散
させる第１１の工程と、高濃度の第１導電形不純物を含
む液状ガラスを塗布し熱処理によって第３の多結晶シリ
コンへ第１導電形の不純物を拡散し更に第２導電形の単
結晶シリコン層へも拡散させる第１２の工程と、第３の
多結晶シリコンをパターニングした後第３の工程で形成
した第１導電形の単結晶シリコン層の引出し層および第
７の工程で形成した第２導電形の多結晶シリコン引出し
層上の絶縁膜にコンタクト孔を形成し更にコンタクト孔
の下部および第３の多結晶シリコンに接触抵抗を下げる
ためのシリサイド層を形成する第１３の工程と、シリサ
イド層に接続された配線帯を形成する第１４の工程とを
含むようにしたものである。
本発明によるバイポーラトランジスタは、従来のものよ
り更に高速に動作する。
り更に高速に動作する。
第１図は、本発明に係わるバイポーラトランジスタの一
実施例を示す平面図、第２図は第１図の■−■線断面図
である。第１図および第２図において、２はコレクタ電
極取出し用のｎ゛型（高濃度の第１導電型）単結晶シリ
コン層、３は素子間分離用絶縁膜、４はコレクタ拡散層
であるｎ−型単結晶シリコン層、５はｐ型ベース拡散層
、６はｎ”型エミッタ拡散層、８は後述の多結晶シリコ
ン９と多結晶シリコン１０とを絶縁するための絶縁膜兼
パッシベーション膜、９はベース拡散７１５につながり
ｐ型不純物濃度の高いベース電極取出し用多結晶シリコ
ン、１０はベース拡散層５．エミーツタ拡散層６を形成
するために拡散しエミッタ電極取出し用となる多結晶シ
リコン、１１はコレクタ電極配線帯、１２はベース電極
配線帯、１３はエミッタ電極配線帯、１４はシリコン基
板（図示せず）上に形成された絶縁膜としてのシリコン
酸化膜、１５は単結晶シリコン層２〜６と多結晶シリコ
ン層９を絶縁するための絶縁層、１６〜１８はシリサイ
ド層である。
実施例を示す平面図、第２図は第１図の■−■線断面図
である。第１図および第２図において、２はコレクタ電
極取出し用のｎ゛型（高濃度の第１導電型）単結晶シリ
コン層、３は素子間分離用絶縁膜、４はコレクタ拡散層
であるｎ−型単結晶シリコン層、５はｐ型ベース拡散層
、６はｎ”型エミッタ拡散層、８は後述の多結晶シリコ
ン９と多結晶シリコン１０とを絶縁するための絶縁膜兼
パッシベーション膜、９はベース拡散７１５につながり
ｐ型不純物濃度の高いベース電極取出し用多結晶シリコ
ン、１０はベース拡散層５．エミーツタ拡散層６を形成
するために拡散しエミッタ電極取出し用となる多結晶シ
リコン、１１はコレクタ電極配線帯、１２はベース電極
配線帯、１３はエミッタ電極配線帯、１４はシリコン基
板（図示せず）上に形成された絶縁膜としてのシリコン
酸化膜、１５は単結晶シリコン層２〜６と多結晶シリコ
ン層９を絶縁するための絶縁層、１６〜１８はシリサイ
ド層である。
次に第３図を用ｊ１で上記バイポーラトランジスタの製
造方法の一実施例について説明する。まず、シリコン基
板上のシリコン酸化膜１４上に例えばレーザ再結晶化法
等により単結晶シリコン層４を形成する（第３図（ａ）
）。このとき所望の不純物を適量導入することにより単
結晶シリコン層４をｎ−型（低濃度第１導電形）にして
おく。
造方法の一実施例について説明する。まず、シリコン基
板上のシリコン酸化膜１４上に例えばレーザ再結晶化法
等により単結晶シリコン層４を形成する（第３図（ａ）
）。このとき所望の不純物を適量導入することにより単
結晶シリコン層４をｎ−型（低濃度第１導電形）にして
おく。
次に、トランジスタ等の素子以外の領域を選択酸化法等
により酸化し、素子間分離用酸化膜３（第１の絶縁膜）
を形成する（第３図（ｂ））。
により酸化し、素子間分離用酸化膜３（第１の絶縁膜）
を形成する（第３図（ｂ））。
次に、トランジスタのコレクタ電極取出し領域以外をフ
ォトレジスト２０で覆い、矢印２１で示すように全面に
Ａｓ“あるいはｓｂ＋のようなｎ型不純物イオンを注入
する（第３図（Ｃ））。
ォトレジスト２０で覆い、矢印２１で示すように全面に
Ａｓ“あるいはｓｂ＋のようなｎ型不純物イオンを注入
する（第３図（Ｃ））。
フォトレジスト２０を除去した後、熱処理によって不純
物を活性化し、さらに表面に絶縁層としての酸化膜１５
（第２の絶縁膜）を形成し、その上にｐ型不純物がドー
プされた第１の多結晶シリコン９を形成する（第３図（
ｄ））。
物を活性化し、さらに表面に絶縁層としての酸化膜１５
（第２の絶縁膜）を形成し、その上にｐ型不純物がドー
プされた第１の多結晶シリコン９を形成する（第３図（
ｄ））。
次に、フォトレジスト２２によって、その端にベース、
エミッタを形成すべき領域の多結晶シリコン９および酸
化膜１５をエツチングし除去する（第３図（ｅ））。
エミッタを形成すべき領域の多結晶シリコン９および酸
化膜１５をエツチングし除去する（第３図（ｅ））。
フォトレジスト２２を除去した後、再度ｐ型不純物のド
ープされた第２の多結晶シリコン２３を堆積する（第３
図（ｆ））。
ープされた第２の多結晶シリコン２３を堆積する（第３
図（ｆ））。
次に、熱処理を行ない、多結晶シリコン９，２３よりｐ
型不純物をわずかに単結晶シリコン層４へ拡散させ、拡
散領域２４を形成する（第３図（ｇ））。
型不純物をわずかに単結晶シリコン層４へ拡散させ、拡
散領域２４を形成する（第３図（ｇ））。
ここで、全面にわたってポリシリコンを異方性エツチン
グし、多結晶シリコン９を残すような状態でエツチング
を終了し、サイドウオールを形成する（第３図（ｈ））
。
グし、多結晶シリコン９を残すような状態でエツチング
を終了し、サイドウオールを形成する（第３図（ｈ））
。
次に、フォトレジスト２５でベース取出し電極となる部
分を覆い、多結晶シリコン９のパターニングをしく第３
図（ｉ））、フォトレジスト２５を除去した後、全面に
窒化膜２６を堆積させる（第３図（」））。
分を覆い、多結晶シリコン９のパターニングをしく第３
図（ｉ））、フォトレジスト２５を除去した後、全面に
窒化膜２６を堆積させる（第３図（」））。
この窒化膜２６を異方性エツチングによって全面エツチ
ングし、単結晶シリコン層４の側壁に窒化膜のサイドウ
オール２７を形成する（第３図（ｋ））。
ングし、単結晶シリコン層４の側壁に窒化膜のサイドウ
オール２７を形成する（第３図（ｋ））。
この後全面を酸化すると、窒化膜のサイドウオール２７
が存在する所の酸化が遅い状態で、多結晶シリコン９の
表面が酸化される（第３図（１））。
が存在する所の酸化が遅い状態で、多結晶シリコン９の
表面が酸化される（第３図（１））。
窒化膜のサイドウオール２７を除去後、再びｐ型不純物
を含んだ第３の多結晶シリコンｌＯを堆積して熱処理を
行なうことによって、ベース拡散層５を形成する（第３
図（ｍ））。
を含んだ第３の多結晶シリコンｌＯを堆積して熱処理を
行なうことによって、ベース拡散層５を形成する（第３
図（ｍ））。
次に、表面に、例えば高濃度にＡｓ等を含んだ液体状の
絶縁物を回転塗布することによって、多結晶シリコン１
０を一面にｎ型不純物を含んだ絶縁膜２８で覆う。
絶縁物を回転塗布することによって、多結晶シリコン１
０を一面にｎ型不純物を含んだ絶縁膜２８で覆う。
次に、熱処理によって、上記ｎ型不純物が多結晶シリコ
ン１０を通してｎ型層すなわちエミッタ拡散層６を形成
する（第３図（０））。
ン１０を通してｎ型層すなわちエミッタ拡散層６を形成
する（第３図（０））。
この後、全面の絶縁膜２８を除去する（第３図（ｐ））
。このとき拡散された不純物によって多結晶シリコン１
０はｎ型になっている。
。このとき拡散された不純物によって多結晶シリコン１
０はｎ型になっている。
この多結晶シリコン１０をエミッタ電極取出し用となる
ようにパターニングする（第３図（ｑ））。
ようにパターニングする（第３図（ｑ））。
ベースおよびコレクタの電極取出し用のコンタクト孔を
開口し、さらにコンタクト抵抗を減少させるため、コン
タクト孔の下部および多結晶シリコン１０のシリコン表
面をシリサイド化しシリサイド層１６〜１８を形成する
（第３図（ｒ））。
開口し、さらにコンタクト抵抗を減少させるため、コン
タクト孔の下部および多結晶シリコン１０のシリコン表
面をシリサイド化しシリサイド層１６〜１８を形成する
（第３図（ｒ））。
最後にアルミ等の電極配線帯１１〜１３を形成して、バ
イポーラトランジスタが完成する（第３図（Ｓ））。
イポーラトランジスタが完成する（第３図（Ｓ））。
以上説明した第３図に示す製造工程において、（ａｌは
第１の工程を示し、（ｂ）は第２の工程、（Ｃ）は第３
の工程、（ｄ）は第４の工程、（ｅ）、 （ｆ）は第５
の工程、（ａは第６の工程、（ｈ）は第７の工程、（１
）は第８の工程、０１． （ｋ）は第９の工程、（１）
は第１０の工程、＋Ｉｎ）は第１１の工程、（ｎ）、
（ｏ）、 （ｐ）は第１２の工程、（ｑ）、（ｒ）は第
１３の工程、（３１は第１４の工程を示す。
第１の工程を示し、（ｂ）は第２の工程、（Ｃ）は第３
の工程、（ｄ）は第４の工程、（ｅ）、 （ｆ）は第５
の工程、（ａは第６の工程、（ｈ）は第７の工程、（１
）は第８の工程、０１． （ｋ）は第９の工程、（１）
は第１０の工程、＋Ｉｎ）は第１１の工程、（ｎ）、
（ｏ）、 （ｐ）は第１２の工程、（ｑ）、（ｒ）は第
１３の工程、（３１は第１４の工程を示す。
なお上記実施例では、多結晶シリコン１０によってベー
ス拡散層５およびエミッタ拡散層６を形成したが、多結
晶シリコンの代わりにａ−３ｉＣ等を用いたベテロ接合
にしてもよい。
ス拡散層５およびエミッタ拡散層６を形成したが、多結
晶シリコンの代わりにａ−３ｉＣ等を用いたベテロ接合
にしてもよい。
また上記実施例では、ｎｐｎ型トランジスタの場合につ
いて説明したが、ｐｎｐ型トランジスタの場合でも同様
の効果を奏する。
いて説明したが、ｐｎｐ型トランジスタの場合でも同様
の効果を奏する。
以上説明したように本発明は、絶縁膜上の薄い単結晶シ
リコン層の厚さ方向を短辺とするご（細長い断面を持つ
ベース拡散層およびエミッタ拡散層を形成したことによ
り、ベース・コレクタ間の寄生容量を極めて小さいもの
とすることができ、また、コレクタ拡散層がすべて絶縁
膜で覆われるように形成したことにより、コレクタ・基
板間のｐｎ接合容量もなくすことができるので、動作が
より高速となる効果がある。
リコン層の厚さ方向を短辺とするご（細長い断面を持つ
ベース拡散層およびエミッタ拡散層を形成したことによ
り、ベース・コレクタ間の寄生容量を極めて小さいもの
とすることができ、また、コレクタ拡散層がすべて絶縁
膜で覆われるように形成したことにより、コレクタ・基
板間のｐｎ接合容量もなくすことができるので、動作が
より高速となる効果がある。
第１図は本発明に係わるバイポーラトランジスタの一実
施例を示す平面図、第２図は第１図の■−■線断面図、
第３図は本発明に係わるバイポーラトランジスタの製造
方法の一実施例を説明するための断面図、第４図および
第５図は従来のバイポーラトランジスタを示す断面図で
ある。 ２・・・ｎ゛型単結晶シリコン層、３・・・素子間分離
用絶縁膜、４・・・ｎ−型単結晶シリコン層、５・・・
ｐ型ベース拡散層、６・・・ｎ”型エミッタ拡散層、８
・・・絶縁膜兼パッシベーション膜、９．１０・・・多
結晶シリコン、１１・・・コレクタ電極配線帯、１２・
・・ベース電極配線帯、１３・・・エミッタ電極配線帯
、１４・・・シリコン酸化膜、１５・・・絶縁層、１６
〜ｌ８・・・シリサイド層。
施例を示す平面図、第２図は第１図の■−■線断面図、
第３図は本発明に係わるバイポーラトランジスタの製造
方法の一実施例を説明するための断面図、第４図および
第５図は従来のバイポーラトランジスタを示す断面図で
ある。 ２・・・ｎ゛型単結晶シリコン層、３・・・素子間分離
用絶縁膜、４・・・ｎ−型単結晶シリコン層、５・・・
ｐ型ベース拡散層、６・・・ｎ”型エミッタ拡散層、８
・・・絶縁膜兼パッシベーション膜、９．１０・・・多
結晶シリコン、１１・・・コレクタ電極配線帯、１２・
・・ベース電極配線帯、１３・・・エミッタ電極配線帯
、１４・・・シリコン酸化膜、１５・・・絶縁層、１６
〜ｌ８・・・シリサイド層。
Claims (2)
- （１）表面を絶縁層にした半導体基板上に各素子を素子
間分離用絶縁膜で分離して形成した第１導電形の単結晶
シリコン層と、この単結晶シリコン層の一部に開口され
た孔より順々に拡散して形成された第２導電形拡散層と
第１導電形拡散層と、前記単結晶シリコン層と第２導電
形拡散層と第１導電形拡散層のそれぞれに他と絶縁され
て形成された単結晶又は多結晶の引出し層とを有するこ
とを特徴とするバイポーラトランジスタ。 - （２）半導体基板表面を酸化しその上に第１導電形の単
結晶シリコン層を形成する第１の工程と、半導体素子領
域間を酸化膜等の第１の絶縁膜で分離する第２の工程と
、前記第１導電形の単結晶シリコン層の引出し領域に更
に第１導電形の不純物を導入する第３の工程と、表面に
酸化膜等の第２の絶縁膜を形成し更に第２導電形の第１
の多結晶シリコンを堆積する第４の工程と、半導体素子
領域上の前記多結晶シリコンの一部を開口し更に続けて
第２の絶縁膜を開口し新たに第２導電形の第２の多結晶
シリコンを堆積する第５の工程と、熱処理によって前記
第１および第２の多結晶シリコンより単結晶シリコン中
へ第２導電形の不純物を拡散し第２導電形の単結晶シリ
コン層を形成する第６の工程と、ウェハ全面に渡って前
記第１の多結晶シリコンおよび前記単結晶シリコンを異
方性エッチングし前記多結晶シリコンの一部を残すとと
もにサイドウォールを形成する第７の工程と、前記第２
導電形の単結晶シリコン層の引出し領域となるように前
記第１の多結晶シリコンをパターニングする第８の工程
と、全面に窒化膜を堆積し全面を窒化膜異方性エッチを
ほどこすことにより窒化膜のサイドウォールを開口した
前記第１導電形および第２導電形の単結晶シリコン層の
側壁にのみ形成する第９の工程と、全面を酸化した後窒
化膜を除去する第１０の工程と、第２導電形の第３の多
結晶シリコンを新たに堆積し熱処理によって前記第１導
電形および第２導電形の単結晶シリコン層へ第２導電形
の不純物を拡散させる第１１の工程と、高濃度の第１導
電形不純物を含む液状ガラスを塗布し熱処理によって前
記第３の多結晶シリコンへ第１導電形の不純物を拡散し
更に前記第２導電形の単結晶シリコン層へも拡散させる
第１２の工程と、前記第３の多結晶シリコンをパターニ
ングした後第３の工程で形成した第１導電形の単結晶シ
リコン層の引出し層および第７の工程で形成した第２導
電形の多結晶シリコン引出し層上の絶縁膜にコンタクト
孔を形成し更に前記コンタクト孔の下部および前記第３
の多結晶シリコンに接触抵抗を下げるためのシリサイド
層を形成する第１３の工程と、前記シリサイド層に接続
された配線帯を形成する第１４の工程とを含むことを特
徴とするバイポーラトランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287325A JP2503460B2 (ja) | 1986-12-01 | 1986-12-01 | バイポ−ラトランジスタおよびその製造方法 |
| US07/115,049 US4990991A (en) | 1986-12-01 | 1987-10-30 | Bipolar transistor and method of manufacturing the same |
| GB8725631A GB2198285B (en) | 1986-12-01 | 1987-11-02 | Bipolar transistor and method of manufacturing the same |
| US07/606,828 US5070030A (en) | 1986-12-01 | 1990-10-31 | Method of making an oxide isolated, lateral bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287325A JP2503460B2 (ja) | 1986-12-01 | 1986-12-01 | バイポ−ラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63140571A true JPS63140571A (ja) | 1988-06-13 |
| JP2503460B2 JP2503460B2 (ja) | 1996-06-05 |
Family
ID=17715899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61287325A Expired - Fee Related JP2503460B2 (ja) | 1986-12-01 | 1986-12-01 | バイポ−ラトランジスタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US4990991A (ja) |
| JP (1) | JP2503460B2 (ja) |
| GB (1) | GB2198285B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287329A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | ラテラルバイポーラトランジスタの製造方法 |
| JPH06295920A (ja) * | 1993-04-09 | 1994-10-21 | Nec Corp | 半導体装置 |
| JPH06342804A (ja) * | 1990-12-06 | 1994-12-13 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタおよびその製造方法 |
| JPH0766213A (ja) * | 1993-08-26 | 1995-03-10 | Nec Corp | 半導体装置 |
| US7026221B2 (en) | 2002-04-26 | 2006-04-11 | Oki Electric Industry Co., Ltd. | Method of forming semiconductor device with bipolar transistor having lateral structure |
| EP2287679A1 (en) | 2009-08-21 | 2011-02-23 | Konica Minolta Business Technologies, Inc. | Fixing device and image forming apparatus |
| US8433229B2 (en) | 2009-10-16 | 2013-04-30 | Konica Minolta Business Technologies, Inc. | Fixing device, image forming apparatus and fixing method |
| US8583017B2 (en) | 2010-03-19 | 2013-11-12 | Konica Minolta Business Technologies, Inc. | Fixing device including an air separation section |
| US8818250B2 (en) | 2010-11-09 | 2014-08-26 | Konica Minolta, Inc. | Fixing device and image forming apparatus |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0396802B1 (de) * | 1989-05-11 | 1997-10-22 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor |
| US5298786A (en) * | 1990-12-06 | 1994-03-29 | International Business Machines Corp. | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same |
| US5250847A (en) * | 1991-06-27 | 1993-10-05 | Motorola, Inc. | Stress isolating signal path for integrated circuits |
| US5389561A (en) * | 1991-12-13 | 1995-02-14 | Sony Corporation | Method for making SOI type bipolar transistor |
| JPH0785477B2 (ja) * | 1992-01-24 | 1995-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ポリシリコンのエミッタを有するｓｏｉ横型バイポーラ・トランジスタ、及びその製造方法 |
| US5344785A (en) * | 1992-03-13 | 1994-09-06 | United Technologies Corporation | Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate |
| KR100292330B1 (ko) * | 1992-05-01 | 2001-09-17 | 이데이 노부유끼 | 반도체장치와그제조방법및실리콘절연기판의제조방법 |
| JPH05343413A (ja) * | 1992-06-11 | 1993-12-24 | Fujitsu Ltd | バイポーラトランジスタとその製造方法 |
| JPH0834261B2 (ja) * | 1992-06-17 | 1996-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Ｂｉｃｍｏｓ集積回路用のｓｏｉ構造体およびその製造方法 |
| US5389803A (en) * | 1993-03-29 | 1995-02-14 | International Business Machines Corporation | High-gain Si/SiGe MIS heterojunction bipolar transistors |
| EP0632489A3 (de) * | 1993-07-02 | 1996-09-11 | Siemens Ag | Herstellungsverfahren für lateralen Bipolartransistor. |
| US5395775A (en) * | 1993-07-02 | 1995-03-07 | Siemens Aktiengesellschaft | Method for manufacturing lateral bipolar transistors |
| US5420457A (en) * | 1993-11-12 | 1995-05-30 | At&T Corp. | Lateral high-voltage PNP transistor |
| US5362659A (en) * | 1994-04-25 | 1994-11-08 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating vertical bipolar junction transistors in silicon bonded to an insulator |
| US6376880B1 (en) | 1999-09-27 | 2002-04-23 | Advanced Micro Devices, Inc. | High-speed lateral bipolar device in SOI process |
| DE10117558A1 (de) * | 2001-04-07 | 2002-10-10 | Philips Corp Intellectual Pty | Herstellung eines lateralen Bipolartransistors |
| EP1873821B1 (en) * | 2006-06-27 | 2015-11-11 | STMicroelectronics Srl | SOI device with contact trenches formed during epitaxial growing |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225866A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 半導体装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3943555A (en) * | 1974-05-02 | 1976-03-09 | Rca Corporation | SOS Bipolar transistor |
| EP0059264A1 (en) * | 1981-03-02 | 1982-09-08 | Rockwell International Corporation | NPN Type lateral transistor with minimal substrate operation interference and method for producing same |
| EP0059266A2 (en) * | 1981-03-02 | 1982-09-08 | Rockwell International Corporation | Lateral transistor separated from substrate by intersecting slots filled with a substrate oxide for minimal interference therefrom and method for producing same |
| JPS59126671A (ja) * | 1983-01-10 | 1984-07-21 | Mitsubishi Electric Corp | 半導体装置 |
| FR2549293B1 (fr) * | 1983-07-13 | 1986-10-10 | Silicium Semiconducteur Ssc | Transistor bipolaire haute frequence et son procede de fabrication |
| US4546536A (en) * | 1983-08-04 | 1985-10-15 | International Business Machines Corporation | Fabrication methods for high performance lateral bipolar transistors |
| JPH0618198B2 (ja) * | 1984-02-15 | 1994-03-09 | 株式会社日立製作所 | 半導体装置 |
| US4879585A (en) * | 1984-03-31 | 1989-11-07 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JPS6146063A (ja) * | 1984-08-10 | 1986-03-06 | Hitachi Ltd | 半導体装置の製造方法 |
| US4897698A (en) * | 1984-10-31 | 1990-01-30 | Texas Instruments Incorporated | Horizontal structure thin film transistor |
| JPS61164262A (ja) * | 1985-01-17 | 1986-07-24 | Toshiba Corp | 半導体装置 |
| US4703554A (en) * | 1985-04-04 | 1987-11-03 | Texas Instruments Incorporated | Technique for fabricating a sidewall base contact with extrinsic base-on-insulator |
| US4902641A (en) * | 1987-07-31 | 1990-02-20 | Motorola, Inc. | Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure |
| US4922315A (en) * | 1987-11-13 | 1990-05-01 | Kopin Corporation | Control gate lateral silicon-on-insulator bipolar transistor |
| JPH0744186B2 (ja) * | 1989-03-13 | 1995-05-15 | 株式会社東芝 | 半導体装置の製造方法 |
-
1986
- 1986-12-01 JP JP61287325A patent/JP2503460B2/ja not_active Expired - Fee Related
-
1987
- 1987-10-30 US US07/115,049 patent/US4990991A/en not_active Expired - Lifetime
- 1987-11-02 GB GB8725631A patent/GB2198285B/en not_active Expired - Fee Related
-
1990
- 1990-10-31 US US07/606,828 patent/US5070030A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225866A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342804A (ja) * | 1990-12-06 | 1994-12-13 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタおよびその製造方法 |
| JPH04287329A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | ラテラルバイポーラトランジスタの製造方法 |
| JPH06295920A (ja) * | 1993-04-09 | 1994-10-21 | Nec Corp | 半導体装置 |
| JPH0766213A (ja) * | 1993-08-26 | 1995-03-10 | Nec Corp | 半導体装置 |
| US7026221B2 (en) | 2002-04-26 | 2006-04-11 | Oki Electric Industry Co., Ltd. | Method of forming semiconductor device with bipolar transistor having lateral structure |
| EP2287679A1 (en) | 2009-08-21 | 2011-02-23 | Konica Minolta Business Technologies, Inc. | Fixing device and image forming apparatus |
| US8433229B2 (en) | 2009-10-16 | 2013-04-30 | Konica Minolta Business Technologies, Inc. | Fixing device, image forming apparatus and fixing method |
| US8583017B2 (en) | 2010-03-19 | 2013-11-12 | Konica Minolta Business Technologies, Inc. | Fixing device including an air separation section |
| US8818250B2 (en) | 2010-11-09 | 2014-08-26 | Konica Minolta, Inc. | Fixing device and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2503460B2 (ja) | 1996-06-05 |
| GB2198285A (en) | 1988-06-08 |
| GB2198285B (en) | 1990-08-01 |
| US4990991A (en) | 1991-02-05 |
| GB8725631D0 (en) | 1987-12-09 |
| US5070030A (en) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| JPH025432A (ja) | 半導体装置の製造方法 | |
| US4631568A (en) | Bipolar transistor construction | |
| US4713355A (en) | Bipolar transistor construction | |
| JPS63215068A (ja) | 半導体装置およびその製造方法 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPH05343413A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS5980968A (ja) | 半導体集積回路装置の製造方法 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JP2579999B2 (ja) | 半導体装置の製造方法 | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPH01147864A (ja) | 半導体装置 | |
| JPS60753A (ja) | 半導体装置の製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH01214166A (ja) | バイポーラトランジスタを有する半導体集積回路装置 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPH07193076A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0575168B2 (ja) | ||
| JPH0541384A (ja) | 半導体装置及びその製造方法 | |
| JPS63142867A (ja) | Ｍｉｓトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |