JPH06342804A - バイポーラ・トランジスタおよびその製造方法 - Google Patents
バイポーラ・トランジスタおよびその製造方法Info
- Publication number
- JPH06342804A JPH06342804A JP23890091A JP23890091A JPH06342804A JP H06342804 A JPH06342804 A JP H06342804A JP 23890091 A JP23890091 A JP 23890091A JP 23890091 A JP23890091 A JP 23890091A JP H06342804 A JPH06342804 A JP H06342804A
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon
- layer
- base
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 239000012212 insulator Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000287227 Fringillidae Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】エッジ・ストラップ型の改良されたＳＯＩラテ
ラル・バイポーラ・トランジスタを提供することにあ
る。 【構成】この発明のＳＯＩラテラル・バイポーラ・トラ
ンジスタ１００は、ＳＯＩ構造上に酸化物の薄い層を付
着させ、この薄い酸化物層１１６の上に多結晶シリコン
を付着させ、パターン付けし、エッチングして、トラン
ジスタの付随的ベース領域１１８を形成することにより
製造する。多結晶シリコンの付随的ベースは、きわめて
高度にドーピングされ、酸化物の薄い層は、付随的ベー
ス形成中に拡散ストップおよびエッチ・ストップとして
機能する。シリコン・エッジ接点領域１２０は、選択的
エピタキシャルまたは多結晶シリコンで形成し、付随的
ベースをＳＯＩ層中に形成した実質的ベース１１４に接
続する。 【効果】この発明によれば、不必要な寄生接合キャパシ
タンスをすべて除去した、ＳＯＩラテラル・バイポーラ
・トランジスタが得られる。
ラル・バイポーラ・トランジスタを提供することにあ
る。 【構成】この発明のＳＯＩラテラル・バイポーラ・トラ
ンジスタ１００は、ＳＯＩ構造上に酸化物の薄い層を付
着させ、この薄い酸化物層１１６の上に多結晶シリコン
を付着させ、パターン付けし、エッチングして、トラン
ジスタの付随的ベース領域１１８を形成することにより
製造する。多結晶シリコンの付随的ベースは、きわめて
高度にドーピングされ、酸化物の薄い層は、付随的ベー
ス形成中に拡散ストップおよびエッチ・ストップとして
機能する。シリコン・エッジ接点領域１２０は、選択的
エピタキシャルまたは多結晶シリコンで形成し、付随的
ベースをＳＯＩ層中に形成した実質的ベース１１４に接
続する。 【効果】この発明によれば、不必要な寄生接合キャパシ
タンスをすべて除去した、ＳＯＩラテラル・バイポーラ
・トランジスタが得られる。
Description
【０００１】
【産業上の利用分野】この発明は、シリコン・オン・イ
ンシュレータ（ＳＯＩ）デバイスに関するものであり、
詳細には、ＳＯＩ構造上に形成したラテラル・バイポー
ラ・トランジスタに関するものである。
ンシュレータ（ＳＯＩ）デバイスに関するものであり、
詳細には、ＳＯＩ構造上に形成したラテラル・バイポー
ラ・トランジスタに関するものである。
【０００２】
【従来技術およびその課題】絶縁体上にシリコン薄膜を
設けた構造上に、ＭＯＳＦＥＴおよびバイポーラ・トラ
ンジスタを形成することは、新たな興味を呼んでいる。
このような構造はすべて、接合キャパシタンスから生じ
る寄生回路エレメントに関連する固有の問題がある。こ
れらの影響は、デバイスが小型になるほど深刻な問題と
なる。この問題に対処する方法の１つは、絶縁基板上の
小さいシリコンのアイランドに、デバイスを形成するも
のである。このようなデバイスでは、デバイスを互いに
近接させることができ、分離が不要となるため、接合キ
ャパシタンスを最小にすることができる。さらに、この
ようなデバイスは、ソフト・エラーが起こりにくい。さ
らに、ＳＯＩデバイスは、潜在的に高速で信頼性が高
い。また、このような皮膜の上に、高性能の相補型バイ
ポーラ・デバイスを形成することが可能である。ＳＯＩ
構造上にバイポーラおよびＭＯＳトランジスタを形成す
る工程は、互換性が高い。
設けた構造上に、ＭＯＳＦＥＴおよびバイポーラ・トラ
ンジスタを形成することは、新たな興味を呼んでいる。
このような構造はすべて、接合キャパシタンスから生じ
る寄生回路エレメントに関連する固有の問題がある。こ
れらの影響は、デバイスが小型になるほど深刻な問題と
なる。この問題に対処する方法の１つは、絶縁基板上の
小さいシリコンのアイランドに、デバイスを形成するも
のである。このようなデバイスでは、デバイスを互いに
近接させることができ、分離が不要となるため、接合キ
ャパシタンスを最小にすることができる。さらに、この
ようなデバイスは、ソフト・エラーが起こりにくい。さ
らに、ＳＯＩデバイスは、潜在的に高速で信頼性が高
い。また、このような皮膜の上に、高性能の相補型バイ
ポーラ・デバイスを形成することが可能である。ＳＯＩ
構造上にバイポーラおよびＭＯＳトランジスタを形成す
る工程は、互換性が高い。
【０００３】このような構造を製作する初期の方法は、
サファイヤ基板上にシリコンをエピタキシャル成長させ
るものである。このようなデバイスの例は、米国特許第
４０５０９６５号明細書に見られ、エピタキシャル層に
横方向にＣＭＯＳトランジスタとバイポーラ・デバイス
を同時に形成する方法が記載されている。ＳＯＩ構造上
に形成したバイポーラ・デバイスの他の例は、米国特許
第４７９２８３７号明細書に見られ、ベースおよびコレ
クタが第１のシリコン層内に形成され、エミッタがベー
ス領域に直接付着された第２のシリコン層内に形成され
た、直交バイポーラ・デバイスが開示されている。他の
ラテラル・バイポーラ・デバイスの例は、デナード（De
nnard）他、ＩＢＭテクニカル・ディスクロージャ・ブ
ルテン、Ｖｏｌ．３２、Ｎｏ．６Ｂ、１９８９年１１月
に記載されており、活性シリコン層の上に形成した、高
度にドーピングした多結晶シリコンの隆起したベース接
点が開示されている。
サファイヤ基板上にシリコンをエピタキシャル成長させ
るものである。このようなデバイスの例は、米国特許第
４０５０９６５号明細書に見られ、エピタキシャル層に
横方向にＣＭＯＳトランジスタとバイポーラ・デバイス
を同時に形成する方法が記載されている。ＳＯＩ構造上
に形成したバイポーラ・デバイスの他の例は、米国特許
第４７９２８３７号明細書に見られ、ベースおよびコレ
クタが第１のシリコン層内に形成され、エミッタがベー
ス領域に直接付着された第２のシリコン層内に形成され
た、直交バイポーラ・デバイスが開示されている。他の
ラテラル・バイポーラ・デバイスの例は、デナード（De
nnard）他、ＩＢＭテクニカル・ディスクロージャ・ブ
ルテン、Ｖｏｌ．３２、Ｎｏ．６Ｂ、１９８９年１１月
に記載されており、活性シリコン層の上に形成した、高
度にドーピングした多結晶シリコンの隆起したベース接
点が開示されている。
【０００４】デナード他の提案したデバイスの例を図１
に示す。図１は、酸化物１４をその上に形成した基板１
２を有するデバイス１０を示す。シリコン層１６が酸化
物層１４の上に形成され、軽くドーピングされている。
隆起した付随的ベース接点１８を、高度にドーピングし
たｐ型多結晶シリコン皮膜の付着によって形成し、リソ
グラフィ技術によってパターン付けする。パターン付け
フォトレジスト・マスキング技術を使用して、層１６に
ｐ型ドーピングを導入して実質的ベース２０を形成し、
ｎ型ドーピングを導入してコレクタ２２とエミッタ２４
を形成する。絶縁性側壁スペーサ２６および２８を、周
知の絶縁体付着および反応性イオン・エッチング法によ
り、付随的ベース接点の縁部上に形成する。
に示す。図１は、酸化物１４をその上に形成した基板１
２を有するデバイス１０を示す。シリコン層１６が酸化
物層１４の上に形成され、軽くドーピングされている。
隆起した付随的ベース接点１８を、高度にドーピングし
たｐ型多結晶シリコン皮膜の付着によって形成し、リソ
グラフィ技術によってパターン付けする。パターン付け
フォトレジスト・マスキング技術を使用して、層１６に
ｐ型ドーピングを導入して実質的ベース２０を形成し、
ｎ型ドーピングを導入してコレクタ２２とエミッタ２４
を形成する。絶縁性側壁スペーサ２６および２８を、周
知の絶縁体付着および反応性イオン・エッチング法によ
り、付随的ベース接点の縁部上に形成する。
【０００５】デナード他のデバイスは、従来の構造に比
較してベース・エミッタ抵抗が低く、ほとんどの接合キ
ャパシタンスが減少しているため、デバイスの速度が改
善されるが、この構造には幾つかの欠点がある。ベース
の多結晶シリコンは、ベース抵抗を低くするために、で
きるだけ高度にドーピングしなければならない。さら
に、このドーピングは、エミッタのドライブ・インおよ
び実質的ベースのドーピングの前に行わなければならな
い。これらの工程中に、ベースのドーパントが、軽くド
ーピングしたコレクタ領域に拡散する可能性がある。Ｎ
ＰＮトランジスタの製造時に、多結晶シリコンから下層
のシリコンへのｐ+の拡散の深さを制御することは困難
である。薄いＳＯＩ皮膜では、この問題は一層ひどくな
る。第２の問題は、多結晶シリコンのエッチング工程用
のエッチ・ストップがないことに起因する。ベースをパ
ターン付けする際に、多結晶シリコンと単結晶シリコン
の間にエッチ・ストップがなく、単結晶シリコン皮膜ま
でエッチングされる可能性がある。薄いエピタキシャル
皮膜を使用するとき、これは大きな問題である。さら
に、この構造は、高度にドーピングしたベースと軽くド
ーピングしたコレクタとが重なり合うため、ベース・コ
レクタ・キャパシタンスが極めて高い。
較してベース・エミッタ抵抗が低く、ほとんどの接合キ
ャパシタンスが減少しているため、デバイスの速度が改
善されるが、この構造には幾つかの欠点がある。ベース
の多結晶シリコンは、ベース抵抗を低くするために、で
きるだけ高度にドーピングしなければならない。さら
に、このドーピングは、エミッタのドライブ・インおよ
び実質的ベースのドーピングの前に行わなければならな
い。これらの工程中に、ベースのドーパントが、軽くド
ーピングしたコレクタ領域に拡散する可能性がある。Ｎ
ＰＮトランジスタの製造時に、多結晶シリコンから下層
のシリコンへのｐ+の拡散の深さを制御することは困難
である。薄いＳＯＩ皮膜では、この問題は一層ひどくな
る。第２の問題は、多結晶シリコンのエッチング工程用
のエッチ・ストップがないことに起因する。ベースをパ
ターン付けする際に、多結晶シリコンと単結晶シリコン
の間にエッチ・ストップがなく、単結晶シリコン皮膜ま
でエッチングされる可能性がある。薄いエピタキシャル
皮膜を使用するとき、これは大きな問題である。さら
に、この構造は、高度にドーピングしたベースと軽くド
ーピングしたコレクタとが重なり合うため、ベース・コ
レクタ・キャパシタンスが極めて高い。
【０００６】
【課題を解決するための手段】この発明は、高度にドー
ピングしたベースの多結晶シリコンと、多結晶シリコン
ベースの下の軽くドーピングしたコレクタ領域との間に
誘電性皮膜を配置することにより、上述の問題をすべて
解決する、ＳＯＩラテラル・バイポーラ・トランジスタ
に関するものである。多結晶シリコンの下の酸化物層
は、ベース・コレクタ・キャパシタンスを減少させ、ベ
ースのパターン付け用のエッチ・ストップとして機能
し、高濃度のベース・ドーパントの拡散ストップとして
機能する。この発明のトランジスタは、不必要な接合キ
ャパシタンスをすべて除去する。このデバイスは、付随
的ベースと実質的ベースとを接続する、シリコンのエッ
ジ・ストラップ接点を含んでいる。
ピングしたベースの多結晶シリコンと、多結晶シリコン
ベースの下の軽くドーピングしたコレクタ領域との間に
誘電性皮膜を配置することにより、上述の問題をすべて
解決する、ＳＯＩラテラル・バイポーラ・トランジスタ
に関するものである。多結晶シリコンの下の酸化物層
は、ベース・コレクタ・キャパシタンスを減少させ、ベ
ースのパターン付け用のエッチ・ストップとして機能
し、高濃度のベース・ドーパントの拡散ストップとして
機能する。この発明のトランジスタは、不必要な接合キ
ャパシタンスをすべて除去する。このデバイスは、付随
的ベースと実質的ベースとを接続する、シリコンのエッ
ジ・ストラップ接点を含んでいる。
【０００７】この発明のバイポーラ・トランジスタの製
造を容易にする方法も開示する。この方法は、選択的シ
リコン・エピタキシまたは付着させた多結晶シリコンを
使用してＳＯＩ構造上の薄い酸化物皮膜の上に形成し
た、狭い実質的ベースと多結晶シリコンの付随的ベース
接点との間に、エッジ・ストラップ接点を形成するもの
である。開示した方法は、標準のＣＭＯＳ製造工程と両
立し、ＳＯＩ構造上に相補型バイポーラＣＭＯＳを製造
する方法の開発に使用することができる。
造を容易にする方法も開示する。この方法は、選択的シ
リコン・エピタキシまたは付着させた多結晶シリコンを
使用してＳＯＩ構造上の薄い酸化物皮膜の上に形成し
た、狭い実質的ベースと多結晶シリコンの付随的ベース
接点との間に、エッジ・ストラップ接点を形成するもの
である。開示した方法は、標準のＣＭＯＳ製造工程と両
立し、ＳＯＩ構造上に相補型バイポーラＣＭＯＳを製造
する方法の開発に使用することができる。
【０００８】
【実施例】この発明の下記の説明では、特定のｐおよび
ｎ導電型の材料および領域を示す。これらは、例として
示したものであり、この発明の教示を限定するものでは
ない。逆のｐおよびｎ配列を有するデバイスも、関連す
る点すべてにおいて、本明細書に記載するデバイスと等
価であることを理解されたい。さらに、ここに記載する
製造方法では、周知のリソグラフィ・マスキングによる
パターン付け工程およびエッチング工程を使用するの
で、詳細には説明しない。
ｎ導電型の材料および領域を示す。これらは、例として
示したものであり、この発明の教示を限定するものでは
ない。逆のｐおよびｎ配列を有するデバイスも、関連す
る点すべてにおいて、本明細書に記載するデバイスと等
価であることを理解されたい。さらに、ここに記載する
製造方法では、周知のリソグラフィ・マスキングによる
パターン付け工程およびエッチング工程を使用するの
で、詳細には説明しない。
【０００９】図を参照すると、図２にこの発明のＳＯＩ
リテラル・バイポーラ・トランジスタ１００が示されて
いる。トランジスタ１００は、基板１０２を有し、その
上に酸化物層１０４が形成されている。実質的に平坦な
表面１０８を有する、軽くドーピングしたｎ型の単結晶
シリコンの層１０６が、酸化物層１０４の上に形成され
る。シリコン層１０６内に、表面１０８から延びる、高
度にドーピングしたｎ型のコレクタ領域１１０とエミッ
タ領域１１２が形成されている。層１０６には、やはり
表面１０８から延び、軽くｐ型にドーピングした実質的
のベース領域１１４も形成される。絶縁体層１１６が、
シリコン層１０６の平坦な表面１０８上に形成される。
リテラル・バイポーラ・トランジスタ１００が示されて
いる。トランジスタ１００は、基板１０２を有し、その
上に酸化物層１０４が形成されている。実質的に平坦な
表面１０８を有する、軽くドーピングしたｎ型の単結晶
シリコンの層１０６が、酸化物層１０４の上に形成され
る。シリコン層１０６内に、表面１０８から延びる、高
度にドーピングしたｎ型のコレクタ領域１１０とエミッ
タ領域１１２が形成されている。層１０６には、やはり
表面１０８から延び、軽くｐ型にドーピングした実質的
のベース領域１１４も形成される。絶縁体層１１６が、
シリコン層１０６の平坦な表面１０８上に形成される。
【００１０】多結晶シリコンの付随的ベース領域１１８
が、絶縁体層１１６上に形成される。この付随的ベース
領域１１８は、きわめて高度にｐ型にドーピングされて
いる。シリコンのエッジ接点領域１２０が、ベース１１
８の１つの側縁に接し、実質的ベース１１４上の表面１
０８上に形成される。エッジ接点１２０は、付随的ベー
スおよび実質的ベースに隣接する部分が、ｐ型にドーピ
ングされている。エッジ接点領域１２０は、実質的ベー
ス１１４と付随的ベース１１８の間の電気的接続を行
う。金属接点１２２、１２４、１２６を設けると、デバ
イスが完成する。以下にさらに詳細に説明するように、
絶縁体層１１６により、付随的ベースがきわめて高度に
ドーピングされる。これは、層１１６が、ドーピングが
コレクタに達するのを防止する拡散ストップとして機能
し、またベース１１８を形成する際のエッチ・ストップ
としても機能するためである。
が、絶縁体層１１６上に形成される。この付随的ベース
領域１１８は、きわめて高度にｐ型にドーピングされて
いる。シリコンのエッジ接点領域１２０が、ベース１１
８の１つの側縁に接し、実質的ベース１１４上の表面１
０８上に形成される。エッジ接点１２０は、付随的ベー
スおよび実質的ベースに隣接する部分が、ｐ型にドーピ
ングされている。エッジ接点領域１２０は、実質的ベー
ス１１４と付随的ベース１１８の間の電気的接続を行
う。金属接点１２２、１２４、１２６を設けると、デバ
イスが完成する。以下にさらに詳細に説明するように、
絶縁体層１１６により、付随的ベースがきわめて高度に
ドーピングされる。これは、層１１６が、ドーピングが
コレクタに達するのを防止する拡散ストップとして機能
し、またベース１１８を形成する際のエッチ・ストップ
としても機能するためである。
【００１１】この発明のラテラル・バイポーラ・トラン
ジスタ製造の出発材料は、ＳＯＩ構造である。ＳＯＩ構
造は、基本的に、基板上に形成した絶縁体の層と、絶縁
体層の上に形成したシリコンのアイランドとから構成さ
れる。ＳＯＩ構造は、メサ・エッチングや標準のフィー
ルド酸化物分離法等、周知の方法で形成することができ
る。図３に、酸化物層２０４と単結晶シリコンの薄層２
０６をその上に形成した基板２０２を含む、ＳＯＩ構造
の一部分の断面図が示されている。シリコン層２０６
は、軽くｎ型にドーピングされている。層の実際の厚み
は、デバイスの用途によって決まり、図示した厚みは例
として挙げたものにすぎない。１例として、シリコン層
２０６の厚みは、約１００〜３００ｎｍとすることがで
きる。シリコン・アイランド２０６は、実質的に平坦な
平面２０８を有する。
ジスタ製造の出発材料は、ＳＯＩ構造である。ＳＯＩ構
造は、基本的に、基板上に形成した絶縁体の層と、絶縁
体層の上に形成したシリコンのアイランドとから構成さ
れる。ＳＯＩ構造は、メサ・エッチングや標準のフィー
ルド酸化物分離法等、周知の方法で形成することができ
る。図３に、酸化物層２０４と単結晶シリコンの薄層２
０６をその上に形成した基板２０２を含む、ＳＯＩ構造
の一部分の断面図が示されている。シリコン層２０６
は、軽くｎ型にドーピングされている。層の実際の厚み
は、デバイスの用途によって決まり、図示した厚みは例
として挙げたものにすぎない。１例として、シリコン層
２０６の厚みは、約１００〜３００ｎｍとすることがで
きる。シリコン・アイランド２０６は、実質的に平坦な
平面２０８を有する。
【００１２】ＳＯＩ構造を形成した後、厚み約５０〜２
００ｎｍの絶縁体の層２１０を、表面２０８上に成長さ
せる。絶縁体層２１０の厚みは、ベース・コレクタ・キ
ャパシタンスによって決まる。必要であれば、第１の絶
縁体層２１０の上に異種の絶縁体の層（図示せず）を追
加して、ｐ型ドーピングが、軽くドーピングしたコレク
タ領域に拡散するのをさらに減少させることができる。
たとえば、第１の絶縁体層２１０は二酸化シリコン等の
酸化物、第２の絶縁体層は窒化シリコン等の窒化物とす
ることができる。次に、厚み約２００〜４００ｎｍの多
結晶シリコンの層２１２を、たとえばＬＰＣＶＤによっ
て付着させた後、きわめて高濃度のｐ++型イオン注入を
行う。この注入中に、絶縁体層２１０は拡散ストップと
して機能し、多結晶シリコン層２１２の高度なドーピン
グが、軽くドーピングした層２０６に拡散するのを防止
する。絶縁体層２１０のため、多結晶シリコン層２１２
は、１０21／ｃｍ3までのキャリア濃度でドーピングす
ることができる。これは、従来技術によるＳＯＩデバイ
スで安全に注入できる量に比べて少なくとも２桁高い値
である。
００ｎｍの絶縁体の層２１０を、表面２０８上に成長さ
せる。絶縁体層２１０の厚みは、ベース・コレクタ・キ
ャパシタンスによって決まる。必要であれば、第１の絶
縁体層２１０の上に異種の絶縁体の層（図示せず）を追
加して、ｐ型ドーピングが、軽くドーピングしたコレク
タ領域に拡散するのをさらに減少させることができる。
たとえば、第１の絶縁体層２１０は二酸化シリコン等の
酸化物、第２の絶縁体層は窒化シリコン等の窒化物とす
ることができる。次に、厚み約２００〜４００ｎｍの多
結晶シリコンの層２１２を、たとえばＬＰＣＶＤによっ
て付着させた後、きわめて高濃度のｐ++型イオン注入を
行う。この注入中に、絶縁体層２１０は拡散ストップと
して機能し、多結晶シリコン層２１２の高度なドーピン
グが、軽くドーピングした層２０６に拡散するのを防止
する。絶縁体層２１０のため、多結晶シリコン層２１２
は、１０21／ｃｍ3までのキャリア濃度でドーピングす
ることができる。これは、従来技術によるＳＯＩデバイ
スで安全に注入できる量に比べて少なくとも２桁高い値
である。
【００１３】図４に示すように、厚み約２００ｎｍの窒
化物の層２１４を、多結晶シリコン層２１２の上に付着
させ、窒化物層と多結晶シリコン層を反応性イオン・エ
ッチングして、付随的ベース領域２１５を画定する。
化物の層２１４を、多結晶シリコン層２１２の上に付着
させ、窒化物層と多結晶シリコン層を反応性イオン・エ
ッチングして、付随的ベース領域２１５を画定する。
【００１４】次に、図５に示すように、厚み約２００ｎ
ｍの窒化物を付着させ、エッチ・バックして、厚い側壁
スペーサ２１６および２１８を形成する。次に、ヒ素に
よるエミッタとコレクタのｎ+型イオン注入を行なっ
て、コレクタ領域２２０およびエミッタ領域２２２を形
成する。
ｍの窒化物を付着させ、エッチ・バックして、厚い側壁
スペーサ２１６および２１８を形成する。次に、ヒ素に
よるエミッタとコレクタのｎ+型イオン注入を行なっ
て、コレクタ領域２２０およびエミッタ領域２２２を形
成する。
【００１５】図６に示すように、窒化物領域２１４、２
１６、２１８をストリッピングによって除去し、酸素
中、約９５０℃で高温アニーリングを行ない、エミッタ
接合を５０ｎｍだけ移動させる。これにより、エミッタ
・ベース接合が損傷区域からはなれる。アニーリング中
に、熱酸化物の層２２４が、多結晶シリコンの付随的ベ
ース２１５上に形成される。
１６、２１８をストリッピングによって除去し、酸素
中、約９５０℃で高温アニーリングを行ない、エミッタ
接合を５０ｎｍだけ移動させる。これにより、エミッタ
・ベース接合が損傷区域からはなれる。アニーリング中
に、熱酸化物の層２２４が、多結晶シリコンの付随的ベ
ース２１５上に形成される。
【００１６】図７に示すように、パターン付けしたフォ
トレジスト・マスク２２６を形成し、ベース領域２１５
の一方の側縁は露出したまま残す。ホウ素のｐ型イオン
注入を行なって、実質的ベース領域２２８を形成する。
異なる注入エネルギーおよび線量を使用して、ｐ型ドー
ピングを、すべての深さで均一にすることができる。さ
らに、注入角を調節して、付随的ベース領域の縁部の下
への浸透を増大させることができる。
トレジスト・マスク２２６を形成し、ベース領域２１５
の一方の側縁は露出したまま残す。ホウ素のｐ型イオン
注入を行なって、実質的ベース領域２２８を形成する。
異なる注入エネルギーおよび線量を使用して、ｐ型ドー
ピングを、すべての深さで均一にすることができる。さ
らに、注入角を調節して、付随的ベース領域の縁部の下
への浸透を増大させることができる。
【００１７】図８に示すように、フォトレジスト・マス
ク２２６を介して、酸化物層２２４と絶縁体層２１０の
露出した部分を湿式エッチングまたは等方性プラズマ・
エッチングによりストリップした後、マスクをストリッ
プする。これにより、エミッタ領域２２２とベース領域
２２８の表面２０８、ならびにベース２１５の側縁と、
上縁の一部が露出する。
ク２２６を介して、酸化物層２２４と絶縁体層２１０の
露出した部分を湿式エッチングまたは等方性プラズマ・
エッチングによりストリップした後、マスクをストリッ
プする。これにより、エミッタ領域２２２とベース領域
２２８の表面２０８、ならびにベース２１５の側縁と、
上縁の一部が露出する。
【００１８】図９に示すように、シリコンのサイド・エ
ッジ接点２３０を、表面２０８と露出した領域、付随的
ベース領域２１５の上に形成する。エッジ接点２３０の
厚みは、５０〜１００ｎｍとする。エッジ接点２３０
は、選択的シリコン・エピタキシによって形成し、ある
いは多結晶シリコンまたはエピタキシャル・シリコンを
構造全体の上に付着させ、過剰の多結晶シリコンまたは
シリコンをエッチ・バックして、図９に示すようなエッ
ジ接点を形成する。多結晶シリコンまたはエピタキシャ
ル・シリコンを付着させてエッジ接点２３０を形成する
場合は、過剰の多結晶シリコンまたはシリコンは、ベー
ス多結晶シリコン接点を前述のフォトレジスト・マスク
２２６のネガティブ・マスクで覆い、余分の多結晶シリ
コンまたはシリコンを等方性エッチングすることにより
除去する。選択的シリコン付着を使用する場合は、特別
の処理は不要である。さらに、選択的エピタキシャル成
長を使用する場合は、接点２３０の、付随的ベース２１
５の垂直な側縁に接続する部分が多結晶シリコンを形成
するが、接点２３０の横方向に延びた部分は単結晶シリ
コンを形成する。
ッジ接点２３０を、表面２０８と露出した領域、付随的
ベース領域２１５の上に形成する。エッジ接点２３０の
厚みは、５０〜１００ｎｍとする。エッジ接点２３０
は、選択的シリコン・エピタキシによって形成し、ある
いは多結晶シリコンまたはエピタキシャル・シリコンを
構造全体の上に付着させ、過剰の多結晶シリコンまたは
シリコンをエッチ・バックして、図９に示すようなエッ
ジ接点を形成する。多結晶シリコンまたはエピタキシャ
ル・シリコンを付着させてエッジ接点２３０を形成する
場合は、過剰の多結晶シリコンまたはシリコンは、ベー
ス多結晶シリコン接点を前述のフォトレジスト・マスク
２２６のネガティブ・マスクで覆い、余分の多結晶シリ
コンまたはシリコンを等方性エッチングすることにより
除去する。選択的シリコン付着を使用する場合は、特別
の処理は不要である。さらに、選択的エピタキシャル成
長を使用する場合は、接点２３０の、付随的ベース２１
５の垂直な側縁に接続する部分が多結晶シリコンを形成
するが、接点２３０の横方向に延びた部分は単結晶シリ
コンを形成する。
【００１９】図１０に示すように、オートドーピングお
よび付着温度によって、エピタキシャル皮膜または多結
晶シリコン層は、付随的ベース２１５に接触する接点２
３０の部分２３２および２３４が、自動的に高度にｐ型
にドーピングされる。さらに、接点２３０は、実質的ベ
ース２２８に接する部分２３６が、自動的にｐ型にドー
ピングされる。また、接点２３０も、エミッタ領域２２
２に接続された部分２３８が、自動的にｎ型にドーピン
グされる。さらに、あるいは別法として、エッジ接点２
３０をイオン注入によってドーピングすることもでき
る。接点２３０の部分２３６と部分２３８の間のｐｎ接
合により、短絡を防止する分離が形成される。短絡に対
する安全性をさらに高める必要がある場合は、エッジ接
点２３０をエッチ・バックして、図１１に示すような側
壁エッジ接点を形成することもできる。
よび付着温度によって、エピタキシャル皮膜または多結
晶シリコン層は、付随的ベース２１５に接触する接点２
３０の部分２３２および２３４が、自動的に高度にｐ型
にドーピングされる。さらに、接点２３０は、実質的ベ
ース２２８に接する部分２３６が、自動的にｐ型にドー
ピングされる。また、接点２３０も、エミッタ領域２２
２に接続された部分２３８が、自動的にｎ型にドーピン
グされる。さらに、あるいは別法として、エッジ接点２
３０をイオン注入によってドーピングすることもでき
る。接点２３０の部分２３６と部分２３８の間のｐｎ接
合により、短絡を防止する分離が形成される。短絡に対
する安全性をさらに高める必要がある場合は、エッジ接
点２３０をエッチ・バックして、図１１に示すような側
壁エッジ接点を形成することもできる。
【００２０】トランジスタを形成するための残りの工程
では、標準的な周知の方法を用いて、図１０に示すよう
なサイド・スペーサ２４０、２４２および金属接点２４
４、２４６、２４８を形成する。一般に、超硬金属また
は超硬金属ケイ化物の接点を形成する。
では、標準的な周知の方法を用いて、図１０に示すよう
なサイド・スペーサ２４０、２４２および金属接点２４
４、２４６、２４８を形成する。一般に、超硬金属また
は超硬金属ケイ化物の接点を形成する。
【００２１】上記の工程は、ＣＭＯＳの加工工程と両立
する。この発明の工程をＣＭＯＳの工程と組み合せるに
は、最初の絶縁体と多結晶シリコンを、ＣＭＯＳゲート
酸化物とゲート材料として使用する。別法として、ベー
ス・コレクタ分離用の絶縁体をＦＥＴ領域から除去した
後、ゲート酸化物を成長させ、全体に多結晶シリコンを
付着させることもできる。ソース・ドレインのイオン注
入は、厚み２００ｎｍの窒化物スペーサを入れる前、ま
たはエミッタのドライブ・イン後に形成することができ
る。
する。この発明の工程をＣＭＯＳの工程と組み合せるに
は、最初の絶縁体と多結晶シリコンを、ＣＭＯＳゲート
酸化物とゲート材料として使用する。別法として、ベー
ス・コレクタ分離用の絶縁体をＦＥＴ領域から除去した
後、ゲート酸化物を成長させ、全体に多結晶シリコンを
付着させることもできる。ソース・ドレインのイオン注
入は、厚み２００ｎｍの窒化物スペーサを入れる前、ま
たはエミッタのドライブ・イン後に形成することができ
る。
【００２２】上記のトランジスタ形成方法の変更態様で
は、ベースのイオン注入を行なう前にベース・サイド・
エッジ接点を形成する。その後、誘電体側壁スペーサを
形成し、次いでエミッタとコレクタのイオン注入を行な
う。次に、図１２ないし１６を参照すると、シリコン基
板３０６上に形成したシリコン３０２と酸化物３０４の
ＳＯＩ構造を得て、層３０２をコレクタのｎ-レベルに
ドーピングした後、絶縁体３０８を付着させ、次に付随
的ベース用に厚み２００〜５００ｎｍのｐ++型多結晶シ
リコン層３１０を付着させる。付随的ベースをパターン
付けし、ｐ++型多結晶シリコンのみをエッチングして、
図１３に示すように付随的ベース３１２を形成する。
は、ベースのイオン注入を行なう前にベース・サイド・
エッジ接点を形成する。その後、誘電体側壁スペーサを
形成し、次いでエミッタとコレクタのイオン注入を行な
う。次に、図１２ないし１６を参照すると、シリコン基
板３０６上に形成したシリコン３０２と酸化物３０４の
ＳＯＩ構造を得て、層３０２をコレクタのｎ-レベルに
ドーピングした後、絶縁体３０８を付着させ、次に付随
的ベース用に厚み２００〜５００ｎｍのｐ++型多結晶シ
リコン層３１０を付着させる。付随的ベースをパターン
付けし、ｐ++型多結晶シリコンのみをエッチングして、
図１３に示すように付随的ベース３１２を形成する。
【００２３】次に、付随的ベース３１２のコレクタ側を
フォトレジストで被覆し、図１４に示すように、絶縁体
３０８をエッチングする。全体に多結晶シリコンまたは
エピタキシャル・シリコンを付着させ、エッチ・バック
して、または図１５に示すように、選択的にシリコン・
エピタキシとエッチ・バックにより、シリコン・サイド
・エッジ・スペーサ３１４、３１６、３１８を形成す
る。コレクタ上の露出した絶縁材料３０８と、サイド・
エッジ・スペーサ３１８とを選択的にエッチングし、ベ
ースにｐ型のイオン注入を行なって、実質的ベース３２
０を形成する。必要があれば、ベースのイオン注入の
間、コレクタ領域をフォトレジストで被覆する。次に、
誘電体スペーサ３２２および３２４を形成した後、ｎ+
型のイオン注入を行なって、エミッタ領域３２６および
コレクタ領域３２８を形成する。
フォトレジストで被覆し、図１４に示すように、絶縁体
３０８をエッチングする。全体に多結晶シリコンまたは
エピタキシャル・シリコンを付着させ、エッチ・バック
して、または図１５に示すように、選択的にシリコン・
エピタキシとエッチ・バックにより、シリコン・サイド
・エッジ・スペーサ３１４、３１６、３１８を形成す
る。コレクタ上の露出した絶縁材料３０８と、サイド・
エッジ・スペーサ３１８とを選択的にエッチングし、ベ
ースにｐ型のイオン注入を行なって、実質的ベース３２
０を形成する。必要があれば、ベースのイオン注入の
間、コレクタ領域をフォトレジストで被覆する。次に、
誘電体スペーサ３２２および３２４を形成した後、ｎ+
型のイオン注入を行なって、エミッタ領域３２６および
コレクタ領域３２８を形成する。
【００２４】この発明のエッジ・ストラップ型ベース接
点を有するＳＯＩバイポーラ・トランジスタにより、不
必要な寄生接合キャパシタンスがすべて除去される。こ
れは、ベース・コレクタ接合キャパシタンスが最小とな
るためである。ベース・コレクタ間の絶縁体により、ベ
ースの多結晶シリコン接点がｐ++型にドーピングされ、
また、この絶縁体はベース形成の際のエッチ・ストップ
としても機能する。
点を有するＳＯＩバイポーラ・トランジスタにより、不
必要な寄生接合キャパシタンスがすべて除去される。こ
れは、ベース・コレクタ接合キャパシタンスが最小とな
るためである。ベース・コレクタ間の絶縁体により、ベ
ースの多結晶シリコン接点がｐ++型にドーピングされ、
また、この絶縁体はベース形成の際のエッチ・ストップ
としても機能する。
【００２５】この発明を、例示的な好ましい実施例に関
して具体的に示し説明してきたが、当業者にとっては、
この発明の原理および範囲から逸脱することなく、上記
その他の形状または詳細の変更を行うことができること
は理解されるであろう。
して具体的に示し説明してきたが、当業者にとっては、
この発明の原理および範囲から逸脱することなく、上記
その他の形状または詳細の変更を行うことができること
は理解されるであろう。
【００２６】
【発明の効果】以上述べたように、この発明によれば、
ＣＭＯＳ製造工程と両立する、エッジ・ストラップ型ベ
ース接点を有するＳＯＩバイポーラ・トランジスタが提
供される。
ＣＭＯＳ製造工程と両立する、エッジ・ストラップ型ベ
ース接点を有するＳＯＩバイポーラ・トランジスタが提
供される。
【図１】従来技術によるラテラル・バイポーラＳＯＩト
ランジスタの断面図である。
ランジスタの断面図である。
【図２】この発明によるラテラル・バイポーラＳＯＩト
ランジスタの断面図である。
ランジスタの断面図である。
【図３】この発明のトランジスタの製造工程の一段階を
示す断面図である。
示す断面図である。
【図４】この発明のトランジスタの製造工程の一段階を
示す断面図である。
示す断面図である。
【図５】この発明のトランジスタの製造工程の一段階を
示す断面図である。
示す断面図である。
【図６】この発明のトランジスタの製造工程の一段階を
示す断面図である。
示す断面図である。
【図７】この発明のトランジスタの製造工程の一段階を
示す断面図である。
示す断面図である。
【図８】この発明のトランジスタの製造工程の一段階を
示す断面図である。
示す断面図である。
【図９】この発明のトランジスタの製造工程の一段階を
示す断面図である。
示す断面図である。
【図１０】この発明のトランジスタの製造工程の一段階
を示す断面図である。
を示す断面図である。
【図１１】この発明のトランジスタの製造工程の一段階
を示す断面図である。
を示す断面図である。
【図１２】この発明のトランジスタの製造工程の一段階
を示す断面図である。
を示す断面図である。
【図１３】この発明のトランジスタの製造工程の一段階
を示す断面図である。
を示す断面図である。
【図１４】この発明のトランジスタの製造工程の一段階
を示す断面図である。
を示す断面図である。
【図１５】この発明のトランジスタの製造工程の一段階
を示す断面図である。
を示す断面図である。
【図１６】この発明のトランジスタの製造工程の一段階
を示す断面図である。
を示す断面図である。
２０２ 基板 ２０４ 酸化物層 ２０６ シリコン層 ２１０ 絶縁層 ２１２ 多結晶シリコン層 ２１５ 付随的ベース領域 ２２０ コレクタ領域 ２２２ エミッタ領域 ２２８ 実質的ベース領域
フロントページの続き (72)発明者 デニー・ディー・タン アメリカ合衆国10570、ニューヨーク州プ レザントヴィル、へリテッジ・ドライブ 46番地 (72)発明者 ユアン・タウル アメリカ合衆国10506、ニューヨーク州ベ ッドフォード、フィンチ・レーン 11番地
Claims (23)
- 【請求項１】酸化物層と、上記酸化物層の上に形成し
た、実質的に平坦な表面を有するシリコン層とを有する
基板と、 上記シリコン層の上記表面から延びる、第１の導電型の
コレクタ領域と、 上記シリコン層の上記表面から延びる、上記第１の導電
型のエミッタ領域と、 上記シリコン層の上記表面から延び、上記エミッタ領域
に隣接し、上記エミッタ領域とコレクタ領域との中間に
ある、第２の導電型の実質的ベース領域と、 上記シリコン層の上に形成した絶縁体の層と、 上記絶縁体層の上に形成した、上記第２の導電型の多結
晶シリコンの付随的ベース領域と、 上記付随的ベース領域の側壁と上記実質的ベース領域の
上記表面とに接続された、上記第２の導電型のシリコン
のエッジ接点領域とを備える、ＳＯＩ構造上に形成され
たバイポーラ・トランジスタ。 - 【請求項２】上記エッジ接点が、選択的エピタキシャル
・シリコンから形成されることを特徴とする、請求項１
のトランジスタ。 - 【請求項３】上記エッジ接点が、少なくとも第１の部分
と第２の部分からなり、上記第１部分は、上記付随的ベ
ース領域の側壁に接触し、多結晶シリコンから形成さ
れ、上記第２の部分は、上記実質的ベース領域の表面に
接触し、単結晶シリコンから形成されることを特徴とす
る、請求項２のトランジスタ。 - 【請求項４】上記エッジ接点が、多結晶シリコンから形
成されることを特徴とする、請求項１のトランジスタ。 - 【請求項５】上記エッジ接点が、第１および第２の部分
を含み、上記第１部分および第２部分は上記第２の導電
型であり、第１部分は上記付随的ベース領域の側壁に接
続され、第２部分は上記実質的ベース領域の表面に接続
され、上記のエッジ接点はさらに第３の部分を含み、上
記第３部分は上記第１の導電型であり、上記エミッタ領
域の上記表面に接続されることを特徴とする、請求項１
のトランジスタ。 - 【請求項６】さらにエミッタ領域、付随的ベース領域、
およびコレクタ領域のそれぞれに接続された金属接点を
有することを特徴とする、請求項１のトランジスタ。 - 【請求項７】上記シリコン層の厚みが約１００〜３００
ｎｍであり、上記絶縁体層の厚みが約５０〜２００ｎｍ
であり、上記多結晶シリコンの付随的ベースの厚みが約
２００〜４００ｎｍであり、上記エッジ接点の厚みが約
５０〜１００ｎｍであることを特徴とする、請求項１の
トランジスタ。 - 【請求項８】上記絶縁体層が、酸化物と窒化物のうちの
１つであることを特徴とする、請求項１のトランジス
タ。 - 【請求項９】上記絶縁体層が、第１の絶縁体の第１の層
と、第２の絶縁体の第２の層を有することを特徴とす
る、請求項１のトランジスタ。 - 【請求項１０】上記第１の絶縁材料が酸化物であり、上
記第２の絶縁材料が窒化物であることを特徴とする、請
求項９のトランジスタ。 - 【請求項１１】基板上に酸化物の層を形成し、上記酸化
物層の上に第１の導電型の表面が実質的に平坦なシリコ
ンのアイランドを形成する工程と、 上記シリコン・アイランドの上記表面上に絶縁体の層を
形成する工程と、 上記絶縁体層の上に、第２の導電型の多結晶シリコンの
層を付着させる工程と、 上記多結晶シリコンの層の上に窒化物の層を付着させ、
上記の窒化物および多結晶シリコンの層をエッチングし
て、付随的ベース領域を画定する工程と、 上記付随的ベース領域の上に窒化物の側壁スペーサを形
成し、上記付随的ベース領域の両側に、上記のシリコン
・アイランドの表面から延びる上記第１の導電型のエミ
ッタ領域とコレクタ領域を形成する工程と、 上記シリコン・アイランドの表面から延び、上記エミッ
タ領域に隣接し、一部が上記付随的ベース領域の１側縁
の下に広がる、上記第２の導電型の実質的ベース領域を
形成する工程と、 上記付随的ベース領域の１つの側縁と上記実質的ベース
領域の表面とに接続された、上記第２の導電型のシリコ
ンのエッジ接点領域を形成する工程とを含む、バイポー
ラＳＯＩトランジスタを形成する方法。 - 【請求項１２】上記エッジ接点が、選択的エピタキシに
よって形成されることを特徴とする、請求項１１の方
法。 - 【請求項１３】上記エッジ接点が、多結晶シリコンを付
着させ、エッチングすることによって形成されることを
特徴とする、請求項１１の方法。 - 【請求項１４】上記エッジ接点が、エピタキシャル・シ
リコンを付着させ、エッチングすることによって形成さ
れることを特徴とする、請求項１１の方法。 - 【請求項１５】上記エッジ接点が、少なくとも第１の部
分と第２の部分からなり、上記第１部分は上記付随的ベ
ース領域の側壁に接触し、多結晶シリコンから形成さ
れ、上記第２部分は上記実質的ベース領域の表面に接触
し、単結晶シリコンから形成されることを特徴とする、
請求項１２の方法。 - 【請求項１６】実質的ベース領域、エミッタ領域および
コレクタ領域を、イオン注入によって形成することを特
徴とする、請求項１１の方法。 - 【請求項１７】さらに、上記の付随的ベース領域、エミ
ッタ領域、およびコレクタ領域への金属接点を形成する
工程を含むことを特徴とする、請求項１１の方法。 - 【請求項１８】基板上に酸化物の層を形成し、上記酸化
物層の上に第１の導電型の表面が実質的に平坦なシリコ
ンのアイランドを形成する工程と、 上記シリコン・アイランドの上記表面上に絶縁体の層を
形成する工程と、 上記絶縁体層の上に、第２の導電型の多結晶シリコンの
層を付着させ、上記多結晶シリコンの層をエッチングし
て付随的ベース領域を画定する工程と、 上記付随的ベース領域の１つの側縁と上記シリコン・ア
イランドの表面とに接続された、上記第２の導電型のシ
リコンのエッジ接点領域を形成する工程と、 上記シリコン・アイランドの表面から延び、一部が上記
付随的ベース領域の１側縁の下に広がる、上記第２の導
電型の実質的ベース領域を形成する工程と、 上記付随的ベース領域と上記側縁接点との上に窒化物の
側壁スペーサを形成し、上記付随的ベース領域の両側
に、上記シリコン・アイランドの表面から延びる上記第
１の導電型のエミッタ領域とコレクタ領域を形成する工
程とを含む、バイポーラＳＯＩトランジスタを形成する
方法。 - 【請求項１９】上記エッジ接点が、選択的エピタキシに
よって形成されることを特徴とする、請求項１８の方
法。 - 【請求項２０】上記エッジ接点が、多結晶シリコンを付
着させ、エッチングすることによって形成されることを
特徴とする、請求項１８の方法。 - 【請求項２１】上記エッジ接点が、エピタキシャル・シ
リコンを付着させ、エッチングすることによって形成さ
れることを特徴とする、請求項１８の方法。 - 【請求項２２】実質的ベース領域、エミッタ領域および
コレクタ領域を、イオン注入によって形成することを特
徴とする、請求項１８の方法。 - 【請求項２３】さらに、上記付随的ベース領域、エミッ
タ領域、およびコレクタ領域への金属接点を形成する工
程を含むことを特徴とする、請求項１８の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62298690A | 1990-12-06 | 1990-12-06 | |
| US622986 | 1990-12-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342804A true JPH06342804A (ja) | 1994-12-13 |
| JPH0831478B2 JPH0831478B2 (ja) | 1996-03-27 |
Family
ID=24496311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3238900A Expired - Fee Related JPH0831478B2 (ja) | 1990-12-06 | 1991-08-27 | バイポーラ・トランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0489262A1 (ja) |
| JP (1) | JPH0831478B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100711563B1 (ko) * | 2001-03-16 | 2007-04-27 | 스카이워크스 솔루션즈 인코포레이티드 | 길버트식 믹서용 짝수차 비선형 보정 피드백 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0785477B2 (ja) * | 1992-01-24 | 1995-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ポリシリコンのエミッタを有するｓｏｉ横型バイポーラ・トランジスタ、及びその製造方法 |
| US5341023A (en) * | 1992-06-18 | 1994-08-23 | International Business Machines Corporation | Novel vertical-gate CMOS compatible lateral bipolar transistor |
| US5273915A (en) * | 1992-10-05 | 1993-12-28 | Motorola, Inc. | Method for fabricating bipolar junction and MOS transistors on SOI |
| EP0632490A3 (de) * | 1993-07-02 | 1996-09-11 | Siemens Ag | Herstellungsverfahren für lateralen Bipolartransistor. |
| EP0714137A1 (de) * | 1994-11-24 | 1996-05-29 | Siemens Aktiengesellschaft | Bipolartransistor auf SOI-Substrat |
| DE19515797C1 (de) * | 1995-04-28 | 1996-09-19 | Siemens Ag | SOI-BiCMOS-Verfahren |
| DE19536262A1 (de) * | 1995-09-28 | 1997-04-03 | Siemens Ag | Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen auf SOI |
| CN103000676B (zh) * | 2012-12-12 | 2015-05-27 | 清华大学 | 侧向双极晶体管及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140571A (ja) * | 1986-12-01 | 1988-06-13 | Mitsubishi Electric Corp | バイポ−ラトランジスタおよびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0137992A3 (en) * | 1983-09-29 | 1987-01-21 | Fujitsu Limited | Lateral bipolar transistor formed in a silicon on insulator (soi) substrate |
-
1991
- 1991-08-27 JP JP3238900A patent/JPH0831478B2/ja not_active Expired - Fee Related
- 1991-11-05 EP EP91118800A patent/EP0489262A1/en not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140571A (ja) * | 1986-12-01 | 1988-06-13 | Mitsubishi Electric Corp | バイポ−ラトランジスタおよびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100711563B1 (ko) * | 2001-03-16 | 2007-04-27 | 스카이워크스 솔루션즈 인코포레이티드 | 길버트식 믹서용 짝수차 비선형 보정 피드백 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0489262A1 (en) | 1992-06-10 |
| JPH0831478B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298786A (en) | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| US6812545B2 (en) | Epitaxial base bipolar transistor with raised extrinsic base | |
| US5340753A (en) | Method for fabricating self-aligned epitaxial base transistor | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US5342796A (en) | Method for controlling gate size for semiconduction process | |
| JPH09504411A (ja) | セルフアラインｃｍｏｓプロセス | |
| US4978630A (en) | Fabrication method of bipolar transistor | |
| JPH06342804A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JPH04330730A (ja) | 半導体装置及びその製造方法 | |
| US6607961B1 (en) | Method of definition of two self-aligned areas at the upper surface of a substrate | |
| US6603188B1 (en) | Polysilicon-edge, low-power, high-frequency bipolar transistor and method of forming the transistor | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
| JP2847773B2 (ja) | 半導体装置の製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| Burghartz et al. | An Ultra-Low Thermal-Budget SiGe-Base Bipolar Technology | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPH10335343A (ja) | 半導体装置の製造方法 | |
| JPH02203535A (ja) | 半導体装置の製造方法 | |
| JPH11297706A (ja) | 半導体装置及びその製造方法 | |
| JPH05182978A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |