JPH10335343A

JPH10335343A - 半導体装置の製造方法

Info

Publication number: JPH10335343A
Application number: JP15764697A
Authority: JP
Inventors: Takeshi Watanabe; 健渡辺
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-05-30
Filing date: 1997-05-30
Publication date: 1998-12-18

Abstract

(57)【要約】【課題】トランジスタ特性のエミッタサイズ依存性を低
減した高性能バイポーラトランジスタの製造方法の提
供。【解決手段】Ｎ型エピタキシャル層上開口部を設けたシ
リコン酸化膜、開口周囲でＮ型エピタキシャル層と接す
るボロンを含有する多結晶シリコンと、シリコン窒化
膜、シリコン酸化膜、シリコン窒化膜を形成し、次にＢ
ＳＧ膜を成膜し熱処理を施しベース領域を形成し、シリ
コン窒化膜を成膜し異方性エッチングでエッチバックし
ＢＳＧ膜を露出させ等方性エッチングでエッチバックし
Ｐ型ベース領域を露出させる。次にＢＳＧ膜の６割程の
膜厚のシリコン酸化膜を形成し、シリコン窒化膜下部の
アンダーカット部を埋め込み等方性エッチングでエッチ
バックし、アンダーカット部を低減しヒ素ドープ多結晶
シリコンの膜厚を均一化させ、エミッタ領域の不純物濃
度及び深さを均一化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に、特に、ベース及びエミッタをセルフアライン構造
としたバイポーラトランジスタにおいて、均一なエミッ
タを有するバイポーラトランジスタの製造方法に関す
る。

【０００２】

【従来の技術】近年のバイポーラトランジスタでは、よ
り高速化するために、寄生容量の低減が図られ、トラン
ジスタのサイズが縮小され、接合がより浅く形成されて
きている。

【０００３】図４は、従来のバイポーラトランジスタの
製造方法の一例を製造工程順に示した工程断面図であ
る。図４（ａ）に示すように、Ｎ型エピタキシャル層４
０１上にシリコン酸化膜４０２を成膜し、ベース及びエ
ミッタ領域を形成する位置に開口部を設ける。

【０００４】次に多結晶シリコン４０３を成膜し、ボロ
ンをイオン注入してパターニングする。

【０００５】次にシリコン窒化膜４０４、シリコン酸化
膜４０５、及びシリコン窒化膜４０６を順次成膜する。

【０００６】次にベース領域を形成する位置に開口部を
設け、Ｎ型エピタキシャル層４０１を露出させる。

【０００７】次に図４（ｂ）に示すように、ＢＳＧ膜４
０７を成膜した後、熱処理を施しＢＳＧ膜４０７中のボ
ロンを熱拡散させベース領域４０８を形成する。このと
き、多結晶シリコン４０３中のボロンが熱拡散され、外
部ベース領域４１０が形成される。

【０００８】次にシリコン窒化膜を成膜し、異方性エッ
チングでＢＳＧ膜４０７が露出するまでエッチバックし
てシリコン窒化膜４０９を形成する。

【０００９】次にＢＳＧ膜４０７を希フッ酸でエッチン
グして、エミッタ形成領域を露出させる。

【００１０】次に図４（ｃ）に示すように、多結晶シリ
コン４１６を成膜し、ヒ素をイオン注入し、熱処理を施
し、多結晶シリコン４１６中のヒ素を拡散させ、エミッ
タ領域４１３を形成する。このとき、ＢＳＧ膜４０７中
のボロンが熱拡散してリンクベース領域４１４を形成す
る。

【００１１】しかし、上記した従来の製造方法のよう
に、エミッタの拡散源にヒ素をイオン注入した多結晶シ
リコンを使用した場合、開口部周辺、及びシリコン窒化
膜４０９の下部の多結晶シリコンに、ヒ素が注入され
ず、濃度が不均一になってしまう。このために、ヒ素が
ベース領域内に均一に拡散されず、エミッタ領域が不均
一になり、トランジスタ特性のエミッタサイズ依存性が
大きくなり、問題となっていた。

【００１２】

【発明が解決しようとする課題】この問題を解決するた
め、従来、エミッタの拡散源として使用してきたヒ素を
イオン注入した多結晶シリコンの代わりに、膜成長時に
不純物ガスを混入したヒ素ドープ多結晶シリコンが使用
されてきている。

【００１３】これにより、多結晶シリコン膜中のヒ素濃
度が均一になり、従来に比べて均一なエミッタを形成す
ることが可能となった。

【００１４】しかし、浅いエミッタベース接合を形成す
るためには、Ｎ型エピタキシャル層４０１を露出させる
エッチングで、シリコン基板４０１にダメージを与えな
いエッチング技術を使用することが必要である。

【００１５】このため従来技術では、希フッ酸でのエッ
チングを施しているが、希フッ酸でのエッチングは等方
性であること、及びＢＳＧ膜４０７の膜厚のばらつきや
エッチングレート等のプロセスマージンを考慮してエッ
チング時間を設定する必要があるために、シリコン窒化
膜４０９の下部にアンダーカット部ができてしまう。こ
こで、ヒ素ドープ多結晶シリコンの成膜を行うが、ヒ素
ドープ多結晶シリコン膜はカバレッジが悪く、アンダー
カット部を充分に埋め込めずに、鬆ができてしまう。

【００１６】このため、エミッタ領域４１３上のヒ素ド
ープ多結晶シリコン４１６の膜厚が不均一となり、エミ
ッタ領域の深さ及び不純物濃度の不均一性が充分に解消
されない。従って、コレクタ・エミッタ間耐圧や電流増
幅率にエミッタサイズ依存性が生じ、問題であった。

【００１７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、エミッタ領域の
深さ及び不純物濃度を均一にしトランジスタ特性のエミ
ッタサイズ依存性を低減した高性能バイポーラトランジ
スタの製造方法を提供することにある。

【００１８】

【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置の製造方法は、第１導電型の半
導体領域上に第１絶縁膜、第２導電型の第１半導体膜及
び第２絶縁膜が形成され、ベース領域を形成する領域に
半導体領域が露出するように開口部が形成され、開口部
周囲において第１半導体膜と半導体領域とが電気的に接
続されている半導体基板に、第３絶縁膜を形成する工程
と、第２導電型のベース領域を形成する工程と、熱処理
を施し前記第１半導体膜中の第２導電型不純物を熱拡散
させ第２導電型の外部ベース領域を形成する工程と、第
１シリコン窒化膜を成膜しエッチバックして開口部の側
壁に第１シリコン窒化膜存続させ第３絶縁膜を露出させ
る工程と、第３絶縁膜を等方性エッチングでエッチバッ
クしベース領域を露出させる工程と、第４絶縁膜を形成
し第１シリコン窒化膜下部に形成されたアンダーカット
部を埋め込む工程と、第４絶縁膜を等方性エッチングで
エッチバックする工程と、第１導電型の第２半導体膜を
形成する工程と、熱処理を施し第２半導体膜中の第１導
電型不純物をベース領域内に拡散させ第１導電型のエミ
ッタ領域を形成する工程を含むことを特徴としている。

【００１９】

【発明の実施の形態】本発明の実施の形態について説明
する。第１導電型の半導体層（Ｎ型エピタキシャル層１
０１）上に所望の位置に開口部を設けた第１絶縁膜（シ
リコン酸化膜１０２）、開口部周囲で第１導電型半導体
層（Ｎ型エピタキシャル層）と接している第２導電型半
導体膜（ボロンを含有する多結晶シリコン１０３）、第
２絶縁膜（シリコン窒化膜１０４）、必要に応じてその
上にさらに絶縁膜を形成する（以上、図１（ａ）を参照
のこと）。

【００２０】次に第３の絶縁膜（ＢＳＧ膜１０７）を成
膜し、熱処理を施しベース領域（１０８）を形成する。
次に第４の絶縁膜（シリコン窒化膜１０９）を成膜し、
異方性エッチングでエッチバックして、第３の絶縁膜
（ＢＳＧ膜）を露出させ、等方性エッチングでエッチバ
ックし、ベース領域を露出させる（以上、図１（ｂ）を
参照のこと）。

【００２１】次に第３の絶縁膜（ＢＳＧ膜）の６割程度
の膜厚の第５の絶縁膜（シリコン酸化膜）で覆い（以
上、図１（ｃ）を参照のこと）、第４の絶縁膜（シリコ
ン窒化膜）下部に形成されたアンダーカット部を埋め込
み等方性エッチングでエッチバックする（以上、図２
（ｄ）を参照のこと）。

【００２２】これにより、アンダーカット部を低減し、
第１導電型の第２半導体膜（図２の１１２）を形成し、
熱処理を施し第２半導体膜中の第１導電型不純物をベー
ス領域内に拡散させ第１導電型のエミッタ領域（図２の
１１３）を形成する。第１導電型の第２半導体膜の膜厚
を均一化させ、エミッタ領域の不純物濃度及び深さを均
一化させることができ、エミッタサイズ依存性を低減し
たトランジスタを実現している。

【００２３】

【実施例】本発明の実施例について図面を参照して詳細
に説明する。図１及び図２は、本発明の第１の実施例の
半導体装置の製造方法を工程順に示した工程断面図であ
る。まず図１（ａ）に示すように、Ｎ型エピタキシャル
層１０１の表面に、開口部を有する厚さ２５０ｎｍ程度
のシリコン酸化膜１０２、開口部周辺でＮ型エピタキシ
ャル層１０１と接している厚さ２００ｎｍ程度でボロン
を含有する多結晶シリコン１０３、厚さ５０ｎｍ程度の
シリコン窒化膜１０４、厚さ２００ｎｍ程度のシリコン
酸化膜１０５、及び厚さ１５０ｎｍ程度のシリコン窒化
膜１０６を形成する。ここでは多結晶シリコン膜１０３
上の絶縁膜を３層構造にしているが、絶縁膜は１層以上
で構成されていればよい。

【００２４】次に図１（ｂ）に示すように、厚さ１００
ｎｍのＢＳＧ膜１０７をＣＶＤ法で成膜し、熱処理を施
し、ＢＳＧ膜１０７中のボロンを熱拡散させ、ベース領
域１０８を形成する。このとき、多結晶シリコン１０３
中のボロンが熱拡散され、外部ベース領域１１０が形成
される。

【００２５】次に厚さ１５０ｎｍ程度のシリコン窒化膜
１０９を成膜し、異方性エッチングでエッチバックし
て、開口部の側壁にシリコン窒化膜１０９を存続させ
る。

【００２６】次にＢＳＧ膜１０７を希フッ酸でエッチン
グし、ベース領域１０８を露出させる。ここではベース
領域を形成するのに、ＢＳＧ膜１０７を拡散源とする熱
拡散を使用しているが、ＢＳＧ膜１０７の代わりに、シ
リコン酸化膜を使用しイオン注入でベースを形成しても
よい。またシリコン窒化膜１０９の成膜及びエッチバッ
ク工程はベース領域１１０形成工程と前後どちらで行っ
てもよい。

【００２７】次に図１（ｃ）に示すように、シリコン窒
化膜１０９の下部にできたアンダーカット部を埋め込む
ように、ＢＳＧ膜１０７の膜厚の、好ましくは６割程度
の厚さのシリコン酸化膜１１１をＣＶＤ法で成膜する。
ここで必要とされるシリコン酸化膜１１１の厚さは、ア
ンダーカット部を充分に埋め込めればよく、ＢＳＧ膜１
０７の厚さの５割以上あれば効果が得られる。

【００２８】次に図２（ｄ）に示すように、希フッ酸で
エッチングするが、ＢＳＧ膜１０７をエッチングしたと
きに比べ、シリコン酸化膜１１１の膜厚が薄いため、サ
イドエッチされる量が少なく、またエッチングの開始点
が膜厚分だけ開口部中央に寄っているためアンダーカッ
ト部にシリコン酸化膜１１１が存続される。ここでのエ
ッチング時間は、シリコン酸化膜１１１の膜厚で決まる
か、オーバーエッチング量を低減するためには膜厚は薄
い方が望ましい。

【００２９】次に図２（ｅ）に示すように、厚さ２００
ｎｍヒ素ドープ多結晶シリコン１１２を成膜する。更に
熱処理を施しヒ素ドープ多結晶シリコン１１２中のボロ
ンが熱拡散され、リンクベース領域１１４が形成され
る。ここではエミッタの拡散源にヒ素ドープ多結晶シリ
コン１１２を使用しているが、従来のイオン注入した多
結晶シリコンを使用した場合にも、本発明は適用が可能
である。

【００３０】図３は、本発明の第２の実施例を説明する
断面図である。図１（ｂ）と同様に、ＢＳＧ膜をエッチ
バックした後、シリコン酸化膜１１１と同じ膜厚のＢＳ
Ｇ膜３１５をＣＶＤ法で成膜する。

【００３１】次に希フッ酸によりＢＳＧ膜をエッチバッ
クし、アンダーカット部にＢＳＧ膜３１５を存続させ
る。

【００３２】次に厚さ２００ｎｍヒ素ドープ多結晶シリ
コン３１２を成膜する。

【００３３】更に熱処理を施しヒ素ドープ多結晶シリコ
ン３１２中のヒ素を熱拡散させエミッタ領域３１３を形
成する。このときＢＳＧ膜３０７及び３１５中のボロン
が熱拡散されリンクベース領域３１４が形成される。

【００３４】この第２の実施例では、リンクベース領域
３１４がエミッタ領域３１３近傍まで広がるためベース
抵抗の低減が図られよりトランジスタの高速動作が可能
となる。

【００３５】以上の実施例では、ＮＰＮトランジスタに
ついて説明したが、不純物の導電型を変えればＰＮＰト
ランジスタについても同様の効果が得られる。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
ベース引き出し電極とエミッタ引き出し電極を形成する
多結晶シリコンを分離しているシリコン窒化膜下部に、
従来できていた１００ｎｍ程度のアンダーカット部を、
シリコン酸化膜あるいはＢＳＧ膜で埋め込むことで、ほ
ぼ０ｎｍに低減することができるため、エミッタの不純
物の拡散源となるヒ素ドープ多結晶シリコンの膜厚をエ
ミッタ領域形成領域上で均一にすることができるという
効果を奏する。このため、本発明によれば、エミッタ領
域の深さ及び不純物濃度を均一にし、トランジスタ特性
のエミッタサイズ依存性を少なくした高性能バイポーラ
トランジスタの製造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体装置の製造方法
を説明するための工程断面図である。

【図２】本発明の第１の実施例の半導体装置の製造方法
を説明するための工程断面図である。

【図３】本発明の第２の実施例の半導体装置を示す断面
図である。

【図４】従来の半導体装置の製造方法を説明するための
工程断面図である。

【符号の説明】

１０１、３０１、４０１Ｎ型エピタキシャル層１０２、３０２、４０２シリコン酸化膜１０３、３０３、４０３多結晶シリコン１０４、３０４、４０４シリコン窒化膜１０５、３０５、４０５シリコン酸化膜１０６、３０６、４０６シリコン窒化膜１０７、３０７、４０７ＢＳＧ膜１０８、３０８、４０８ベース領域１０９、３０９、４０９シリコン窒化膜１１０、３１０、４１０外部ベース領域１１１シリコン酸化膜３１２ヒ素ドープ多結晶シリコン３１３、４１３エミッタ領域３１４、４１４リンクベース領域３１５ＢＳＧ膜４１６多結晶シリコン

Claims

【特許請求の範囲】

【請求項１】（ａ）第１導電型半導体層上の開口部を設
けた第１の絶縁膜と、前記開口部の周囲で前記第１導電
型半導体層表面と接する第２導電型の第１の半導体膜
と、第２の絶縁膜を形成し、（ｂ）第３の絶縁膜を成膜し熱処理を施してベース領域
を形成し、さらに前記第３の絶縁膜の等方性エッチング
に対して耐性のある第４の絶縁膜を成膜し異方性エッチ
ングでエッチバックし、前記第３の絶縁膜を一部露出さ
せ、（ｃ）前記第３の絶縁膜を等方性エッチングでエッチバ
ックしベース領域を露出させ、前記第３の絶縁膜の膜厚
の所定割合、好ましくは６割程の膜厚の第５の絶縁膜を
形成し、前記第４の絶縁膜側壁下部のアンダーカット部
を埋め込み、等方性エッチングでエッチバックし、前記
アンダーカット部を低減する、ことを特徴とする半導体
装置の製造方法。
【請求項２】（ａ）第１導電型の半導体領域上に、第１
絶縁膜、第２導電型の第１半導体膜、及び第２絶縁膜が
形成され、ベース領域を形成する領域に、前記半導体領
域表面が露出するように開口部が形成され、前記開口部周囲において、前記第１半導体膜と前記半導
体領域とが電気的に接続されている半導体基板に、第３
絶縁膜を形成する工程と、（ｂ）第２導電型のベース領域を形成する工程と、（ｃ）熱処理を施し、前記第１半導体膜中の第２導電型
不純物を熱拡散させ、第２導電型の外部ベース領域を形
成する工程と、（ｄ）前記第３絶縁膜の等方性エッチングに対しエッチ
ング耐性を有する第４絶縁膜を成膜し、エッチバックし
て前記開口部の側壁に第４絶縁膜を存続させ、第３絶縁
膜を露出させる工程と、（ｅ）第３絶縁膜を等方性エッチングし、ベース領域を
露出させる工程と、（ｆ）第５絶縁膜を形成し、前記第４絶縁膜の下部に形
成されたアンダーカット部を埋め込む工程と、（ｇ）前記第５絶縁膜を等方性エッチングする工程と、（ｈ）第１導電型の第２半導体膜を形成する工程と、（ｉ）熱処理を施し前記第２半導体膜中の第１導電型不
純物をベース領域内に拡散させ第１導電型のエミッタ領
域を形成する工程と、含むことを特徴とする半導体装置の製造方法。
【請求項３】前記第３絶縁膜がＢＳＧ膜よりなることを
特徴とする請求項１又は２記載の半導体装置の製造方
法。
【請求項４】前記第４絶縁膜がシリコン窒化膜よりなる
ことを特徴とする請求項１又は２記載の半導体装置の製
造方法。
【請求項５】前記第５絶縁膜が、ＢＳＧ膜あるいはシリ
コン酸化膜よりなることを特徴とする請求項１又は２記
載の半導体装置の製造方法。
【請求項６】前記第２半導体膜に含有される不純物が、
ヒ素あるいはリンであることを特徴とする請求項２記載
の半導体装置の製造方法。
【請求項７】ベース及びエミッタをセルフアライン構造
とする半導体装置の製造方法において、エミッタ側壁部のシリコン窒化膜などよりなる絶縁膜の
オーバハング部の下部のアンダーカット部を、シリコン
酸化膜もしくはＢＳＧ膜で埋め込み、エミッタの不純物
の拡散源となるヒ素ドープ多結晶シリコンの膜厚をエミ
ッタ領域形成領域上で均一にするようにしたことを特徴
とする半導体装置の製造方法。