JPH02291136A - バイポーラ・トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、バイポーラ・トランジスタ、より詳細に言え
ば、エピタキシャル成長させたベース領域を有するバイ
ポーラ・トランジスタ及びその製造方法に関する。

Ｂ．従来の技術 バイボーラ・ロジック（バイポーラ・トランジスタ／デ
バイスを組み込んだ電子論理回ｌｉ８）の能力を向上さ
せる最近の研究開発によって、製造の歩どまりが良好で
、より高い密度のバイポーラ・デバイスを生産すること
が出来るようになった。

これらの製造工程は、例えば１ミクロン以下の単位の分
解能で形成された構成を可能とする、所謂、自己整列処
理を含んでいる。これらの処理工程を使用して形成され
たトランジスタは、それ以前のデバイスと比較して、顕
著に小さい寸法及び密度と、著しく増加したスイッチ速
度とを持っている。

以下に示す米国特許は、自己整列トランジスタの処理方
法と、その結果のデバイスとを開示している。

米国特許第４　４．　９　５　５　１　２号は、被覆さ
れドープされた多結晶シリコン層を有するケイ化物の外
部ベース・コンタクトを持つバイポーラ・トランジスタ
を開示している。ケイ化物及び多結晶シリコンは内部ベ
ースとエミツタ領域を確定する間延の開孔を持っている
。外部ベース領域はケイ化物層を介してドープされた多
結晶シリコンから不純物を拡散することによって形成さ
れている。

米国特許第４４８３７２６号は、外部ベースに対する小
さい、自己整列された側壁コンタクトを有するバイポー
ラ・トランジスタが示されている。

外部ベース領域は、絶縁材料の２つの層の間にドープさ
れた材料のコンタクト／側壁を形成し、そして、外部ベ
ース領域を形成するために、コンタクトから不純物を拡
散することによって作られている。

米国特許第４．　３　１．　９　９　３　２号は、エミ
ツタ、内部ベース及び隆起したサブコレクタ領域を形成
するために使用される拡散用のウインドウ、またはイオ
ン注入用ウインドウに対して自己整列された多結晶シリ
コンのベース・コンタクトを使用することによって形成
されたバイポーラ・トランジスタが示されている。この
特許において、多結晶シリコンは、表面を二酸化シリコ
ンで被った後、マスクとしての拡散用ウインドウ、また
はイオン注入用ウインドウの側壁に沿って、下層の外部
ペース領域を形成するために、自己整列された不純物源
として使用されている。

米国特許第４１５７２６９号は、多結晶シリコン材料で
形成されたベース・コンタクトと、多結晶材料、または
金属で作られたエミツタ・コンタクトを製造する方法が
示されている。この特許において、単一のマスクの開孔
が、ベース・コンタクトとエミツタとを画定する方法を
使用することによって、エミツタ・コンタクトがベース
・コンタクトに自己整列される。

米国防衛公開特許出願第Ｔ　１　０　４　１　０　２号
は、多結晶シリコンのベース・コンタクトを有するバイ
ポーラ・トランジスタを作る方法を示しており、この方
法において、外部ベース領域は外部拡散される。多結晶
シリコンのコンタクトは、エミツタ領域と自己整列され
る。

バイポーラ・トランジスタのデバイスの寸法を小さくす
ることと、密度を高くすることとの改良は、デバイス容
量と、寄生作用とに起因するデバイス速度を制限する要
素を改善する。垂直デバイスにおいて、ベースの電気的
コンタクトに対する基板容量は、デバイスの速度を制限
する寄生デバイス作用を発生する傾向がある。また、製
造プロセスで知られている固有の不備によって惹起され
るベース及びエミツタ領域における対称性の欠如は、こ
れらの寄生作用を発生する傾向があり、これもまた、デ
バイスのスイッチ速度を制限することになる。

Ｃ．発明が解決しようとする課題 本発明の目的は、新規なバイポーラ・トランジスタ及び
その製造方法を提供することにある。

本発明の他の目的は、従来のバイポーラ・トランジスタ
に比較して、高い速度を持つ新規なバイポーラ・トラン
ジスタを提供することにある。

本発明の他の目的は、従来のバイポーラ・トランジスタ
に比較して、小さいデバイス容量と、少ない寄生作用と
を持つバイポーラ・トランジスタを提供することにある
。

本発明の他の目的は、超薄型のベース領域を持つ新規な
バイポーラ・トランジスタを提供することにある。

本発明の他の目的は、高度な対称性を持つ新規なバイポ
ーラ・トランジスタを提供することにある。

本発明の他の目的は、通常の半導体製造技術を用いて、
経済的に実行することの出来る上述のバイポーラ・トラ
ンジスタを製造する方法を提供することにある。

Ｄ．課題を解決するための手段 本発明に従って、新規なバイポーラ・トランジスタの製
造方法が与えられ、その方法は、第１の導電型の第１の
領域を含む半導体基板を準備する工程と、第１の領域の
面上に絶縁性材料の層を形成する工程と、絶縁性材料の
層の上に導電性材料の層を形成する段階と、第１の領域
の露出部分に結合する垂直な側壁を形成するために、絶
縁性及び導電性材料の層をパターン化する工程と、ペー
ス領域が導電性材料の層と電気的に接続されるように、
第１の領域の露出した面及び側壁の部分の上に第２の導
電型のベース領域をエピタキシャルに被着する段階とを
含んでいる。

ベース領域をエピタキシャルに被着する工程は、第１の
領域の露出部分を被うベース領域の部分が単結晶であり
、側壁を被うベース領域の部分が多結晶であるように、
化学的蒸着（　ＣＶＤ　）処理によって遂行されること
が望ましい。

本発明の他の特徴に従って、バイポーラ・トランジスタ
が与えられ、その構造は、第１の導電型の第１の領域を
含む半導体基板と、第１の領域の面上の絶縁性材料の層
と、絶縁性材料の層−１−の導電性材料の層と、第１の
領域の露出した部分に結合した垂直な側壁を画定するた
めに、絶縁性及び導電性材料の層中に設けられたパター
ン化された開孔と、ベース領域が導電性材料の層の露出
した面と電気的に接続されるように、第１の領域の面と
、側壁のトに被着された第２の導電型のエピタキシャル
のベース領域とで構成されている。

本発明の実施例において、第１の領域の露出した部分を
被うベース領域の部分は、単結晶であり、上記の側壁を
被うベース領域の部分は、多結晶である。ベース領域は
ＣＶＤ処理で形成されるのが好ましい。

Ｅ，実施例 ＮＰＮ型のバイポーラ・トランジスタＣこついて以下Ｃ
こ本発明の実施例を説明する６プれども、本発明は、反
対の導電型不純物を代替すれば、Ｐ　Ｎ　１１）バイポ
ーラ・トランジスタに適用出来ることは当業者には自明
のことである。

第ＩＡ図及び第ＩＢ図を参照すると、埋め込まれたＮ十
型のサブコレクタ領域１２で被われたＰ型の基板領域を
含む半導体スラブ、即ち半導体チツプ上のバイポーラ・
トランジスタ５０が示されている。デバイス領域１２の
上部表面上に形成され、エピタキシャル成長された半導
体領域は、領域１２の表面を被ったＮ一型のコレクタ領
域１４と、サブコレクタ領域１２の表面を被い、且つコ
レクタ領域とは絶縁されたＮ＋型のサブコレクタ領域１
２とを与えるために処理される。例えば、コレクタ領域
１４は、薄くドープされたシリコンのエピタキシャル層
を通常の処理方法で成長させた後に、通常のマスク処理
と、イオン注入処理と、ドライフ・イン処理とによって
形成される。サブコレクタ到達領域１６は、所定のＮ十
型の導電性を達成するために、例えば、上述のエピタキ
シャル・シリコンの深いイオン注入のドーピングによっ
て形成することが出来る。この代案として、領域１４及
び１６は、後者の適当なドーピングδこよって直接にサ
ブコレクタ領域１２中に形成することが出来る。

例えば、二酸化シリコンを埋め込んだ浅い隔離トレンチ
１　８　Ｂ、１８Ｃは、サブコレクタ領域１２の上面と
ほぼ等しい厚さを持ち、領域１４及び１６を取り囲んで
、これらを電気的に絶縁している。例えば、二酸化シリ
コンが埋め込まれ、基板領域１０まで到達した深い隔離
トレンチ１８Ａは、シリコンの同じスラブ上に設けられ
た他のデバイスから１・ランジスタ５０を電気的に絶縁
するために、トランジスタ５０を取り囲んでいる。

少なくとも隔離トレンチ１．８Ａ、１８Ｂと、Ｎ一型の
コレクタ領域１４のほぼ平坦な上表面とは、以下のよう
な順序で、全体として水平な５つの層を含んでいる。こ
の５つの層とは、酸化物の絶縁層２０と、窒化物、オキ
シ窒化物、または窒化物酸化物の絶縁層２２と、高くド
ープされた多結晶シリコン、ポリシード（　ｐｏｌｙｃ
ｉｄｅ　）、または耐火性材料の導電層２４と、酸化物
の絶縁層２６と、窒化物の絶縁層２８とである。５つの
層２０、２２、２４、２６、２８のすべては、コレクタ
領域１４の上面全体の」一で位置付けられ、全体として
垂直な側壁を持つ閤孔３０を与えるようにパターン化さ
れる。上部の２つの材料層２６、２８は、開孔３０から
横方向に離隔し、導電層２４の部分を露出するための開
孔４３を与えるためにバタン化される。

開孔３０の中に露出し、薄くエピタキシャル成長され、
弱くドーブされた半導体ベース領域、゜２は、領域１４
の上面を被った水平に露出した単結晶層３２Ａと、垂直
に配列された多結晶シリコン層、即ち側壁３２Ｂとを含
んでおり、側壁３２Ｂは、層２０、２２の垂直エッジ」
一Ｌこ延び、層２４の垂直エッジと接触し、そして層２
６の下面の直下で終端するのが望ましい。ベース領域３
２は、例えばエピタキシャル・シリコン、またはシリコ
ンーゲルマニウムで構成される。更に、ベース領域３２
は、水平層３２Ａからの不純物がコレクタ領域１４の方
に拡散していることを示す破線３２Ｃによって示された
領域を含んでいる。領域３２Ｃのエッジが開孔３０によ
って画定された側壁を越えて横方向に延びていることに
は注意を払う必要がある。

例えば、１５０オングストロームの厚さの酸化物層であ
り、湿式蝕刻の反応イオン蝕刻（ｒｅａｃｔｉｖｅ　ｉ
ｏｎ　ｅｔｃｈ−Ｒ　Ｉ　Ｅ　）の停止部の側壁３４は
、ベース領域３２の垂直層３２■３の上を被い、そして
更に、水平な単結晶性のベース領域３２Ａの」−に短い
長さだけ延びたＬ字形の脚部を含んでいる。Ｒ　Ｉ　Ｆ
．で蝕刻可能で、電気的に絶縁性の側壁３６は、側壁３
４の上と、層２６、２８の垂直エッジとを被っている。

側壁３６は、例えば、６００オングストロームの厚さの
全体としてＬ字形の第１の層３６Ａと、第１の層３６Ａ
の上を被う６００オングストロームの厚さの酸化物の第
２の層３６１３とを含んでいる。

上述したように、側壁層３４、３６Ａ、３６１３と同じ
構造の側壁層３８は、サブコレクタの到達領域１６から
僅かな距離だけ隔たった所で、層２０、２２、２４、２
６、２８の垂直エッジ上を被っている。

第１Ａ図及び第ＩＢ図を参〇？｛して更に説明を続ける
と、Ｎ十型不純物でドープされた多結晶シリコンにより
形成されたエミツタ領域４０は、べ一ス領域３２Ａと、
側壁３６と、窒化物層２８との上に位置付けられている
。代案として、エミツタ領域４０は、Ｎ十型の単結晶の
エピタキシャル層であってもよい。金属のベース・コン
タクト４４は、開孔４３中に露出した多結晶シリコン層
２４の領域と電気的接続を形成している。金属のエミツ
タ・コンタクト及びコレクタ・コンタクト４５、４６は
、エミツタ領域４０の上面と、サブコレクタの到達領域
１６の上面とに電気的接続を形成している。

上述したような態様で、垂直ベース領域３２Ｂは、ドー
プされた導電性多結晶シリコン層２４と電気的接続を作
っており、転じて、この多結晶シリコン層２４は、金属
のベース・コンタクト４４と電気的接続を構成している
。水平のベース領域３２Ａは、内部のベースとして機能
し、他方、垂直のベース領域３２Ｂと、導電性多結晶シ
リコン層２４の相互接続部分とは、外部ベースとして機
能する。

導電性多結晶シリコン層２４は、絶縁層２０、２２を介
在させることによってコレクタ領域１４の表面から間隔
を開けられているので、デバイス５０のベースーコンタ
クト／エピタキシャル領域の容量は、従来のデバイスの
容量よりも通かに低い容量である。多結晶シリコン層２
４と、エピタキシャル成長で形成された垂直のベース領
域３２Ｂとの間の電気的接続の非拡散の性質によって、
更に低くなった容量が与えられる。

トランジスタ５０の構造に固有の小さな容量は、従来の
デバイスと比較して、動作速度（即ちスイッチング速度
）の著しい増加を与える。ベース領域３２は、超薄型の
領域（２００乃至５００オングストロームの程度）で与
えられ、そして高度な対称形を持っている。

第２図乃至第９図を参照して、バイポーラ・トランジス
タ５０の製造方法の実施例を以下に説明する。説明の簡
明を期するために、第１図の各図で使用した参照数字は
、トランジスタの同一部分を示す場合には、第２図乃至
第９図でも同一の参照数字を用いている。

第２図に示されたように、Ｎ＋型のサブコレクタ領域１
２によって被われているＰ一型の基休領域１０を持って
いる半導体のシリコン・ウエハ上に上述のデバイスが作
られる。ウエハの最初の材料は、例えば＜１００＞の結
晶軸を持つ種結晶を用いて、硼素のようなＰ一型の材料
を含むシリコンの熔融体から単結晶のロツドな引上げる
ことによって製造される。このようにして作られたロツ
ドは、次に、表面の結晶軸方向＜　１．　Ｏ　Ｏ　＞軸
を持つ薄いウエハにスライスされる。Ｐ一型のシリコン
のウエハは、１０乃至２０オーム／センチメートルの抵
抗率を持っていることが望ましい。Ｎ十型のサブコレク
タ領域１２は、通常のイオン注入を行い、そして約１．
５ミクロンの範囲の厚さにドライブ・インすることによ
って形成される。

第２図の構造についての説明を続＆−１ると、Ｎ型のコ
レクタ領域１４と、Ｎ十型のサブコレクタ到達領域１６
とは、サブコレクタ領域１２の表面を被って、エピタキ
シャル成長され、弱くドープされた第１のシリコン層（
図示せず）によって形成される。このエピタキシャル層
は、例えば約１．２ミクロンの範囲の厚さにエピタキシ
ャル成長処理によって形成される。このエピタキシャル
成長層の形成の後、浅い隔離トレンチ１８Ｂ、１−　８
　Ｃが、以下のような通常のプロセスによって作られる
。即ち、そのプロセスとは、マスク処理と、浅いトレン
チを形成する蝕刻処理と、露出されたシリコンを酸化さ
せる処理と、二酸化シリコンのような絶縁性材料の層で
酸化されたトレンチを充満する処理と、結果の表面を適
宜の手段で平坦化する処理とである。深い隔離トレンチ
１８Ａが、例えば以下の通常のプロセスによって作られ
る。このプロセスは、深いトレンチを形成するために蝕
刻する処理と、露出されたシリコンの壁を酸化する処理
と、酸化物、または多結晶シリコンのような充填材料で
残りの穴を充填する処理と、結果の隔離トレンチの面を
平坦化する処理とを含んでいる。

Ｎ一型の領域１４は、所望のＮ一型の導電領域を得るた
めに、通常のマスク処理と、イオン注入処理と、ドライ
ブ・イン処理とによって形成される。同様に、Ｎ十型の
領域１６は、所望のＮ十型の導電領域を得るために、通
常のマスク処理と、深いイオン注入処理と、ドライブ・
イン処理とによって形成される。代案として、Ｎ一型及
びＮ十型の領域１４、１６は、上述の隔離と、領域１２
に対して直接にドーピングを適用することによってＮ一
型の領域１２に直接形成することが出来ることには注意
を要する。

第３図において、第２図に示したデバイスの」二表面を
被って５つの層の積層が形成される。酸化物の層２０は
、例えば熱酸化処理によって、約２００オングストロー
ムの厚さに、デバイス表面を直接被って形成される。窒
化物の層２２は、例えば低圧化学的蒸着（　ｌｏｗ　ｐ
ｒｅｓｓｕｒｅ　ｃｈｅｍｉｃａｌ　ｖａｐｏｒｄｅｐ
ｏｓｉｔｉｏｎ−Ｌ　Ｐ　Ｃ　Ｖ　Ｄ　）処理によって
、約２００オングストロームの厚さに、酸化物層２０を
被って形成される。これらの２つの下部層２０、２２は
、主として、下側のデバイス領域からの電気的な隔離を
与えるための機能を持ち、そして、これらの層の材料は
、他の適当な材料によって代替することが出来る。酸化
物層２０は、以下に説明するような方法で、ＲＩＢ蝕刻
の窒化物層２２のための湿式の蝕刻の停止部としての二
次的な機能を持っている。酸化層２０は、他の適当な材
料で代替出来ることは、当業者には自明である。

Ｐ十型の不純物でドープされた多結晶シリコンを含むの
が望ましい導電層２４は、窒化物層２２を被って形成さ
れる。導電層２４は、例えば密閉容器中でドープされた
多結晶シリコンをＬ　Ｐ　Ｇ　ＶＤによって、約２５０
０オングストロームの厚さに形成される。導電層２４は
、主として、次の工程で与えられる電気的なコンタクト
と、次の工程で形成されるベース領域の間の導電性接続
部として機能する。導電層２４は、例えば耐火性材料、
ポリシードな含む他の導電性材料で代替することが出来
る。

導電層２４の形成に続いて、電気的絶縁層２６及び２８
が積層される。絶縁層２６は、例えば■７｝）　Ｃ　Ｖ
　Ｄによって、約１０００オングストロームの厚さに形
成された酸化物であることが望ましい。

絶縁層２８は、例えばＬ　Ｐ　Ｇ　Ｖ　Ｄによって、約
１０００オングストロームの厚さに形成された窒化物で
あることが望ましい。絶縁層２６及び２８の主な役割は
、次に形成される金属コンタクトに対する電気的絶縁体
を与えることである。絶縁層２６及び２８は、同様な性
質を持つ他の材料で代替することが出来る。

第４図において、通常のホトグラフ式マスク（図示せず
）を使用することによって、５つの層を貫通してコレク
タ領域１４の表面に達する開孔８０が画定されることが
示されている。例えばＣＦ４及びＣＦ４＋０２の混合物
を含むＲＩＥプロセスは、層２８、２６、２４、２２を
続げて、異方性的に、且つ選択的に蝕刻し、このＲＩＥ
蝕刻は、下部の酸化物層２０によって効果的に停止され
る。

開孔３０中に露出された酸化物層２０の一部を除去する
ために、例えば湿式蝕刻Ｂ　Ｈ　Ｆ、またはＩ］Ｆが使
用される。本発明によって与えられる利点に従って、次
の工程で露出されるコレクタ領域１４のシリコン面を損
傷しないように、酸化物層２０の湿式蝕刻は、注意深く
且つ選択的に制御される。従って、露出されたシリコン
面は、清浄で、且つ均−・で、理想的な平坦面となる。

本発明のこの特徴は、例えば、ＲＩＥ処理で得られた非
均なシリコン面と関連した問題として良く知られている
問題を解決するものである。この良く知られている問題
とは、例えば予期することの出来ないデバイス動作、及
び寄生デバイス動作を含む。

第５図において、密閉容器中でドープされたエピタキシ
ャル・シリコン（またはシリコンーゲルマニウム）の層
３２は、第４図に示したデバイスの表面を被って均一に
被着される。エピタキシャル・シリコン層３２は超高真
空の化学的蒸着（ＵＨＶ／ＣＶＤ）によって、形成され
るのが好ましい。この処理は、表面を清浄に保つために
、１×１０８以下の超真空中にデバイスを置く必要があ
る。

５６０℃の低い温度が、清浄工程及び被着工程との間で
使用され、被着工程は、約１ミリトルの圧力で遂行され
る。エピタキシャル・シリコン層３２は、毎立方センチ
メートル当り約１×１０１９の所定の弱いドーピングを
与えるために、ホウ化水素（　ｄｉｂｏｒａｎｅ　）の
ようなＰ型ドーパントの存在の下で被着される。

本発明に従ってこのように作られたエピタキシャル・シ
リコン層３２は、コレクタ領域１４の表面を被い、且つ
単結晶で、水平で、内部ベース部分３２Ａと、積層され
た層２０、２２、２４、２６、２８の垂直エッジを被っ
て延びる外部ベースの側壁部分３２Ｂとを含む開孔３０
内のベース領域を与える。次の焼鈍し工程の間で、以下
に説明するエピタキシャル成長で形成されたベース領域
の側壁領域３２Ｂは、多結晶シリコン層２４の隣接垂直
エッジを持つ電気的接続部を形成し、従って、これは、
次に完成されるデバイスのための外部ベース領域を形成
する。この焼鈍し処理の間で、ベース領域３２Ａからの
不純物が外部ベース領域３２Ｃを形成する領域１４の中
に拡散される。

第６図において、このデバイスは、開孔３０中に多結晶
シリコン層２４の上面にほぼ等しい高さを有するレジス
トのプラグ（図示せず）を形成するために、レジストの
酸化を利用して、レジストの平坦化処理が行われる。エ
ピタキシャル・シリコン層３２の露出部分は、水平層３
２Ｂ及び側壁層３２Ａだけを残すように、Ｃ　Ｆ　４プ
ラズマのような等方性シリコン・プラズマ蝕刻を使用し
て除去される。側壁層３２Ａは、ドープされた多結晶シ
リコン層２４のエッジと少なくとも接触して、領域１４
の面から垂直に上方に延びているが、併し、絶縁領域２
６のエッジを被って接触しないのが好ましい。

第７図において、高圧の加熱酸化（ｈｉｇｈｐｒｅｓｓ
ｕｒｅ，　ｔｈｅｒｍａｌ　ｏｘｉｄｅ　−　Ｈ　Ｉ　
Ｐ　Ｏ　Ｘ　）による酸化物の層３４が、ベース領域３
２Ａ、３２Ｂの露出シリコンの上を被って成長される。

ここで、酸化物の層３４は開孔３０の中で、多結晶シリ
コン層２４のエッジの露出したすべての部分を被って成
長されることは注意を要する。

選択的に、プラズマで強化されたＣＶＤ酸化の層（図示
せず）を、エピタキシャル・シリコン層３２（第５図）
の上を被って被着し、そして、ペース領域３２Ａ、３２
Ｂの上を被って形成されるように、レジスト・プラグを
形成した直後で、シリコン層の蝕刻前に、湿式蝕刻する
ことが出来る。

この被覆層は、以下に説明するような絶縁側壁を形成す
るために、絶縁層に加えてか、または絶縁層と共に使用
することが出来る。

積層された層２０、２２、２４、２６、２８の最右端部
分を除去することによって、浅い隔離トレンチ１８Ｃと
、サブコレクタの到達領域１６の上面と、この到着領域
を取り囲む深い隔離トレンチ１８Ａとを露出させるため
に、通常のホトグラフ式マスク（図示せず）が、」二述
のＣＦ４及びＣＦ４＋０２のＲＩＥと、湿式蝕刻処理と
の組み合わせた処理に使用される。

第８図及び細部を示す第ＩＣ図において、酸化物層３４
と、窒化物層３６Ａと、酸化物層３６Ｂとから成る側壁
は、ベース領域３２の側壁層３２Ａの上に順次に形成さ
れる。側壁３６Ａ及び３６Ｂは、例えば窒化物及び酸化
物に適合したＣＶＤを行った後、側壁を残すための異方
性ＲＩＥ処理を施すことによって形成される。酸化物層
は窒化物層３６Ａの被覆とは異なった蝕刻特性を持って
いるので、例えばＢ　Ｈ　Ｆを持つ最終湿式蝕刻が、ベ
ース領域３２■３の露出部分を損傷することなく、酸化
物層３４の不要な部分を除去するのに使用される。

側壁３４、３６Ａ及び３６Ｂを形成するのと同時に、上
述の側壁と同じ構造の側壁３８（積層の状態は図示して
いない）、浅い隔離トレンチ１８Ｃを被った層２０、２
２、２４、２６、２８の重直エッジの−１−に形成され
る。

本発明に従って、側壁３６は、外部ベース領域３２Ａか
ら、次に形成されるエミツタ領域を電気的に隔離する機
能を持つが、酸化物層３４は、側壁３６を形成するのに
使用されるＲＩＥ蝕刻処理を停止する機能を持っている
。従って、−１二連の構造に使用された材料は、上述し
た機能を有する他の任意の材料ｔこ置換することが出来
るのは、当業者Ｃこは自明な事柄である。

第９図において、側壁３６の形成に続いて、Ｎ十型の不
純物でドープされた多結晶シリコンのエミツタ領域４０
が、ベース領域３２Ｂと、側壁３６と、層２８の」二部
表面の部分とを被って形成される。エミツタ領域４０は
、約２０００オングストロームの厚さに、例えばドープ
されていない多結晶シリコン（図示せず）のＩ＝　Ｐ　
Ｃ　Ｖ　Ｄ層を、先ず形成することによって準備される
。砒素イオンが、例えば毎立方セン千メートル当り約１
×１０２１原子の濃度で、所定の値のドーバンｌ〜濃度
を達成するために、多結晶シリコン中にイオン注入され
、焼鈍される。この焼鈍し処理の間で、強くドープされ
たＰ十型の層２４は、弱くドープされたベース領域の側
壁３２Ｂと電気的な接続部を形成する。これと同時に、
ベース領域３２Ａからの不純物は、領域３２Ｃを形成す
るために、コレクタ領域１４中に拡散される。

次に、ドープされた多結晶シリコンは、通常のホトグラ
フ・マスク処理によりパターン化され、蝕刻処理により
第９図に示したエミツタ領域が与えられる。

第１Ａ図及び第１Ｂ図のバイポーラ・トランジスタ５０
を完成するために、通常のボトグラフ用のマスクを使用
して、層２４に開孔４３を開げる。

スパッタリングのような金属被着処理を使用して、ベー
ス、エミツタ及びコレクタのコンタクトが設げられる。

開孔４３を設げるために、例えばｃｒ７４のような蝕刻
剤を使用することが出来る。金属のコンタクト４４、４
５、４６は、例えばチタン及びアルミニウムの合金から
形成することが出来る。

以−し、超薄型のベース領域の特徴と、高度の対称性の
構造と、下部のエピタキシャル／基休領域から電気的に
良好に隔離されている外部ベース領域とを有するバイポ
ーラ・トランジスタと、そのトランジスタを製造するた
めの自己整列の方法について説明した。本発明σ片ト述
の特徴は、容量を減少し、寄生作用を減少し、その結果
、スイッチ速度を増加することが出来る。本発明は、経
済的で、既知の半導体処理技術を利用することが出米、
そして、半導体論理回路や、メモリ・チップの製造の分
野Ｌこ適用することが出来る。

Ｆ．発明の効果 以上説明したように、本発明は、容量が小さく、月つ寄
生作用が減少され、スイッチ速度が速いバイポーラ・ト
ランジスタを提供する。

【図面の簡単な説明】

第１Ａ図は本発明を適用して製造されたバイポーラ・ト
ランジスタの断面図、第１Ｂ図は第１Ａ図に示したバイ
ポーラ・トランジスタの平面図、第２図乃至第９図は第
ＩＡ図及び第１Ｂ図に示したバイポーラ・トランジスタ
の製造工程を説明するために、製造工程のステップを順
番に示したデバイスの断面図である。 １０・・・・基板領域、１２・・・・サフ“コレクタ領
域、１４・・・・コレクタ領域、１６・・・・サブコレ
クタ到達領域、１８Ａ・・・・深い隔離トレンヂ部分、
１８Ｂ、１８Ｃ・・・・浅い隔離トレンチ部分、２０、
２２、２６、２８・・・・絶縁層、２４・・・・導電層
、３０、４３・・・・開孔、３２・・・・エピタキシャ
ルのペース領域、３２Ａ・・・・単結晶シリコン層の内
部べ一ス領域、３２Ｂ・・・・多結晶シリコン層の側壁
、３４、３６Ａ、３６Ｂ、３８・・・・側壁、４０・・
・・エミツタ領域、４４・・・・ベース・コンタクト、
４５・・・・エミツタ・コンタクト、５０・・・・バイ
ポーラ・トランジスタ。 出　願　人　　インターナショナル・ビジネス・マシー
ンズ・コーポレーション 代　理　人　　弁理士　　山　　本　　仁　　朗（外１
名） 手続補正書（龍） ＸＩＺ成２年　６Ｊ］４ Ｑ、＋！ｆｆ’ｌ庁侵宮　　古　　１．ｌ．１　　　　
文　　毅　　殿１ヨ１ 事件の表示 平成２年　特許願　第　２　９　７　５　９号２　発明
の名称 バイボーラ−１・ランジスタ及びその製造方法３　袖正
をずる名 事件との関係　　１、ケ誦出願人 住所　アメリカ合衆国］　０５０４、ニューヨーク州ア
ーモンク（番地なし） 名称　インターナショナル・ビジネス・マシーンズ・コ
ーポレーション ４　　代　　理　　人 ６　補正の対象 明８１１１書の図面の簡単な説明の欄 ７．補正の内容 明細書の第３０ページ第８行の「第１　１３図は」から
同ページ第９行の「のＸ１！面図、」までの記・代を以
下のとおりに補正する。 「第ＩＢ図は第１Ａ図に示したバイボーラ・Ｉ・ランジ
スタの平面図、第ＩＣ図は第１Δ図の部分拡大図、」

Claims (4)

【特許請求の範囲】
1. （１）第１の導電型の第１の領域を含む半導体基板を準
   備する工程と、 上記第１の領域の表面の上に絶縁性材料の層を形成する
   工程と、 絶縁性材料の上記層の上に導電性材料の層を形成する工
   程と、 上記第１の領域の露出部分に結合する垂直な側壁を形成
   するために、絶縁性及び導電性材料の上記層をパターン
   化する工程と、 ベース領域が導電性材料の上記層と電気的に接続される
   ように、上記第１の領域の上記露出した面及び上記側壁
   の部分の上に第２の導電型のベース領域をエピタキシャ
   ルに被着する工程と、からなるバイポーラ・トランジス
   タの製造方法。
2. （２）第１の導電型の第１の領域を含む半導体基板を準
   備する工程と、 上記第１の領域の表面上に第１の蝕刻特性を持つ絶縁性
   材料の第１の層を形成する工程と、絶縁性材料の上記第
   １の層の上に第２の蝕刻特性を持つ絶縁性材料の第２の
   層を形成する工程と、絶縁性材料の上記第２の層の上に
   導電性材料の第１の層を形成する工程と、 導電性材料の上記第１の層の上に絶縁性材料の第３の層
   を形成する工程と、 絶縁性材料の上記第１の層の部分を露出させるために、
   導電性材料の上記第１の層と、絶縁性材料の上記第２及
   び第３の層とを第１の蝕刻剤で蝕刻する工程と、 上記第１の領域の面の露出部分に結合した垂直な側壁を
   形成するために、絶縁性材料の上記第１の層の露出され
   た部分を蝕刻する工程と、 ベース領域が導電性材料の上記層と電気的に接続される
   ように、上記第１の領域の面と、上記側壁の部分との上
   に第２の導電型のベース領域をエピタキシャルに被着す
   る工程と、 上記ベース領域の垂直部分と、上記側壁の露出部分との
   上に絶縁スペーサを形成する工程と、上記ベース領域と
   上記スペーサの上に上記第１の導電型の第２の領域を形
   成する工程と、 からなるバイポーラ・トランジスタの製造方法。
3. （３）第１の導電型の第１の領域を含む半導体基板と、 上記第１の領域の面上の絶縁性材料の層と、絶縁性材料
   の上記層上の導電性材料の層と、上記第１の領域の露出
   した部分に結合した垂直な側壁を画定するために、絶縁
   性及び導電性材料の上記層中に設けられたパターン化さ
   れた開孔と、ベース領域が導電性材料の上記層の上記露
   出した面と電気的に接続されるように、上記第１の領域
   の面と、上記側壁の上に被着された第２の導電型のエピ
   タキシャルのベース領域と、 からなるバイポーラ・トランジスタ。
4. （４）第１の導電型の第１の領域を含む半導体基板と、 上記第１の領域の面を被う絶縁性材料の第１の層と、 絶縁性材料の上記第１の層を被う絶縁性材料の第２の層
   と、 絶縁性材料の上記第２の層を被う導電性材料の第１の層
   と、 絶縁性材料の上記第１の層を被う絶縁性材料の第３の層
   と、 上記第１の領域の面の露出部分を結合する垂直な側壁を
   形成するために、導電性材料の上記第１の層と、絶縁性
   材料の上記第１、第２及び第３の層との中で画定された
   開孔と、 ベース領域が導電性材料の上記第１の層と電気的に接続
   されるように、上記第１の領域の面の上記露出された部
   分と、上記側壁の部分との上に被着された第２の導電型
   のエピタキシャルのベース領域と、 上記ベース領域の垂直部分と、上記側壁の露出部分との
   上に設けられた絶縁スペーサと、 上記スペーサと、上記ベース領域の露出部分との上に設
   けられた上記第１の導電型の第２の領域と、 からなるバイポーラ・トランジスタ。