DE19845787A1 - Bipolartransistor und Verfahren zu seiner Herstellung - Google Patents
Bipolartransistor und Verfahren zu seiner HerstellungInfo
- Publication number
- DE19845787A1 DE19845787A1 DE1998145787 DE19845787A DE19845787A1 DE 19845787 A1 DE19845787 A1 DE 19845787A1 DE 1998145787 DE1998145787 DE 1998145787 DE 19845787 A DE19845787 A DE 19845787A DE 19845787 A1 DE19845787 A1 DE 19845787A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- bipolar transistor
- region
- germination
- nucleation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000009413 insulation Methods 0.000 title claims abstract description 12
- 238000005516 engineering process Methods 0.000 title abstract description 8
- 230000006911 nucleation Effects 0.000 title abstract 6
- 238000010899 nucleation Methods 0.000 title abstract 6
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000000407 epitaxy Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000035784 germination Effects 0.000 claims description 24
- 239000012212 insulator Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000002513 implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000001654 germ layer Anatomy 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
Abstract
Die Erfindung bezieht sich auf einen Bipolartransistor sowie ein Verfahren zu seiner Herstellung. Aufgabe der Erfindung ist es, einen Bipolartransistor und ein Verfahren zu seiner Herstellung vorzuschlagen, bei dem für eine Einfach-Poly-Silizium-Technologie mit differentieller Epitaxie zur Basisherstellung die Nachteile konventioneller Anordnungen überwunden werden, um insbesondere die Hochgeschwindigkeitseigenschaften eines Bipolartransistors weiter zu verbessern. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß durch Aufbringen einer geeigneten Schicht mit guten Bekeimungseigenschaften für die Si-Abscheidung und isolierenden Eigenschaften auf die eigentliche Isolatorschicht, die Bekeimung bei der differentiellen Epitaxie verbessert und damit die Poly-Siliziumschicht auf dem Isolatorgebiet mit größerer Dicke abgeschieden wird. Die größere Dicke der Poly-Siliziumschicht wird durch eine bessere Bekeimung erreicht, die eine Verkürzung der Induktionsperiode (Totzeit) für die Abscheidung auf der Isolatorschicht bewirkt. Die bessere und gleichmäßigere Bekeimung der Ankeimschicht führt zu einer homogenen Abscheidung. Es entstehen Schichten mit gleichmäßiger Kornstruktur und geringer Oberflächenrauhigkeit. Dadurch werden gleichmäßige elektrische Eigenschaften erreicht.
Description
Die Erfindung bezieht sich auf einen Bipolartransistor sowie ein Verfahren zu seiner
Herstellung.
Ein wichtiges Einsatzgebiet vertikaler Bipolartransistoren sind Hochgeschwindigkeits
anwendungen. Um die Leistungsfähigkeit der Transistoren im Bereich höchster
Geschwindigkeiten zu verbessern, ist der Einfluß parasitärer Komponenten, d. h.
Widerständen oder Kapazitäten, zu reduzieren. Daher sind sowohl möglichst leitfähige
Verbindungen zwischen den Metallkontakten und der aktiven (inneren) Transistorregion als
auch eine minimierte passive Transistorfläche erforderlich.
Um diese Forderungen zu erfüllen, werden lateral skalierte, sogenannte "Doppel-Poly-
Silizium-Technologien" in modernen Verfahren zur Herstellung von vertikalen
Bipolartransistoren eingesetzt. In solchen Technologien ist es möglich, den Basiskontakt und
Teile der hochleitfähigen Poly-Silizium-Verbindung zwischen Kontakt und innerer Basis über
isolierten Gebieten anzuordnen. Allerdings sind diese konstruktiven Vorteile gegenüber
"Einfach-Poly-Silizium-Technologien" mit solchen Nachteilen wie zusätzlicher
Prozeßkomplexität und erhöhten Kontaktwiderständen verbunden. Diese Nachteile stehen im
Zusammenhang mit der erforderlichen Ätzung des Poly-Siliziums im aktiven
Transistorbereich sowie der Diffusion von Dotanden aus der hochdotierten Poly-Silizium-
Schicht in das einkristalline Basisanschlußgebiet. Da das Poly-Silizium für den Basisanschluß
über dem aktiven Transistorgebiet mit Hilfe von Trockenätztechniken entfernt wird und keine
Selektivität zum darunterliegenden einkristallinen Silizium besteht, kommt es zu
Schädigungen der freigelegten Silizium-Oberfläche. Oberflächenrauhigkeit, Störungen der
Gitterstruktur und Eindringen von Fremdstoffen sind die Folge.
Es sind verschiedene Ansätze vorgestellt worden, um diese Probleme zu überwinden.
Zum Beispiel werden Ätzstoppschichten zum Schutz der Emitterregion eingesetzt, um
Probleme beim Trockenätzen zu lösen. Zusätzlicher Aufwand ist nötig, um eine Selbstjustage
von Emittergebiet und Ätzstoppschicht zu gewährleisten.
Durch den Einsatz epitaktischer Prozesse konnten neuerdings die Hochgeschwindigkeits
eigenschaften weiter verbessert werden. Dabei wird die in-situ Dotierung während der
Abscheidung genutzt, um geringere Basisweiten, d. h. geringere Dicken der Basisschichten
und geringere Basisschichtwiderstände, zu erreichen.
Einen zusätzlichen Freiheitsgrad bei der Einstellung von Basisschichtwiderstand und
Stromverstärkung und damit zur Optimierung der Hochgeschwindigkeitseigenschaften
gewinnt man durch die Abscheidung von Heteroschichten.
Das Konzept einer Doppel-Poly-Silizium-Technologie mit Ätzstoppschicht ist auch im Falle
epitaktisch eingebrachter Basisschichten mit Hilfe der sogenannten selektiven Epitaxie
verwirklicht worden. Bei der selektiven Epitaxie wird durch die Abscheidebedingungen
sichergestellt, daß nur auf unbedeckten Halbleiteroberflächen epitaktisches Wachstum eintritt.
Verwendet man differentielle Epitaxie, bei der Siliziummaterial sowohl auf Halbleiter- als
auch auf Isolationsgebieten abgeschieden wird, können gleichzeitig die innere Basis und die
Verbindung zu einem auf Isolatorgebiet befindlichen Basiskontakt (Basisanschlußgebiet)
erzeugt werden. Damit entfällt im allgemeinen die Notwendigkeit für eine zusätzliche Poly-
Silizium-Schicht. Die resultierende quasi Doppel-Poly-Silizium-Anordnung erlaubt, den
Prozeß zu vereinfachen.
Gegenüber einem vollständigen Doppel-Poly-Prozeß ist man jedoch mit dem Nachteil
konfrontiert, daß man die Dicke der Epitaxieschicht im aktiven Transistorbereich nicht
unabhängig von der Dicke der Siliziumschicht im Basisanschlußgebiet bzw. auf den
Isolatorgebieten einstellen kann. Bedingt durch die schlechte Bekeimung der üblicherweise
verwendeten SiO2-Schicht als Isolatorschicht, ist die polykristalline Schicht in der Regel
dünner als die epitaktisch gewachsene Schicht. Bezüglich der Epitaxieschichtdicke ergeben
sich zwei unterschiedliche Forderungen. Innerhalb des Emitterbereiches sollte eine
hinreichend geringe Schichtdicke zwischen dem hochdotierten Emitter und der Basis
vorhanden sein. Im äußeren Basisgebiet ist eine größere Dicke von Vorteil, um geringe
Widerstände des Basisanschlusses zu ermöglichen.
Aufgabe der Erfindung ist es, einen Bipolartransistor und ein Verfahren zu seiner Herstellung
vorzuschlagen, bei dem für eine Einfach-Poly-Silizium-Technologie mit differentieller
Epitaxie zur Basisherstellung die beschriebenen Nachteile konventioneller Anordnungen
überwunden werden, um insbesondere die Hochgeschwindigkeitseigenschaften eines
Bipolartransistors weiter zu verbessern, leitfähige Verbindungen zwischen den
Metallkontakten und der aktiven (inneren) Transistorregion als auch eine minimierte passive
Transistorfläche herzustellen, gleichzeitig zusätzliche Prozeßkomplexität und erhöhte
Kontaktwiderstände zu vermeiden, ohne Einschränkungen für die üblicherweise verwendeten
Temperaturen für die differentielle Epitaxie in Kauf nehmen zu müssen.
Weiterhin ist es Aufgabe der Erfindung, daß die Homogenität der Abscheidung verbessert, die
Korngrößenverteilung bei polykristallinen Schichten gleichmäßiger und damit die
Oberflächenrauhigkeit reduziert wird, um gleichmäßige elektrische Eigenschaften zu
erreichen.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß durch Aufbringen einer geeigneten
Schicht mit guten Bekeimungseigenschaften für die Si-Abscheidung und isolierenden
Eigenschaften auf die eigentliche Isolatorschicht, die Bekeimung bei der differentiellen
Epitaxie verbessert und damit die Poly-Siliziumschicht auf dem Isolatorgebiet mit größerer
Dicke abgeschieden wird. Die größere Dicke der Poly-Siliziumschicht wird durch eine bessere
Bekeimung erreicht, die eine Verkürzung der Induktionsperiode (Totzeit) für die Abscheidung
auf der Isolatorschicht bewirkt. Die bessere und gleichmäßigere Bekeimung der
Ankeimschicht führt zu einer homogenen Abscheidung. Es entstehen Schichten mit
gleichmäßiger Kornstruktur und geringer Oberflächenrauhigkeit. Dadurch werden
gleichmäßige elektrische Eigenschaften erreicht.
Anstatt einer Poly-Siliziumschicht liegt auch die Verwendung einer amorphen Siliziumschicht
im Bereich der Erfindung. Ein Einfach-Poly-Silizium-Bipolartransistor mit epitaktisch
hergestellter Basis gemäß der Erfindung erlaubt eine Reduktion der externen
Basiswiderstände, ohne eine Verschlechterung der Emittereigenschaften in Kauf nehmen zu
müssen. Bedingt durch die unterbrechungsfreie Abscheidung von innerem und äußerem
Basisanschluß treten keine Grenzflächenprobleme beim Basisanschluß auf.
Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung und
den Zeichnungen hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu
mehreren in Form von Unterkombinationen schutzfähige Ausführungen darstellen, für die hier
Schutz beansprucht wird. Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen
dargestellt und wird im folgenden näher erläutert.
Die Zeichnungen zeigen:
Fig. 1 Schematische Darstellung eines Bipolartransistors und
Fig. 2 Schematische Darstellung eines Bipolartransistors nach Fig. 1 während der
Herstellung.
Die Erfindung wird nun im Zusammenhang mit einem Einfach-Poly-Silizium-Prozeß mit
epitaktisch erzeugter Basis beschrieben. Modifikationen dieses Prozesses, wie z. B. Hetero-
Epitaxie, oder die Einbindung in eine Bipolar-CMOS-(BiCMOS)-Technologie sind ebenfalls
möglich.
Fig. 1 zeigt schematisch einen Bipolartransistor 10 gemäß der Erfindung. Auf dem
halbleitenden Substratgebiet 11 vom Leitfähigkeitstyp I ist ein Kollektorgebiet vom
Leitfähigkeitstyp II erzeugt worden. Sind Emitter und Kollektor z. B. n-leitend, ist die Basis
vom p-Typ bzw. umgekehrt. Es sind mehrere Verfahren bekannt, die eine geeignete
Kollektordotierung liefern. Dazu zählen zum Beispiel der in Fig. 1 gezeigte Aufbau mit einer
hochdotierten, vergrabenen Schicht 12 und einer schwächer dotierten Epitaxieschicht 13, aber
auch implantierte retrograde Wannen. Feldisolationsgebiet 14 trennt im hier dargestellten
Beispiel den Bipolartransistor von anderen, in der Figur nicht dargestellten Bauelementen und
auch den Kollektoranschlußbereich vom aktiven Transistorgebiet. Es sind auch andere
geeignete Isolationstechniken bekannt, wie z. B. verspacerte Mesa-Anordnungen. Wahlweise
kann ein Schachtimplantat 20 eingesetzt werden, um den Widerstand zwischen der aus
hochdotiertem Poly-Silizium bestehenden Kontaktschicht 21 und der vergrabenen Schicht 12
zu verringern. Auf dem Isolationsgebiet befindet sich eine Schicht mit sehr gutem
Bekeimungsvermögen und isolierenden Eigenschaften (Ankeimschicht) 28. Vorzugsweise
wird dafür Siliziumnitrid verwendet. Es sind aber auch andere Schichten möglich.
Eine Epitaxieschichtfolge, bestehend aus Pufferschicht 15, in-situ dotierter Basisschicht 16
vom Leitfähigkeitstyp I sowie aus der Deckelschicht 17, bedeckt die Emitterregion im aktiven
Transistorbereich und mindestens einen Teil des Isolationsgebietes versehen mit der
Ankeimschicht 28. Die außerhalb des aktiven Transistorgebietes strukturierte Epitaxieschicht
ist mit einem Dielektrikum 18 bedeckt.
Als wesentlich im Sinne der Erfindung ist die Verwendung einer dicken polykristallinen
Schicht auf dem Isolatorgebiet anzusehen. Die speziellen Werte für die Dicke, den
Dotandengehalt sowie die Materialzusammensetzung der Basis sind entsprechend den
Erfordernissen der Funktion des Bipolartransistors einzustellen und unterliegen bezüglich
dem Wesen der Erfindung keinen besonderen Anforderungen. Im dargestellten Beispiel
besteht die Basisschicht aus Silizium, ist mit 2.1018 cm-3 p-dotiert und sei 40 nm dick. Es
können aber auch andere Materialkompositionen und Dotierungsprofile verwendet werden.
Der Einsatz einer dünnen Deckelschicht 17 über der Basisschicht ist möglich, aber nicht
wesentlich für die vorliegende Erfindung. Die Dotierung des Emitters im einkristallinen
Silizium wird durch Ausdiffusion von Dotierstoff 22 aus der hochdotierten Poly-Silizium-
Kontaktschicht 21 sichergestellt. Die abgeschiedene Dicke der Deckelschicht 17 kann
typischerweise 50 nm betragen.
Während die Puffer-, Basis und Deckelschicht einkristallin über dem Silizium-Substrat
wachsen, entstehen polykristalline Schichten 19 über dem mit der Ankeimschicht 28
versehenen Isolationsgebiet 14. Durch die Verwendung der Ankeimschicht 28 wird die Dicke
der abgeschiedenen polykristallinen Schicht vergrößert. Außerhalb der den aktiven
Transistorbereich überlappenden Poly-Silizium-Kontaktschicht 21 ist die Dotierung im
Basisanschlußgebiet zusätzlich durch Implantation 23 vergrößert worden. Die
Isolationsschicht 24 trennt Emitter-, Basis- und Kollektorkontakt. Vervollständigt wird der
Transistoraufbau durch Metallkontakte für Emitter 25, Basis 26 und Kollektor 27.
Anstatt einer polykristallinen Schicht 19 ist in Abwandlung dazu auch eine amorphe Schicht
verwendbar.
Im folgenden wird die Herstellung eines Bipolartransistors gemäß der Erfindung dargelegt.
Ausgangspunkt für das erfindungsgemäße Verfahren ist der in Fig. 2 dargestellte Aufbau. In
p-dotiertes Silizium-Substrat 11 wird nach photolithographischer Strukturierung eine
hochdotierte n-Schicht 12 per Implantation eingebracht und ausgeheilt. Anschließend wird
epitaktisch eine schwach dotierte n-Schicht 13 abgeschieden. Übliche Prozeßschritte
definieren das aktive Gebiet und erzeugen in den verbleibenden Gebieten Isolationsgebiete 14
(z. B. LOCOS). Danach wird ganzflächig eine Ankeimschicht 28 abgeschieden und über dem
aktiven Transistorgebiet geöffnet. Vorzugsweise wird für die Ankeimschicht 28 Siliziumnitrid
verwendet. Mit Hilfe der differentiellen Epitaxie wird die Pufferschicht 15, die
Basisschicht 16 und die Deckelschicht 17 abgeschieden. Durch die Verwendung der
Ankeimschicht 28 wird die Bekeimung im Isolatorgebiet verbessert. Dadurch wird die Totzeit
für die Abscheidung auf dem Isolatorgebiet reduziert. Als Resultat ist die polykristalline
Schicht 19 auf dem Isolator wesentlich dicker als bei der Abscheidung ohne Verwendung der
Ankeimschicht 28.
Nach photolithographischer Strukturierung einer Maske werden mit Hilfe eines
Plasmaätzschrittes außerhalb des späteren Transistor- und Basisanschlußgebietes die
abgeschiedenen Silizium- bzw. Poly-Silizium-Schichten mit Ätzstopp auf dem
Isolationsgebiet 14 entfernt. Anschließend wird ein Dielektrikum 18, vorzugsweise Oxid,
aufgebracht.
Durch photolithographische Strukturierung einer Lackmaske wird nun das
Kollektoranschlußgebiet freigelegt und der Schachtimplantat 20 eingebracht. Nach dem
Entfernen dieser Lackmaske und der Strukturierung einer weiteren Lackmaske wird im
Kollektoranschlußgebiet wie auch im Emitterbereich die Oxidschicht 18 vorzugsweise
naßchemisch geätzt. Der Prozeß wird fortgesetzt mit der Abscheidung einer amorphen
Siliziumschicht. Diese kann bereits in-situ während oder im Anschluß an die Abscheidung
durch Implantation dotiert werden. Mit einem Lithographieschritt werden Emitter- und
Kollektorkontaktgebiet maskiert. In den übrigen Gebieten wird das amorphe Silizium bei
einem Plasmaätzschritt mit Stopp auf der SiO2-Schicht entfernt. Bei der anschließenden
Implantation der Basisanschlußgebiete werden Emitter- und Kollektorkontaktbereich durch
die vorhandene Maskierung geschützt. Nach Entfernen der Maskierung und Abdeckung der
entstandenen Oberfläche mit Oxid folgt eine Temperung zur Ausheilung der
Implantationsschäden sowie zur Formierung des Poly-Emitters. Der Prozeß wird
vervollständigt durch das Öffnen der Kontaktlöcher für Emitter, Basis und Kollektor und eine
Standardmetallisierung für die Transistorkontakte.
In der vorliegenden Erfindung wurde anhand eines konkreten Ausführungsbeispiels ein
Bipolartransistor und ein Verfahren zu seiner Herstellung erläutert. Es sei aber vermerkt, daß
die vorliegende Erfindung nicht auf die Einzelheiten der Beschreibung im
Ausführungsbeispiel eingeschränkt ist, da im Rahmen der Patentansprüche Änderungen und
Abwandlungen beansprucht werden.
Claims (4)
1. Verfahren zur Herstellung eines Bipolartransistors, bei dem auf einer einkristallinen
Substratschicht strukturierte Gebiete, bestehend aus einem Kollektorbereich, sowie
diesen umgebende Isolationsgebiete erzeugt werden und über dem Kollektorbereich eine
einkristalline Schichtfolge abgeschieden wird, dadurch gekennzeichnet, daß für die
Verbesserung der Bekeimung auf dem Isolatorgebiet eine Ankeimschicht (28) mit sehr
gutem Bekeimungsvermögen für Si und isolierenden Eigenschaften erzeugt wird, durch
die bei der differentiellen Epitaxie zur Abscheidung der einkristallinen Schichtfolge im
Emitterbereich eine amorphe oder polykristalline Schicht (19) im Isolatorbereich mit
größerer Schichtdicke erzeugt wird als bei Weglassen der Ankeimschicht (28).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Ankeimschicht (28)
Siliziumnitrid verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in eine
Basisschicht (16) Kohlenstoff oder Sauerstoff als ein diffusionshemmendes Mittel für
die Basisdotierung eingebaut ist.
4. Bipolartransistor mit auf einer einkristallinen Substratschicht angeordneten
strukturierten Gebieten, bestehend aus einem Kollektorbereich, sowie diesen
umgebende Isolationsgebiete und über dem Kollektorbereich angeordneter
einkristalliner Schichtfolge, dadurch gekennzeichnet, daß eine Ankeimschicht (28) mit
gutem Bekeimungsvermögen und isolierenden Eigenschaften auf dem
Isolatorgebiet (14) für die Verbesserung der Bekeimung bei der Abscheidung einer
amorphen oder polykristallinen Schicht (19) auf dem Isolatorgebiet (14) angeordnet ist
und die Dicke der polykristallinen Schicht (19) wesentlich größer ist als bei Weglassen
der Ankeimschicht (28).
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998145787 DE19845787A1 (de) | 1998-09-21 | 1998-09-21 | Bipolartransistor und Verfahren zu seiner Herstellung |
PCT/DE1999/003070 WO2000017932A1 (de) | 1998-09-21 | 1999-09-20 | Bipolartransistor und verfahren zu seiner herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998145787 DE19845787A1 (de) | 1998-09-21 | 1998-09-21 | Bipolartransistor und Verfahren zu seiner Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19845787A1 true DE19845787A1 (de) | 2000-03-23 |
Family
ID=7883440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998145787 Ceased DE19845787A1 (de) | 1998-09-21 | 1998-09-21 | Bipolartransistor und Verfahren zu seiner Herstellung |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE19845787A1 (de) |
WO (1) | WO2000017932A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10160511A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Bipolarer Transistor |
US7947552B2 (en) | 2008-04-21 | 2011-05-24 | Infineon Technologies Ag | Process for the simultaneous deposition of crystalline and amorphous layers with doping |
Citations (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0240309A2 (de) * | 1986-03-31 | 1987-10-07 | Canon Kabushiki Kaisha | Herstellungsverfahren eines Kristalls und so hergestellter Kristall |
EP0267082A1 (de) * | 1986-10-08 | 1988-05-11 | Fujitsu Limited | Verfahren zur Herstellung einer Halbleitereinrichtung, mit gleichzeitigem Aufwachsen epitaktischer und polykristallinischer Si-Schichten auf einem selektiv oxydierten Si-Substrat mittels Gasphasenabscheidung |
EP0285358A2 (de) * | 1987-03-27 | 1988-10-05 | Canon Kabushiki Kaisha | Verfahren zur Erzeugung eines Verbindungshalbleitermaterials und Halbleiteranordung, die dieses so erzeugte Verbindungshalbleitermaterial benutzt |
DE3743776A1 (de) * | 1987-12-23 | 1989-07-13 | Licentia Gmbh | Vergrabene halbleiterbauelemente und verfahren zu deren herstellung |
DE3828809A1 (de) * | 1988-08-25 | 1990-03-01 | Licentia Gmbh | Verfahren zur herstellung von halbleiterbauelementen |
DE3835700A1 (de) * | 1988-10-20 | 1990-04-26 | Licentia Gmbh | Anordnung und verfahren zur herstellung eines bildsensors |
DE3903121A1 (de) * | 1989-02-02 | 1990-08-09 | Licentia Gmbh | Amorphisierungsverfahren zur strukturierung eines halbleiterkoerpers |
EP0382947A1 (de) * | 1989-02-13 | 1990-08-22 | International Business Machines Corporation | Bipolarer Transistor und Verfahren zu seiner Herstellung |
US4983539A (en) * | 1987-02-28 | 1991-01-08 | Canon Kabushiki Kaisha | Process for producing a semiconductor article |
EP0430280A2 (de) * | 1989-12-01 | 1991-06-05 | Hewlett-Packard Company | Selektive und nicht-selektive Ablagerung von Sil-x Gex auf einem mit SiO2 teilweise beschichteten Si-Wafern |
DE4115022A1 (de) * | 1990-06-02 | 1991-12-05 | Daimler Benz Ag | Optoelektronische halbleiteranordnung, optoelektronisches array mit einer mehrzahl solcher halbleiteranordnungen sowie herstellungsverfahren dazu |
EP0484056A1 (de) * | 1990-10-24 | 1992-05-06 | Fujitsu Limited | Verfahren zur Abscheidung von einer Germanium enthaltenden Schicht auf einer isolierende Sauerstoff enthaltenden Schicht |
US5130103A (en) * | 1987-08-24 | 1992-07-14 | Canon Kabushiki Kaisha | Method for forming semiconductor crystal and semiconductor crystal article obtained by said method |
US5164338A (en) * | 1988-04-28 | 1992-11-17 | U.S. Philips Corporation | Method of manufacturing a polycrystalline semiconductor resistance layer of silicon on a silicon body and silicon pressure sensor having such a resistance layer |
US5234845A (en) * | 1991-04-12 | 1993-08-10 | Hitachi, Ltd. | Method of manufacturing semiconductor IC using selective poly and EPI silicon growth |
DE68917350T2 (de) * | 1988-04-05 | 1995-01-05 | Thomson Csf | Verfahren zur Herstellung einer alternierenden Folge monokristalliner Halbleiterschichten und Isolierschichten. |
US5436180A (en) * | 1994-02-28 | 1995-07-25 | Motorola, Inc. | Method for reducing base resistance in epitaxial-based bipolar transistor |
DE3716470C2 (de) * | 1987-04-07 | 1995-08-10 | Licentia Gmbh | Verfahren zur Herstellung eines strukturierten Halbleiterkörpers |
DE4417916A1 (de) * | 1994-05-24 | 1995-11-30 | Telefunken Microelectron | Verfahren zur Herstellung eines Bipolartransistors |
US5488003A (en) * | 1993-03-31 | 1996-01-30 | Intel Corporation | Method of making emitter trench BiCMOS using integrated dual layer emitter mask |
US5604374A (en) * | 1994-03-15 | 1997-02-18 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
US5620907A (en) * | 1995-04-10 | 1997-04-15 | Lucent Technologies Inc. | Method for making a heterojunction bipolar transistor |
US5633179A (en) * | 1989-12-01 | 1997-05-27 | Kamins; Theodore I. | Method of forming silicon/silicon-germanium heterojunction bipolar transistor |
EP0779652A2 (de) * | 1995-12-12 | 1997-06-18 | Lucent Technologies Inc. | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors |
US5648280A (en) * | 1994-09-26 | 1997-07-15 | Nec Corporation | Method for fabricating a bipolar transistor with a base layer having an extremely low resistance |
DE19609933A1 (de) * | 1996-03-14 | 1997-09-18 | Daimler Benz Ag | Verfahren zur Herstellung eines Heterobipolartransistors |
DE3545239C2 (de) * | 1985-12-20 | 1998-04-09 | Kasper Erich Prof Dr Rer Nat | Verfahren zur Herstellung eines Kontaktierungsbereichs auf einem strukturierten Halbleiterkörper |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796613A (en) * | 1971-06-18 | 1974-03-12 | Ibm | Method of forming dielectric isolation for high density pedestal semiconductor devices |
JPS6236865A (ja) * | 1985-08-10 | 1987-02-17 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6448457A (en) * | 1987-08-19 | 1989-02-22 | Fujitsu Ltd | Manufacture of semiconductor device |
JP2825676B2 (ja) * | 1990-04-06 | 1998-11-18 | キヤノン株式会社 | 結晶の形成方法 |
US5110757A (en) * | 1990-12-19 | 1992-05-05 | North American Philips Corp. | Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition |
-
1998
- 1998-09-21 DE DE1998145787 patent/DE19845787A1/de not_active Ceased
-
1999
- 1999-09-20 WO PCT/DE1999/003070 patent/WO2000017932A1/de active Application Filing
Patent Citations (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3545239C2 (de) * | 1985-12-20 | 1998-04-09 | Kasper Erich Prof Dr Rer Nat | Verfahren zur Herstellung eines Kontaktierungsbereichs auf einem strukturierten Halbleiterkörper |
EP0240309A2 (de) * | 1986-03-31 | 1987-10-07 | Canon Kabushiki Kaisha | Herstellungsverfahren eines Kristalls und so hergestellter Kristall |
EP0267082A1 (de) * | 1986-10-08 | 1988-05-11 | Fujitsu Limited | Verfahren zur Herstellung einer Halbleitereinrichtung, mit gleichzeitigem Aufwachsen epitaktischer und polykristallinischer Si-Schichten auf einem selektiv oxydierten Si-Substrat mittels Gasphasenabscheidung |
US4983539A (en) * | 1987-02-28 | 1991-01-08 | Canon Kabushiki Kaisha | Process for producing a semiconductor article |
EP0285358A2 (de) * | 1987-03-27 | 1988-10-05 | Canon Kabushiki Kaisha | Verfahren zur Erzeugung eines Verbindungshalbleitermaterials und Halbleiteranordung, die dieses so erzeugte Verbindungshalbleitermaterial benutzt |
DE3716470C2 (de) * | 1987-04-07 | 1995-08-10 | Licentia Gmbh | Verfahren zur Herstellung eines strukturierten Halbleiterkörpers |
US5130103A (en) * | 1987-08-24 | 1992-07-14 | Canon Kabushiki Kaisha | Method for forming semiconductor crystal and semiconductor crystal article obtained by said method |
DE3743776A1 (de) * | 1987-12-23 | 1989-07-13 | Licentia Gmbh | Vergrabene halbleiterbauelemente und verfahren zu deren herstellung |
DE68917350T2 (de) * | 1988-04-05 | 1995-01-05 | Thomson Csf | Verfahren zur Herstellung einer alternierenden Folge monokristalliner Halbleiterschichten und Isolierschichten. |
US5164338A (en) * | 1988-04-28 | 1992-11-17 | U.S. Philips Corporation | Method of manufacturing a polycrystalline semiconductor resistance layer of silicon on a silicon body and silicon pressure sensor having such a resistance layer |
DE3828809A1 (de) * | 1988-08-25 | 1990-03-01 | Licentia Gmbh | Verfahren zur herstellung von halbleiterbauelementen |
DE3835700A1 (de) * | 1988-10-20 | 1990-04-26 | Licentia Gmbh | Anordnung und verfahren zur herstellung eines bildsensors |
DE3903121A1 (de) * | 1989-02-02 | 1990-08-09 | Licentia Gmbh | Amorphisierungsverfahren zur strukturierung eines halbleiterkoerpers |
EP0382947A1 (de) * | 1989-02-13 | 1990-08-22 | International Business Machines Corporation | Bipolarer Transistor und Verfahren zu seiner Herstellung |
EP0430280A2 (de) * | 1989-12-01 | 1991-06-05 | Hewlett-Packard Company | Selektive und nicht-selektive Ablagerung von Sil-x Gex auf einem mit SiO2 teilweise beschichteten Si-Wafern |
US5633179A (en) * | 1989-12-01 | 1997-05-27 | Kamins; Theodore I. | Method of forming silicon/silicon-germanium heterojunction bipolar transistor |
DE4115022A1 (de) * | 1990-06-02 | 1991-12-05 | Daimler Benz Ag | Optoelektronische halbleiteranordnung, optoelektronisches array mit einer mehrzahl solcher halbleiteranordnungen sowie herstellungsverfahren dazu |
EP0484056A1 (de) * | 1990-10-24 | 1992-05-06 | Fujitsu Limited | Verfahren zur Abscheidung von einer Germanium enthaltenden Schicht auf einer isolierende Sauerstoff enthaltenden Schicht |
US5234845A (en) * | 1991-04-12 | 1993-08-10 | Hitachi, Ltd. | Method of manufacturing semiconductor IC using selective poly and EPI silicon growth |
US5488003A (en) * | 1993-03-31 | 1996-01-30 | Intel Corporation | Method of making emitter trench BiCMOS using integrated dual layer emitter mask |
US5436180A (en) * | 1994-02-28 | 1995-07-25 | Motorola, Inc. | Method for reducing base resistance in epitaxial-based bipolar transistor |
US5604374A (en) * | 1994-03-15 | 1997-02-18 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
DE4417916A1 (de) * | 1994-05-24 | 1995-11-30 | Telefunken Microelectron | Verfahren zur Herstellung eines Bipolartransistors |
US5648280A (en) * | 1994-09-26 | 1997-07-15 | Nec Corporation | Method for fabricating a bipolar transistor with a base layer having an extremely low resistance |
US5620907A (en) * | 1995-04-10 | 1997-04-15 | Lucent Technologies Inc. | Method for making a heterojunction bipolar transistor |
EP0779652A2 (de) * | 1995-12-12 | 1997-06-18 | Lucent Technologies Inc. | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors |
DE19609933A1 (de) * | 1996-03-14 | 1997-09-18 | Daimler Benz Ag | Verfahren zur Herstellung eines Heterobipolartransistors |
Non-Patent Citations (5)
Title |
---|
BURGHARTZ,Joachim N.,et.al.: Self-Aligned Bipolar Epitaxial Base n-p-n Transistors by Selective Epitaxy Emitter Window (SEEW) Technology. In: IEEE Transactions On Electron Devices, Vol.38, No.2, Feb. 1991, S.378-385 * |
FITCH,J.T.: Selectivity Mechanisms in Low Pressure Selective Epitaxial Silicon Growth. In: J. Electrochem. Soc., Vol.141, No.4, April 1994, * |
PRIBAT,D.,et.al.: Structural Characterizations of Conformally Grown (100) Si Films. In: Japanese Journal Of Applied Physics, Vol.29, No.11, Nov., 1990, S.L1943 - L1946 * |
Selective Extrinsic Base Deposition for an NTX SIGE HBT Process. In: IBM Technical Disclosure Bulletin, Vol.37, No.05, May 1994, S.51-53 * |
UGAJIN,Mamoru,et.al.: SiGe Drift Base Bipolar Transistor with Self-Aligned Selective CVD- Tungsten Electrodes. In: IEEE Transactions On Electron Devices, Vol.41, No.3, March 1994, S.427-432 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10160511A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Bipolarer Transistor |
US7947552B2 (en) | 2008-04-21 | 2011-05-24 | Infineon Technologies Ag | Process for the simultaneous deposition of crystalline and amorphous layers with doping |
US8102052B2 (en) | 2008-04-21 | 2012-01-24 | Infineon Technologies Ag | Process for the simultaneous deposition of crystalline and amorphous layers with doping |
US8329532B2 (en) | 2008-04-21 | 2012-12-11 | Infineon Technologies Ag | Process for the simultaneous deposition of crystalline and amorphous layers with doping |
Also Published As
Publication number | Publication date |
---|---|
WO2000017932A1 (de) | 2000-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2830097B1 (de) | Bipolartransistor mit selbstjustiertem Emitterkontakt und Verfahren zu dessen Herstellung | |
DE4445345C2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
WO2004077571A1 (de) | Bipolartransistor mit verbessertem basis-emitter-übergang und verfahren zur herstellung | |
EP1692720B1 (de) | Komplement re bipolar-halbleitervorrichtung | |
EP1116278B1 (de) | Bipolartransistor und verfahren zu seiner herstellung | |
DE10358046B4 (de) | Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung | |
DE3728849C2 (de) | MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
EP1112594B1 (de) | Vertikaler bipolartransistor und verfahren zu seiner herstellung | |
EP1741133A1 (de) | Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung | |
WO2003049191A2 (de) | Bicmos-struktur, verfahren zu ihrer herstellung und bipolartransistor für eine bicmos-struktur | |
EP1611615B1 (de) | Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement | |
WO2003015162A2 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
WO2003046947A2 (de) | Bipolar transistor | |
EP1436842B1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
EP1118124B1 (de) | Bipolartransistor und verfahren zu seiner herstellung | |
WO2005098926A1 (de) | Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss | |
DE19845787A1 (de) | Bipolartransistor und Verfahren zu seiner Herstellung | |
EP1115921B1 (de) | Verfahren zur erzeugung einer amorphen oder polykristallinen schicht auf einem isolatorgebiet | |
WO2004049452A1 (de) | Transistor mit niederohmigem basisanschluss | |
EP4199064A1 (de) | Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie | |
DE10249897A1 (de) | Selbstjustierender Transistor und Verfahren zur Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |