JPH06151447A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ベース抵抗低減およびベース・コレクタ間寄
生容量低減。製造プロセスの安定化。 【構成】 素子分離領域１０４およびこれに囲まれたｎ
型エピタキシャル領域１０３上にアモルファスシリコン
を堆積しこれを単結晶化させて低不純物濃度の単結晶シ
リコン領域１０６を形成し、その表面に、ｐ型領域１０
８を形成する。エミッタ開口１１１を形成しＢＳＧ膜
（１１４）を堆積し、熱処理を行ってベース領域１１５
と外部ベース領域１１８を形成する。ＢＳＧ膜に異方性
エッチングを施して側壁絶縁膜１１４を形成する。ｎ型
ポリシリコン１１６を形成し、これからの不純物拡散に
よりエミッタ領域１１７を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に高速バイポーラ型トランジスタを
含む半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】バイポーラトランジスタの高速化を実現
するには、ベース抵抗とベース・コレクタ間容量の低減
化が必要であり、従来よりこの主題に向かって様々な提
案がなされてきた。図６は、IEDM Tech. Digest pp.225
-228(1989)で紹介されたバイポーラトランジスタの断面
図であり、図７の（ａ）〜（ｃ）は、その製造工程段階
を示す断面図である。

【０００３】この半導体装置を作製するには、まず、シ
リコンよりなるｐ型半導体基板（図示なし）の表面にｎ
型埋め込み領域２０１を形成し、その上にｎ型エピタキ
シャル層を形成した後、このトランジスタを他の領域か
ら分離するための分離絶縁膜２０３を形成して、ｎ型エ
ピタキシャル領域２０２を区画する。ｎ型エピタキシャ
ル領域２０２が分離絶縁膜から若干突出した状態でこれ
らの上にアモルファスシリコン層２０４を堆積する［図
７の（ａ）］。

【０００４】次に、９５０℃の熱処理よりアモルファス
シリコン層２０４の結晶化を行い、大粒径ポリシリコン
層２０５を形成する［図７の（ｂ）］。熱処理温度が９
５０℃の場合、アモルファスシリコン層２０４中におい
て多数の結晶核が発生し、これをもとに結晶化が進行す
る。このため単結晶シリコンであるｎ型エピタキシャル
領域２０２上においても多結晶化する。

【０００５】次に、ｐ型不純物を大粒径ポリシリコン層
２０５内に導入してこれをｐ型大粒径ポリシリコン層２
０６に変換し、次いで、ｎ型エピタキシャル領域２０２
上のｐ型大粒径ポリシリコン層２０６を除去する［図７
の（ｃ）］。

【０００６】その後、ｎ型エピタキシャル領域内にｐ型
不純物を導入して、ｎ型エピタキシャル領域２０２内に
ベース領域２０７、外部ベース領域２０８を形成した
後、絶縁層２０９を形成し、絶縁層２０９にエミッタ開
口を形成し、このエミッタ開口を介してエミッタポリシ
リコン２１０から不純物拡散を行ってエミッタ領域２１
１を形成すれば、図６の半導体装置が得られる。

【０００７】このように形成された半導体装置では、ベ
ース引き出し部にｐ型大粒径ポリシリコンが用いられて
おり、このポリシリコン層は、層抵抗が４７Ω／□と通
常のポリシリコン層の１／２以下となっているので、ベ
ース抵抗の低減化が実現できる。

【０００８】図８は、第２の従来例の断面図である。こ
の半導体装置は次のように作製される。表面に埋め込み
ｎ型領域３０２の形成されたｐ型半導体基板３０１上に
ｎ型エピタキシャル領域３０３、第１の絶縁膜３０４ａ
を形成する。第１の絶縁膜に開口を形成した後、ｐ型シ
リコンをエピタキシャル成長させる。このとき、ｎ型エ
ピタキシャル領域３０３上にはｐ型単結晶シリコン層３
０５が、また第１の絶縁膜３０４ａ上にはｐ型ポリシリ
コン層３０６が形成される。

【０００９】ｐ型ポリシリコン層をパターニングしてか
ら、第２の絶縁膜３０４ｂを形成し、これにエミッタ開
口を形成する。エミッタ開口を介してｐ型不純物を導入
した後、熱処理を施して外部ベース領域３０７、ベース
領域３０８を形成する。エミッタ開口の側面に側壁絶縁
膜３０９を形成した後、リンを含有するエミッタポリシ
リコン３１０を堆積し、熱処理を施してエミッタ領域３
１１を形成する。

【００１０】

【発明が解決しようとする課題】上述した第１の従来例
では、アモルファスシリコンの結晶化の際、ｎ型エピタ
キシャル領域２０２上のアモルファスシリコンも多結晶
シリコン化されるが、バイポーラトランジスタのジャン
クション部分にシリコンの粒界が存在するとリーク電流
発生、不純物拡散不均一などの不都合が生じるため、第
１の従来例ではジャンクション上の多結晶シリコンを完
全にエッチング除去する必要があった。ところが、第１
の従来例では、ｐ型大粒径ポリシリコン層２０６のｎ型
エピタキシャル領域２０２との接続部分が大きすぎると
外部ベース領域２０８と埋め込みｎ型領域２０１が近づ
き、ベース・コレクタ間の耐圧低下を起こすため、ｎ型
エピタキシャル領域２０２の厚さが０．６μｍの場合、
接続部分の高さは０．２μｍ以下に抑える必要があっ
た。

【００１１】このため、ジャンクション上の多結晶シリ
コンのエッチング時間が長すぎるとｐ型大粒径ポリシリ
コン層２０６のｎ型エピタキシャル領域２０２との接続
部分が細くなったり消失したりしてベース抵抗の増大を
招いた。しかし、エッチング時間が不足すると多結晶シ
リコンがエピタキシャル層上に残り、上述の不都合が生
じることになる。即ち、第１の従来例ではエッチング量
の制御が困難であるという欠点を有していた。

【００１２】上述した第２の従来例では、ベース引き出
し部の一部は単結晶化されて低抵抗を呈するものの、他
の部分は大粒径ポリシリコンより層抵抗の高いポリシリ
コンであるため、全体としてベース抵抗が高くなる欠点
があった。

【００１３】また、従来例では、いずれの場合も外部ベ
ース領域がコレクタ領域を構成するｎ型エピタキシャル
領域内に形成されており、また高不純物濃度の埋め込み
ｎ型領域と対向して配置されているため、ベース・コレ
クタ間に大きな寄生容量が生じた。

【００１４】従って、本発明の目的とするところは、上
記従来例の諸欠点を解消して、ベース抵抗が低く、ベー
ス・コレクタ間寄生容量の小さい半導体装置を安定して
製造しうるようにすることである。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置では、半導体基板の表面に絶縁
膜（１０４）に囲まれた第１導電型の半導体領域（１０
３）が形成され、前記半導体領域上およびその周辺の前
記絶縁膜上に前記半導体領域上に開口部を有する低不純
物濃度の単結晶シリコン層（１０６）が形成され、前記
開口部底面の半導体層の表面領域には、前記開口部の側
壁にまでは到達しない第１導電型の第１の拡散層（１１
７）が形成され、前記開口部の側壁の周辺および前記第
１の拡散層下の半導体層内には、前記第１の拡散層を包
む形状の第２導電型の第２の拡散層（１１５、１１８）
が形成され、前記第２の拡散層の下部には、その上面が
前記第２の拡散層の底面に接し、その底面が前記半導体
領域内に到達している第１導電型の第３の拡散層（１１
２）が形成されている。

【００１６】また、その製造方法は、表面に第１導電型
の半導体領域（１０３）を有する半導体基板の表面に該
半導体領域を囲む形状の第１の絶縁膜（１０４）を形成
する工程と、非晶質半導体層（１０５）を少なくとも前
記半導体領域上およびその周辺の前記第１の絶縁膜上に
形成する工程と、熱処理により前記非晶質半導体層の前
記半導体領域と接する部分より単結晶化させ、前記半導
体領域およびその周辺の前記非晶質半導体層を単結晶シ
リコン層（１０６）に転換する工程と、前記単結晶シリ
コン層の上表面より第２導電型の不純物を導入して前記
単結晶シリコン層の上部に第２導電型の第４の拡散層
（１０８）を形成する工程と、前記単結晶シリコン層上
に第２の絶縁膜（１１０）を形成する工程と、前記第１
の絶縁膜によって囲まれた領域上の前記第２の絶縁膜お
よび前記単結晶シリコン層の一部を選択的にエッチング
して、その底面が第４の拡散層の下部より深い開口部を
形成する工程と、前記開口部上面より第１導電型の不純
物を導入して下部が前記半導体領域に到達する第１導電
型の第３の拡散層（１１２）を形成する工程と、前記開
口部側壁部に側壁絶縁膜（１１４）を形成する工程と、
前記開口部底面および側面に第２導電型不純物を導入し
て第２導電型の第２の拡散層（１１５、１１８）を形成
する工程と、前記側壁絶縁膜で包囲された領域上に第１
導電型の不純物を導入して第１導電型の第１の拡散層
（１１７）を形成する工程と、を含んでいる。

【００１７】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例を示す断面
図である。図１において、１０１はｐ型半導体基板、１
０２は、半導体基板の表面に形成された埋め込みｎ型領
域、１０３は、半導体基板上に形成されたｎ型エピタキ
シャル領域、１０４は、ｎ型エピタキシャル領域を包囲
するように形成された、酸化シリコンからなる素子分離
領域、１０６は、低不純物濃度の単結晶シリコン領域、
１０８は、単結晶シリコン領域１０６の表面領域内に形
成されたｐ型単結晶シリコン領域、１０９はｐ型大粒径
ポリシリコン領域、１１０は絶縁膜、１１１は、絶縁膜
１１０および単結晶シリコン領域１０８、１０６に形成
されたエミッタ開口、１１２はｎ型シリコン領域、１１
４は、エミッタ開口１１１の側面にＢＳＧ（Boro-Silic
ate Glass ）により形成された側壁絶縁膜、１１５はベ
ース領域、１１６はｎ型ポリシリコン、１１７はエミッ
タ領域、１１８は、ベース引き出しのためにベース領域
１１５の外側に形成された外部ベース領域、１１９は絶
縁膜、１２０はＡｌ配線である。

【００１８】次に、第１の実施例の製造方法を、その工
程断面図である図２の（ａ）乃至（ｄ）を参照して説明
する。まず、ｐ型半導体基板１０１上に選択的にヒ素ま
たはアンチモン等のｎ型不純物を導入して埋め込みｎ型
領域１０２を形成する。次に、厚さ０．４μｍ、比抵抗
１Ω・ｃｍのｎ型エピタキシャル領域１０３を形成す
る。次に、窒化シリコン膜等の耐酸化性膜をマスクとし
て熱酸化を行って厚さ０．６μｍの酸化シリコンからな
る素子分離領域１０４を選択的に形成する。次に、水
素、塩化水素等のガス雰囲気中で９００℃程度の高温熱
処理を行い、ｎ型エピタキシャル領域１０３露出部の自
然シリコン酸化膜を除去した後、５００〜５５０℃の温
度でシリコンを堆積して厚さ０．６μｍのアモルファス
シリコン層１０５を形成する［図２の（ａ）］。

【００１９】次に、アモルファスシリコンが結晶化す
る、できるだけ低い温度例えば５５０℃から７００℃の
を温度で熱処理を行う。好ましくは６００℃程度で、１
２〜２４時間の熱処理を行いアモルファスシリコンを結
晶化する。このときアモルファスシリコンのｎ型エピタ
キシャル領域１０３に接している部分よりエピタキシャ
ルに結晶化が行われるため、ｎ型エピタキシャル領域１
０３上およびその周辺３〜５μｍ程度の素子分離領域１
０４上に単結晶シリコン領域１０６が形成され、その外
側にはエピタキシャル成長が行われなかったアモルファ
スシリコンにより粒径５〜１０μｍ程度の大粒径ポリシ
リコン１０７が形成される。

【００２０】次に、ボロンを、エネルギー：１０ｋｅ
Ｖ、ドーズ量：１Ｅ１６cm^-2の条件で単結晶シリコン１
０６および大粒径ポリシリコン領域１０７にイオン注入
し、厚さ約０．２μｍのｐ型単結晶シリコン領域１０８
ａおよびｐ型大粒径ポリシリコン領域１０９ａを形成す
る［図２の（ｂ）］。ｐ型不純物の導入は、イオン注入
法に代えてＢＳＧ膜の熱処理による導入、気相法による
熱拡散、あるいはボロンを導入しながらのエピタキシャ
ル成長等の手段を用いてもよい。

【００２１】次に、ホトレジストをマスクに、単結晶シ
リコン領域１０６、大粒径ポリシリコン領域１０７、ｐ
型単結晶シリコン領域１０８ａおよびｐ型大粒径ポリシ
リコン領域１０９ａを選択的にエッチングして、トラン
ジスタ形成箇所にシリコンの島領域を形成する。次に、
全面に厚さ０．２μｍの絶縁膜１１０を形成する。次
に、ホトレジストをマスクにエッチングを行い、絶縁膜
１１０およびｐ型単結晶シリコン領域１０８ａを貫通し
た上、この領域１０８ａの将来の拡張部分よりさらに単
結晶シリコン領域１０６内に０．１μｍだけ深く進入し
たエミッタ開口１１１を形成する。この単結晶シリコン
領域１０６のエッチング量は０〜０．２μｍの範囲であ
れば大きなトランジスタ特性の変化は生じない。エッチ
ングによりシリコン表面に欠陥を生じた場合は、例えば
ＣＦ₄ の低エネルギーラジカルによりシリコン表面を２
０ｎｍ程度エッチングし、結晶欠陥除去を行うとよい。

【００２２】次に、リンを、エネルギー：３００ｋｅ
Ｖ、ドーズ量：３Ｅ１２cm^-2の条件でイオン注入し、ｎ
型シリコン領域１１２を形成する。次に、ボロンを４モ
ル％含有するＢＳＧを用いて厚さ０．１μｍのＢＳＧ膜
１１３を形成し、ラピッドサーマルアニール（以下、Ｒ
ＴＡと記す）を行い、ＢＳＧ膜１１３中のボロンをｎ型
シリコン領域１１２および単結晶シリコン領域１０６に
導入して、ベース領域１１５を形成する。このとき、ｐ
型単結晶シリコン領域１０８ａおよびｐ型大粒径ポリシ
リコン領域１０９ａは、それらの領域中のボロンの下方
拡散により、それぞれｐ型単結晶シリコン領域１０８、
ｐ型大粒径ポリシリコン領域１０９となる。即ち、この
拡散工程では、拡散係数の小さい単結晶領域では、ボロ
ンの拡散は単結晶シリコン領域１０６内に止まるが、拡
散の速い多結晶領域においては大粒径ポリシリコン領域
１０７の全てがｐ型化される［図２の（ｃ）］。

【００２３】次に、異方性エッチングによりＢＳＧ膜１
１３をエッチングしてエミッタ開口の側壁部に側壁絶縁
膜１１４を形成する。次に、ヒ素を１０²¹cm^-3程度の濃
度に含有するｎ型ポリシリコン１１６を形成し、これを
ホトレジストを用いてパターニングしてエミッタ開口１
１１部分のみに残存させる。次に、１０２０℃、２０秒
でＲＴＡを行い、ｎ型ポリシリコン１１６中のヒ素をベ
ース領域１１５の上部に導入してｎ型のエミッタ領域１
１７を形成する。このとき側壁絶縁膜１１４の接してい
る部分のベース領域１１５にボロンがさらに拡散され、
外部ベース領域１１８が形成される［図２の（ｄ）］。
その後、全面に絶縁膜１１９を被着し、トランジスタの
各電極引き出しのための開口を行い、Ａｌ配線１２０を
形成すれば、図１に示す本実施例の半導体装置が完成す
る。

【００２４】上記実施例では、ベース領域１１５、外部
ベース領域１１８を、ＢＳＧ膜１１３からのボロンの拡
散により形成していたが、これに代えイオン注入法を用
いて形成するようにしてもよい。あるいはベース領域１
１５をイオン注入法により形成し、外部ベース領域１１
８を、ＢＳＧからなる側壁絶縁膜１１４により形成する
ようにしてもよい。

【００２５】以上のように構成された半導体装置では、
ベース引き出しが主として層抵抗の低いｐ型単結晶シリ
コン領域１０８によって行われるため、ベース抵抗の低
減化が実現できる。また、外部ベース領域１１８が、従
来例と比較して平面上のサイズが縮小されており、かつ
外部ベース領域１１８およびｐ型単結晶シリコン領域１
０８とコレクタ領域との間には低不純物濃度の単結晶シ
リコン領域１０６が介在しているため、ベース・コレク
タ間寄生容量を低く抑えることができる。ここで、単結
晶シリコン領域１０６がｎ型の場合、高不純物濃度のｐ
型単結晶シリコン領域１０８には空乏層がほとんど伸び
ずに単結晶シリコン領域１０６側に空乏層が伸びるた
め、単結晶シリコン領域１０６の不純物濃度が１０¹⁵cm
^-3以下のときに、また単結晶シリコン領域１０６がｐ型
の場合、空乏層はｎ型エピタキシャル領域１０３と単結
晶シリコン領域１０６の双方に伸びるため、単結晶シリ
コン領域１０６の不純物濃度が１０¹⁶cm^-3以下のとき
に、外部ベース・コレクタ間寄生容量低減に顕著な効果
がある。

【００２６】次に、図３を参照して本発明の第２の実施
例について説明する。本実施例では、先の実施例で単一
の材料で形成されていた側壁絶縁膜１１４が、外周側の
高不純物濃度の側壁絶縁膜１１４ａと内周側の低不純物
濃度の側壁絶縁膜１１４ｂとの二層構造となっている。
これにより、外部ベース領域１１８の不純物濃度を、ｐ
型単結晶シリコン領域１０８に近づくほど上昇し、ベー
ス領域１１５に近づくほど低下する傾斜型とすることが
でき、外部ベース抵抗の低減化並びにエミッタ・ベース
間耐圧の向上を図ることができる。

【００２７】次に、第２の実施例の製造方法について説
明する。エミッタ開口１１１を形成し、エネルギー：３
００ｋｅＶ、ドーズ量：３Ｅ１２cm^-2の条件でリンのイ
オン注入を行って、ｎ型シリコン領域１１２を形成する
までの工程は第１の実施例の場合と同様である。次に、
９ｍｏｌ％のボロンを含有するＢＳＧを０．０５μｍの
厚さに成長させ、異方性エッチングによりエミッタ開口
側壁部以外のＢＳＧ膜を除去して側壁絶縁膜１１４ａを
形成する。次に、１０３０℃、３０秒のＲＴＡを行い、
絶縁膜１１４ａ中のボロンを単結晶シリコン領域１０６
に導入して外部ベース領域１１８を形成する。

【００２８】次に、ボロンを、４ｍｏｌ％を含有するＢ
ＳＧを０．０５μｍの厚さに形成し、１０００℃、１０
秒でＲＴＡを行い、ＢＳＧ膜中のボロンを単結晶シリコ
ン領域１０６に導入してベース領域１１５を形成する。
これ以降、先の実施例と同様の工程を経て図３の半導体
装置を得る。

【００２９】図４は、本発明の第３の実施例を示す断面
図である。本実施例の半導体装置では、素子分離領域１
０４の側面がｎ型シリコン領域１１２の側面に当接して
いる。この構成により、外部ベース領域１１８およびｐ
型単結晶シリコン領域１０８をｎ型エピタキシャル領域
１０３および埋め込みｎ型領域１０２から完全に分離さ
せることができ、ベース・コレクタ間寄生容量を一層削
減することができる。

【００３０】図５は、本発明の第４の実施例を示す断面
図である。本実施例では、単結晶シリコン領域１０６の
厚さが薄くなされており、またエミッタ開口１１１の底
面がｎ型エピタキシャル領域１０３内に到達している。
本実施例では、トランジスタ活性領域の全てを、単結晶
シリコン領域１０６よりも欠陥の少ないエピタキシャル
領域内に形成することができるため、トランジスタ特性
の改善効果が期待できる。

【００３１】

【発明の効果】以上説明したように、本発明の半導体装
置は、外部ベース領域とコレクタ領域との間に、低濃度
半導体および素子分離領域を有するものであるため、ベ
ース・コレクタ間の寄生容量を低減できる。また、本発
明の半導体装置では、エミッタ開口１１１に対し自己整
合的にエミッタ領域１１７、ベース領域１１５、外部ベ
ース領域１１８が形成されるため、エミッタ開口１１１
の深さが多少変化しても、トランジスタの形状・特性が
大きく変化することはない。即ち、本発明によりエミッ
タ開口のエッチングの不均一に対するトランジスタ特性
の安定性が改善される。

【００３２】さらに、本発明の半導体装置では、ベース
引き出しがｐ型単結晶シリコン領域１０８によってなさ
れるため、外部ベース抵抗が削減される。即ち、単結晶
シリコンの層抵抗は、２５Ω／□と第１の従来例の大粒
径ポリシリコンの４７Ω／□や第２の従来例における多
結晶シリコンの１００Ω／□に対してはるかに低いた
め、本発明により、第１、第２の従来例に対しベース引
き出し抵抗を約１／２に低減できる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例の断面図。

【図２】 本発明の第１の実施例の製造方法を説明する
ための工程断面図。

【図３】 本発明の第２の実施例の断面図。

【図４】 本発明の第３の実施例の断面図。

【図５】 本発明の第４の実施例の断面図。

【図６】 第１の従来例の断面図。

【図７】 第１の従来例の製造方法を説明するための工
程断面図。

【図８】 第２の従来例の断面図。

【符号の説明】

１０１ ｐ型半導体基板 １０２ 埋め込みｎ型領域 １０３ ｎ型エピタキシャル領域 １０４ 素子分離領域 １０５ アモルファスシリコン層 １０６ 単結晶シリコン領域 １０７ 大粒径ポリシリコン領域 １０８、１０８ａ ｐ型単結晶シリコン領域 １０９、１０９ａ ｐ型大粒径ポリシリコン領域 １１０ 絶縁膜 １１１ エミッタ開口 １１２ ｎ型シリコン領域 １１３ ＢＳＧ膜 １１４、１１４ａ、１１４ｂ 側壁絶縁膜 １１５ ベース領域 １１６ ｎ型ポリシリコン １１７ エミッタ領域 １１８ 外部ベース領域 １１９ 絶縁膜 １２０ Ａｌ配線 ２０１ 埋め込みｎ型領域 ２０２ ｎ型エピタキシャル領域 ２０３ 分離絶縁膜 ２０４ アモルファスシリコン層 ２０５ 大粒径ポリシリコン層 ２０６ ｐ型大粒径ポリシリコン層 ２０７ ベース領域 ２０８ 外部ベース領域 ２０９ 絶縁層 ２１０ エミッタポリシリコン ２１１ エミッタ領域

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体基板の表面に絶縁膜（１０４）に
   囲まれた第１導電型の半導体領域（１０３）が形成さ
   れ、前記半導体領域上およびその周辺の前記絶縁膜上に
   前記半導体領域上に開口部を有する低不純物濃度の単結
   晶シリコン層（１０６）が形成され、前記開口部底面の
   半導体層の表面領域内には、前記開口部の側壁にまでは
   到達しない第１導電型の第１の拡散層（１１７）が形成
   され、前記開口部の側壁の周辺および前記第１の拡散層
   下の半導体層内には、前記第１の拡散層を包む形状の第
   ２導電型の第２の拡散層（１１５、１１８）が形成さ
   れ、前記第２の拡散層の下部には、その上面が前記第２
   の拡散層の底面に接し、その底面が前記半導体領域内に
   到達している第１導電型の第３の拡散層（１１２）が形
   成されている半導体装置。
2. 【請求項２】 前記単結晶シリコン層の表面領域内に
   は、前記開口部の深さより深くない第２導電型の第４の
   拡散層（１０８）が、前記第２の拡散層（１１８）の上
   面と接するように形成されている請求項１記載の半導体
   装置。
3. 【請求項３】 前記単結晶シリコン層の端部には、前記
   第４の拡散層と接触する第２導電型の大粒径ポリシリコ
   ン領域（１０９）が形成されている請求項２記載の半導
   体装置。
4. 【請求項４】 前記開口部の側面には側壁絶縁膜（１１
   ４）が形成され、前記第２の拡散層の少なくとも一部は
   該側壁絶縁膜を拡散源として形成されたものである請求
   項１、２、または３記載の半導体装置。
5. 【請求項５】 半導体基板上に、所定の位置に開口部を
   有する低不純物濃度の単結晶シリコン層（１０６）が形
   成され、前記開口部底面の半導体層の表面領域内には、
   前記開口部の側壁にまでは到達しない第１導電型の第１
   の拡散層（１１７）が形成され、前記開口部の側壁の周
   辺および前記第１の拡散層下の半導体層内には、前記第
   １の拡散層を包む形状の第２導電型の第２の拡散層（１
   １５、１１８）が形成され、前記第２の拡散層の下部に
   は、その上面が前記第２の拡散層の底面に接する第３の
   拡散層が形成され、前記単結晶シリコン層の表面領域内
   には、前記開口部の深さより深くない第２導電型の第４
   の拡散層（１０８）が、前記第２の拡散層（１１８）の
   上面と接するように形成されている半導体装置。
6. 【請求項６】 表面に第１導電型の半導体領域（１０
   ３）を有する半導体基板の表面に該半導体領域を囲む形
   状の第１の絶縁膜（１０４）を形成する工程と、非晶質
   半導体層（１０５）を少なくとも前記半導体領域上およ
   びその周辺の前記第１の絶縁膜上に形成する工程と、熱
   処理により前記非晶質半導体層の前記半導体領域と接す
   る部分より単結晶化させ、前記半導体領域およびその周
   辺の前記非晶質半導体層を単結晶シリコン層（１０６）
   に転換する工程と、前記単結晶シリコン層の上表面より
   第２導電型の不純物を導入して前記単結晶シリコン層の
   上部に第２導電型の第４の拡散層（１０８）を形成する
   工程と、前記単結晶シリコン層上に第２の絶縁膜（１１
   ０）を形成する工程と、前記第１の絶縁膜によって囲ま
   れた領域上の前記第２の絶縁膜および前記単結晶シリコ
   ン層の一部を選択的にエッチングして、その底面が前記
   第４の拡散層の下部より深い開口部を形成する工程と、
   前記開口部上面より第１導電型の不純物を導入して下部
   が前記半導体領域に到達する第１導電型の第３の拡散層
   （１１２）を形成する工程と、前記開口部側壁部に側壁
   絶縁膜（１１４）を形成する工程と、前記開口部底面お
   よび側面に第２導電型不純物を導入して第２導電型の第
   ２の拡散層（１１５、１１８）を形成する工程と、前記
   開口部底面の前記側壁絶縁膜で包囲された領域上に第１
   導電型の不純物を導入して第１導電型の第１の拡散層
   （１１７）を形成する工程と、を含む半導体装置の製造
   方法。
7. 【請求項７】 前記側壁絶縁膜が第２導電型の不純物を
   含んでいる請求項６記載の半導体装置の製造方法。