JP3107806B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3107806B2 JP3107806B2 JP02126413A JP12641390A JP3107806B2 JP 3107806 B2 JP3107806 B2 JP 3107806B2 JP 02126413 A JP02126413 A JP 02126413A JP 12641390 A JP12641390 A JP 12641390A JP 3107806 B2 JP3107806 B2 JP 3107806B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- base
- opening
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 外部ベース領域と内部ベース領域の接続が不安定にな
らず、しかも、浅くかつ薄いベース接合を有するバイポ
ーラトランジスタを形成することができる半導体装置の
製造方法を提供することを目的とし、 コレクタ層上に少なくとも第１の絶縁膜、導電性膜及
び第２の絶縁膜を順次形成する工程と、該第２の絶縁膜
及び該導電性膜を選択的にエッチングして該第１の絶縁
膜を露出する第１の開口部を形成する工程と、該第１の
開口部内の該導電性膜側壁に第３の絶縁膜を形成する工
程と、該第１の開口部下の該第１の絶縁膜を選択的にエ
ッチングして該導電性膜裏面下まで達する第２の開口部
を形成する工程と、該第２の開口部内を埋め込むベース
層を形成する工程と、該ベース層内または該ベース層上
にエミッタ層を形成する工程とを含むように構成する。
らず、しかも、浅くかつ薄いベース接合を有するバイポ
ーラトランジスタを形成することができる半導体装置の
製造方法を提供することを目的とし、 コレクタ層上に少なくとも第１の絶縁膜、導電性膜及
び第２の絶縁膜を順次形成する工程と、該第２の絶縁膜
及び該導電性膜を選択的にエッチングして該第１の絶縁
膜を露出する第１の開口部を形成する工程と、該第１の
開口部内の該導電性膜側壁に第３の絶縁膜を形成する工
程と、該第１の開口部下の該第１の絶縁膜を選択的にエ
ッチングして該導電性膜裏面下まで達する第２の開口部
を形成する工程と、該第２の開口部内を埋め込むベース
層を形成する工程と、該ベース層内または該ベース層上
にエミッタ層を形成する工程とを含むように構成する。
本発明は、バイポーラトランジスタを有する半導体装
置の製造方法に適用することができ、更に、詳しく述べ
れば、バイポーラトランジスタのベース、エミッタ領域
の形成方法に関する。
置の製造方法に適用することができ、更に、詳しく述べ
れば、バイポーラトランジスタのベース、エミッタ領域
の形成方法に関する。
近年、バイポーラトランジスタの高速動作の技術進歩
は著しく、その性能向上は、微細加工技術の進歩と同時
に浅い接合を形成する技術の進歩によりもたらされてい
る。そして、現在、特に遮断周波数を更に高めるため、
より浅い接合の形成がベース及びエミッタ部において特
に必要となってきている。
は著しく、その性能向上は、微細加工技術の進歩と同時
に浅い接合を形成する技術の進歩によりもたらされてい
る。そして、現在、特に遮断周波数を更に高めるため、
より浅い接合の形成がベース及びエミッタ部において特
に必要となってきている。
第５図（ａ）〜（ｇ）は従来の半導体装置の製造方法
を説明する図である。第５図において、31はSi等からな
り例えばｐ型の基板、32は例えばn+型の埋め込みコレク
タ層、33は単結晶Si等からなり例えばｎ型のコレクタ
層、34はSiO2等からなるフィールド酸化膜、35は外部ベ
ース引き出し用のポリシリコン膜、36はSiO2等からなる
絶縁膜、37は絶縁膜36及びポリシリコン膜35に形成され
た開口部、38はSiO2等からなる絶縁膜、39は例えばp+型
の外部ベース拡散層、40はSiO2等からなる絶縁膜、40a
はSiO2等からなるサイドウォール、41はサイドウォール
40a間に形成されたエミッタ及び内部ベース形成のため
の開口部、42はポリシリコン膜、43は例えばn+型の内部
ベース拡散層、44は例えばn+型のエミッタ拡散層であ
る。
を説明する図である。第５図において、31はSi等からな
り例えばｐ型の基板、32は例えばn+型の埋め込みコレク
タ層、33は単結晶Si等からなり例えばｎ型のコレクタ
層、34はSiO2等からなるフィールド酸化膜、35は外部ベ
ース引き出し用のポリシリコン膜、36はSiO2等からなる
絶縁膜、37は絶縁膜36及びポリシリコン膜35に形成され
た開口部、38はSiO2等からなる絶縁膜、39は例えばp+型
の外部ベース拡散層、40はSiO2等からなる絶縁膜、40a
はSiO2等からなるサイドウォール、41はサイドウォール
40a間に形成されたエミッタ及び内部ベース形成のため
の開口部、42はポリシリコン膜、43は例えばn+型の内部
ベース拡散層、44は例えばn+型のエミッタ拡散層であ
る。
次に、その製造方法について説明する。
まず、第５図（ａ）に示すように、例えばイオン注入
及びアニール処理によりｐ型の基板31にn+型の埋め込み
コレクタ層32を形成し、例えばCVD法（エピタキシャル
成長法）により埋め込みコレクタ層32を覆うように単結
晶Siを堆積してｎ型の半導体層を形成した後、LOCOS法
により半導体層を選択的に酸化して素子分離領域として
のフィールド酸化膜34を形成するとともに、フィールド
酸化膜34により分離されたｎ型のコレクタ層33を形成す
る。次いで、例えばCVD法及びRIEによりp+型の外部ベー
ス引き出し用ポリシリコン膜35及びSiO2からなる絶縁膜
36のパターンを形成する。
及びアニール処理によりｐ型の基板31にn+型の埋め込み
コレクタ層32を形成し、例えばCVD法（エピタキシャル
成長法）により埋め込みコレクタ層32を覆うように単結
晶Siを堆積してｎ型の半導体層を形成した後、LOCOS法
により半導体層を選択的に酸化して素子分離領域として
のフィールド酸化膜34を形成するとともに、フィールド
酸化膜34により分離されたｎ型のコレクタ層33を形成す
る。次いで、例えばCVD法及びRIEによりp+型の外部ベー
ス引き出し用ポリシリコン膜35及びSiO2からなる絶縁膜
36のパターンを形成する。
なお、次工程からは第５図（ａ）に示すＡ部分のエミ
ッタ、ベースが形成される部分を抜き出して具体的に説
明する。
ッタ、ベースが形成される部分を抜き出して具体的に説
明する。
次に、第５図（ｂ）に示すように、例えばRIEにより
絶縁膜36及びポリシリコン膜35を選択的にエッチングし
て開口部37を形成するとともに、開口部37内にコレクタ
層33を露出させる。
絶縁膜36及びポリシリコン膜35を選択的にエッチングし
て開口部37を形成するとともに、開口部37内にコレクタ
層33を露出させる。
次に、第５図（ｃ）に示すように、例えば熱酸化によ
り開口部37内のポリシリコン膜35及びコレクタ層33を酸
化してSiO2からなる絶縁膜38を形成するとともに、この
熱酸化時の熱処理により、予めポリシリコン膜35に導入
されたB+をコレクタ層33に拡散させてp+型の外部ベース
拡散層39を形成する。ここでの絶縁膜38は外部ベース引
き出し用ポリシリコン膜35側壁を絶縁するために形成し
ている。
り開口部37内のポリシリコン膜35及びコレクタ層33を酸
化してSiO2からなる絶縁膜38を形成するとともに、この
熱酸化時の熱処理により、予めポリシリコン膜35に導入
されたB+をコレクタ層33に拡散させてp+型の外部ベース
拡散層39を形成する。ここでの絶縁膜38は外部ベース引
き出し用ポリシリコン膜35側壁を絶縁するために形成し
ている。
次に、第５図（ｄ）に示すように、外部ベース引き出
し用ポリシリコン膜35側壁の絶縁性を更に向上させるた
めに例えばCVD法により開口部37内を覆うようにSiO2を
堆積して絶縁膜40を形成する。
し用ポリシリコン膜35側壁の絶縁性を更に向上させるた
めに例えばCVD法により開口部37内を覆うようにSiO2を
堆積して絶縁膜40を形成する。
次に、第５図（ｅ）に示すように、例えばRIEにより
絶縁膜40をエッチバックして開口部37内のポリシリコン
膜35及び絶縁膜36、38側壁にサイドウォール40aを形成
するとともに、サイドウォール40a間にエミッタ及び内
部ベース形成のための開口部41を形成する。この時、サ
イドウォール40a間の絶縁膜40、38がエッチングされて
開口部41内にコレクタ層33が露出される。
絶縁膜40をエッチバックして開口部37内のポリシリコン
膜35及び絶縁膜36、38側壁にサイドウォール40aを形成
するとともに、サイドウォール40a間にエミッタ及び内
部ベース形成のための開口部41を形成する。この時、サ
イドウォール40a間の絶縁膜40、38がエッチングされて
開口部41内にコレクタ層33が露出される。
次に、第５図（ｆ）に示すように、例えばCVD法によ
り開口部41を覆うようにポリSiを堆積してポリシリコン
膜42を形成し、例えばＢのイオン注入によりポリシリコ
ン膜42にB+を導入した後、アニール処理することにより
ポリシリコン膜42に導入したB+をコレクタ層33に拡散さ
せてコレクタ層33内にp+型の内部ベース拡散層43を形成
する。
り開口部41を覆うようにポリSiを堆積してポリシリコン
膜42を形成し、例えばＢのイオン注入によりポリシリコ
ン膜42にB+を導入した後、アニール処理することにより
ポリシリコン膜42に導入したB+をコレクタ層33に拡散さ
せてコレクタ層33内にp+型の内部ベース拡散層43を形成
する。
そして、例えばAsのイオン注入によりポリシリコン膜
42にAs+を導入し、アニール処理することによりポリシ
リコン膜42に導入したAs+を内部ベース拡散層43内に拡
散させて内部ベース拡散層43内にn+型のエミッタ拡散層
44を形成した後、ポリシリコン膜42をパターニングする
ことにより、第５図（ｇ）に示すような半導体装置を得
ることができる。
42にAs+を導入し、アニール処理することによりポリシ
リコン膜42に導入したAs+を内部ベース拡散層43内に拡
散させて内部ベース拡散層43内にn+型のエミッタ拡散層
44を形成した後、ポリシリコン膜42をパターニングする
ことにより、第５図（ｇ）に示すような半導体装置を得
ることができる。
上記した従来の製造方法は、より浅いベース拡散39、
43を形成するに際し、ベース領域へのイオン注入時のチ
ャネリングを防止することを主眼において、ポリシリコ
ン膜35、42を介したイオン注入と熱拡散の組合せによる
方法を採っていた。
43を形成するに際し、ベース領域へのイオン注入時のチ
ャネリングを防止することを主眼において、ポリシリコ
ン膜35、42を介したイオン注入と熱拡散の組合せによる
方法を採っていた。
しかしながら、上記したポリシリコン膜42を介してイ
オンを拡散させて内部ベース拡散層43を形成する従来の
半導体装置の製造方法では、内部ベース拡散層43形成の
ための開口部41と同じ開口部41からイオンを拡散させて
エミッタ拡散層44を形成する必要があるため、外部ベー
ス拡散層39と内部ベース拡散層43を安定に接続させるこ
とが困難であり、外部ベース拡散層39とエミッタ拡散層
44形成の際の拡散を十分行っていない場合、第６図
（ａ）に示すように、外部ベース拡散層39と内部ベース
拡散層43が離れてｐ型で十分接続されなくなり外部ベー
ス拡散層39と内部ベース拡散層43間で濃度の低い領域が
生じてエミッタ・コレクタ間のパンチスルー不良が多発
したり、一方外部ベース拡散層39の拡散をし過ぎた場合
は、第６図（ｂ）に示すように、外部ベース拡散層39が
エミッタ拡散層44と接続してしまい、ベース・エミッタ
間の接合逆耐圧が低下してリーク不良が生じたりする問
題を抱えていた。
オンを拡散させて内部ベース拡散層43を形成する従来の
半導体装置の製造方法では、内部ベース拡散層43形成の
ための開口部41と同じ開口部41からイオンを拡散させて
エミッタ拡散層44を形成する必要があるため、外部ベー
ス拡散層39と内部ベース拡散層43を安定に接続させるこ
とが困難であり、外部ベース拡散層39とエミッタ拡散層
44形成の際の拡散を十分行っていない場合、第６図
（ａ）に示すように、外部ベース拡散層39と内部ベース
拡散層43が離れてｐ型で十分接続されなくなり外部ベー
ス拡散層39と内部ベース拡散層43間で濃度の低い領域が
生じてエミッタ・コレクタ間のパンチスルー不良が多発
したり、一方外部ベース拡散層39の拡散をし過ぎた場合
は、第６図（ｂ）に示すように、外部ベース拡散層39が
エミッタ拡散層44と接続してしまい、ベース・エミッタ
間の接合逆耐圧が低下してリーク不良が生じたりする問
題を抱えていた。
したがって、浅いベース領域を安定に形成することが
できなかった。
できなかった。
そこで、本発明は、以上の点を鑑み、外部ベース領域
と内部ベース領域の接続が不安定にならず、しかも、浅
くかつ薄いベース接合を有するバイポーラトランジスタ
を形成することができる半導体装置の製造方法を提供す
ることを目的とする。
と内部ベース領域の接続が不安定にならず、しかも、浅
くかつ薄いベース接合を有するバイポーラトランジスタ
を形成することができる半導体装置の製造方法を提供す
ることを目的とする。
本発明による半導体装置の製造方法は上記目的達成の
ため、コレクタ層上に少なくとも第１の絶縁膜、導電性
膜及び第２の絶縁膜を順次形成する工程と、該第２の絶
縁膜及び該導電性膜を選択的にエッチングして該第１の
絶縁膜を露出する第１の開口部を形成する工程と、該第
１の開口部内の該導電性膜側壁に第３の絶縁膜を形成す
る工程と、該第１の開口部下の該第１の絶縁膜を選択的
にエッチングして該導電性膜裏面下まで達する第２の開
口部を形成する工程と、該第２の開口部内を埋め込むベ
ース層を形成する工程と、該ベース層内または該ベース
層上にエミッタ層を形成する工程とを含むものである。
ため、コレクタ層上に少なくとも第１の絶縁膜、導電性
膜及び第２の絶縁膜を順次形成する工程と、該第２の絶
縁膜及び該導電性膜を選択的にエッチングして該第１の
絶縁膜を露出する第１の開口部を形成する工程と、該第
１の開口部内の該導電性膜側壁に第３の絶縁膜を形成す
る工程と、該第１の開口部下の該第１の絶縁膜を選択的
にエッチングして該導電性膜裏面下まで達する第２の開
口部を形成する工程と、該第２の開口部内を埋め込むベ
ース層を形成する工程と、該ベース層内または該ベース
層上にエミッタ層を形成する工程とを含むものである。
本発明では、第１図（ａ）〜（ｆ）に示すように、予
めオーバーハング状に形成された外部ベース引き出し電
極となるポリシリコン膜７とコレクタ層３に接するよう
に、かつ開口部11内を埋め込むようにベース層12を形成
し、ベース層12内にエミッタ層13を形成するようにした
ため、外部ベース領域と内部ベース領域を安定し接続す
ることができ、しかも、浅くかつ薄いベース接合を有す
るバイポーラトランジスタを形成することができる。
めオーバーハング状に形成された外部ベース引き出し電
極となるポリシリコン膜７とコレクタ層３に接するよう
に、かつ開口部11内を埋め込むようにベース層12を形成
し、ベース層12内にエミッタ層13を形成するようにした
ため、外部ベース領域と内部ベース領域を安定し接続す
ることができ、しかも、浅くかつ薄いベース接合を有す
るバイポーラトランジスタを形成することができる。
以下、本発明を図面に基づいて説明する。
第１図（ａ）〜（ｆ）は本発明に係る半導体装置の製
造方法の一実施例を説明する図である。第１図におい
て、１はSi等からなり例えばｐ型の基板、２は例えばn+
型の埋め込みコレクタ層、３は単結晶Si等からなり例え
ばｎ型のコレクタ層、４はSiO2等からなるフィールド酸
化膜、５はSiO2等からなるシリコン酸化膜、６はSi3N4
等からなる耐酸化性膜としてのシリコン窒化膜、７はポ
リシリコン膜、８はSiO2等からなるシリコン酸化膜、９
はシリコン酸化膜８及びポリシリコン膜７に形成された
開口部、10はSiO2等からなるシリコン酸化膜、11は開口
部、12は例えばp+型のベース層、13はn+型のエミッタ拡
散層、14はポリシリコン膜である。
造方法の一実施例を説明する図である。第１図におい
て、１はSi等からなり例えばｐ型の基板、２は例えばn+
型の埋め込みコレクタ層、３は単結晶Si等からなり例え
ばｎ型のコレクタ層、４はSiO2等からなるフィールド酸
化膜、５はSiO2等からなるシリコン酸化膜、６はSi3N4
等からなる耐酸化性膜としてのシリコン窒化膜、７はポ
リシリコン膜、８はSiO2等からなるシリコン酸化膜、９
はシリコン酸化膜８及びポリシリコン膜７に形成された
開口部、10はSiO2等からなるシリコン酸化膜、11は開口
部、12は例えばp+型のベース層、13はn+型のエミッタ拡
散層、14はポリシリコン膜である。
次に、その製造方法について説明する。
まず、第１図（ａ）に示すように、例えばSbのイオン
注入及びアニール処理によりｐ型の基板１にn+型の膜厚
が例えば1000Åの埋め込みコレクタ層２を形成し、例え
ばCVD法（エピタキシャル成長法）により埋め込みコレ
クタ層２を覆うように単結晶Siを堆積してｎ型の膜厚が
例えば5000Åの半導体層を形成した後、LOCOS法により
半導体層を選択的に酸化して素子分離領域としての膜厚
が例えば8000Åのフィールド酸化膜４を形成するととも
に、フィールド酸化膜34により分離されたｎ型のコレク
タ層３を形成する。
注入及びアニール処理によりｐ型の基板１にn+型の膜厚
が例えば1000Åの埋め込みコレクタ層２を形成し、例え
ばCVD法（エピタキシャル成長法）により埋め込みコレ
クタ層２を覆うように単結晶Siを堆積してｎ型の膜厚が
例えば5000Åの半導体層を形成した後、LOCOS法により
半導体層を選択的に酸化して素子分離領域としての膜厚
が例えば8000Åのフィールド酸化膜４を形成するととも
に、フィールド酸化膜34により分離されたｎ型のコレク
タ層３を形成する。
なお、次工程からは第１図（ａ）に示すＸ部分のエミ
ッタ、ベースが形成される部分を抜き出して具体的に説
明する。
ッタ、ベースが形成される部分を抜き出して具体的に説
明する。
次に、第１図（ｂ）に示すように、例えばCVD法によ
りｎ型のコレクタ層３上にSiO2、Si3N4、ポリSi、SiO2
を堆積して膜厚が例えば100〜300Åのシリコン酸化膜
５、膜厚が例えば300〜500Åのシリコン窒化膜６、ｐ型
で膜厚が例えば3000Åの外部ベース引き出し用のポリシ
リコン膜７及び膜厚が例えば3000Åのシリコン酸化膜８
を順次形成した後、例えばRIEによりシリコン酸化膜８
及びポリシリコン膜７のベース及びエミッタとなる領域
をエッチングして開口部９を形成する。この場合、開口
部９内にシリコン窒化膜６が露出される。
りｎ型のコレクタ層３上にSiO2、Si3N4、ポリSi、SiO2
を堆積して膜厚が例えば100〜300Åのシリコン酸化膜
５、膜厚が例えば300〜500Åのシリコン窒化膜６、ｐ型
で膜厚が例えば3000Åの外部ベース引き出し用のポリシ
リコン膜７及び膜厚が例えば3000Åのシリコン酸化膜８
を順次形成した後、例えばRIEによりシリコン酸化膜８
及びポリシリコン膜７のベース及びエミッタとなる領域
をエッチングして開口部９を形成する。この場合、開口
部９内にシリコン窒化膜６が露出される。
次に、第１図（ｃ）に示すように、例えば熱酸化によ
り開口部９内のポリシリコン膜７を酸化してポリシリコ
ン膜７側壁にシリコン酸化膜10を形成する。
り開口部９内のポリシリコン膜７を酸化してポリシリコ
ン膜７側壁にシリコン酸化膜10を形成する。
次に、第１図（ｄ）に示すように、例えばウエットエ
ッチングにより開口部９下のシリコン窒化膜６及びシリ
コン酸化膜５を選択的にエッチングしてポリシリコン膜
７裏面下まで達する開口部11を形成する。この時、開口
部11内にコレクタ層３が露出され、ポリシリコン膜７が
オーバーハング状に形成される。なお、シリコン窒化膜
６のウエットエッチングは例えば熱リン酸溶液を用いれ
ばよく、シリコン酸化膜５のウエットエッチングは例え
ばフッ酸溶液を用いればよい。
ッチングにより開口部９下のシリコン窒化膜６及びシリ
コン酸化膜５を選択的にエッチングしてポリシリコン膜
７裏面下まで達する開口部11を形成する。この時、開口
部11内にコレクタ層３が露出され、ポリシリコン膜７が
オーバーハング状に形成される。なお、シリコン窒化膜
６のウエットエッチングは例えば熱リン酸溶液を用いれ
ばよく、シリコン酸化膜５のウエットエッチングは例え
ばフッ酸溶液を用いればよい。
次に、第１図（ｅ）に示すように、例えば低温CVD法
（MBE法等でもよい）による選択的なエピ・ポリ成長法
により例えば不純物濃度が１×1018〜５×1018/cc程度
のB+を含んだSi層を堆積して開口部11内にp+型のベース
層12を形成する。この時、単結晶Siからなるコレクタ層
３上には単結晶Siがエピタキシャル成長し、ポリシリコ
ン膜７とコレクタ層３間にはポリSiが成長する。
（MBE法等でもよい）による選択的なエピ・ポリ成長法
により例えば不純物濃度が１×1018〜５×1018/cc程度
のB+を含んだSi層を堆積して開口部11内にp+型のベース
層12を形成する。この時、単結晶Siからなるコレクタ層
３上には単結晶Siがエピタキシャル成長し、ポリシリコ
ン膜７とコレクタ層３間にはポリSiが成長する。
そして、例えば低温CVD法（MBE法等でもよい）により
ポリSiを堆積してポリシリコン膜14を形成し、例えばAs
のイオン注入によりポリシリコン膜14にAs+を導入し、
アニール処理することによりポリシリコン膜14に導入し
たAs+をベース層12内に拡散させてn+型のエミッタ拡散
層13を形成した後、ポリシリコン膜14をパターニングす
ることにより、第１図（ｆ）に示すような半導体装置を
得ることができる。
ポリSiを堆積してポリシリコン膜14を形成し、例えばAs
のイオン注入によりポリシリコン膜14にAs+を導入し、
アニール処理することによりポリシリコン膜14に導入し
たAs+をベース層12内に拡散させてn+型のエミッタ拡散
層13を形成した後、ポリシリコン膜14をパターニングす
ることにより、第１図（ｆ）に示すような半導体装置を
得ることができる。
すなわち、上記実施例では、予めオーバーハング状に
形成された外部ベース引き出し電極となるポリシリコン
膜７とコレクタ層３に接するように、かつ開口部11内を
埋め込むようにベース層12を形成し、ベース層12内にコ
レクタ層３を形成するようにしたため、外部ベース領域
と内部ベース領域を安定に接続することができ、しか
も、浅くかつ薄いベース接合を有するバイポーラトラン
ジスタを形成することができる。
形成された外部ベース引き出し電極となるポリシリコン
膜７とコレクタ層３に接するように、かつ開口部11内を
埋め込むようにベース層12を形成し、ベース層12内にコ
レクタ層３を形成するようにしたため、外部ベース領域
と内部ベース領域を安定に接続することができ、しか
も、浅くかつ薄いベース接合を有するバイポーラトラン
ジスタを形成することができる。
なお、上記実施例では、開口部９内のポリシリコン膜
７側壁に熱酸化によりシリコン酸化膜10を形成してポリ
シリコン膜７側壁を絶縁する場合について説明したが、
本発明はこれに限定されるものではなく、第２図（ａ）
に示すように、例えばCVD法により開口部９内を覆うよ
うにSiO2を堆積してシリコン酸化膜20を形成した後、例
えばRIEによりシリコン酸化膜20をエッチバックしてポ
リシリコン膜７側壁にサイドウォール20aを形成してポ
リシリコン膜７側壁を絶縁する場合であってもよい。
７側壁に熱酸化によりシリコン酸化膜10を形成してポリ
シリコン膜７側壁を絶縁する場合について説明したが、
本発明はこれに限定されるものではなく、第２図（ａ）
に示すように、例えばCVD法により開口部９内を覆うよ
うにSiO2を堆積してシリコン酸化膜20を形成した後、例
えばRIEによりシリコン酸化膜20をエッチバックしてポ
リシリコン膜７側壁にサイドウォール20aを形成してポ
リシリコン膜７側壁を絶縁する場合であってもよい。
上記実施例は、イオン注入及び熱拡散によりベース層
12内にエミッタ拡散層13を形成する場合について説明し
たが、本発明はこれに限定されるものではなく、第３図
に示すように、ベース層12上に例えば低温CVD法（MBE法
等でもよい）等の成長法によりエミッタ層21を形成する
場合であってもよい。
12内にエミッタ拡散層13を形成する場合について説明し
たが、本発明はこれに限定されるものではなく、第３図
に示すように、ベース層12上に例えば低温CVD法（MBE法
等でもよい）等の成長法によりエミッタ層21を形成する
場合であってもよい。
上記実施例は、ベース層12の形成を選択的なエピ・ポ
リ成長により形成する場合について説明したが、本発明
はこれに限定されるものではなく、第４図（ａ）に示す
ように、非選択的なエピ・ポリ成長によりシリコン酸化
膜８、10上にもポリSiを成長させてポリシリコン層22を
形成した後、第４図（ｂ）に示すように、不要なポリシ
リコン層22をエッチング除去することによりベース層23
を形成する場合であってもよい。
リ成長により形成する場合について説明したが、本発明
はこれに限定されるものではなく、第４図（ａ）に示す
ように、非選択的なエピ・ポリ成長によりシリコン酸化
膜８、10上にもポリSiを成長させてポリシリコン層22を
形成した後、第４図（ｂ）に示すように、不要なポリシ
リコン層22をエッチング除去することによりベース層23
を形成する場合であってもよい。
上記各実施例は、Siからなるベース層12、23を用いる
場合について説明したが、本発明はこれに限定されるも
のではなく、ベース層12、23のバンドギャップがエミッ
タ拡散層13（エミッタ層21）よりも狭くなるようにSiXG
e1-X（０＜Ｘ＜１）からなるベース層12、23を用いる場
合であってもよく、この場合、ナローギャップヘテロバ
イポーラトランジスタを実現することができる。
場合について説明したが、本発明はこれに限定されるも
のではなく、ベース層12、23のバンドギャップがエミッ
タ拡散層13（エミッタ層21）よりも狭くなるようにSiXG
e1-X（０＜Ｘ＜１）からなるベース層12、23を用いる場
合であってもよく、この場合、ナローギャップヘテロバ
イポーラトランジスタを実現することができる。
本発明によれば、外部ベース領域と内部ベース領域の
接続が不安定にならず、しかも、浅くかつ薄いベース接
合を有するバイポーラトランジスタを形成することがで
きるという効果がある。
接続が不安定にならず、しかも、浅くかつ薄いベース接
合を有するバイポーラトランジスタを形成することがで
きるという効果がある。
第１図は本発明に係る半導体装置の製造方法の一実施例
の製造方法を説明する図、 第２図〜第４図は他の実施例の製造方法を説明する図、 第５図は従来例の製造方法を説明する図、 第６図は従来例の課題を説明する図である。 ３……コレクタ層、 ５……シリコン酸化膜、 ６……シリコン窒化膜、 ７……ポリシリコン膜、 ８……シリコン酸化膜、 ９……開口部、 10……シリコン酸化膜、 11……開口部、 12……ベース層、 13……エミッタ拡散層、 21……エミッタ層、 23……ベース層。
の製造方法を説明する図、 第２図〜第４図は他の実施例の製造方法を説明する図、 第５図は従来例の製造方法を説明する図、 第６図は従来例の課題を説明する図である。 ３……コレクタ層、 ５……シリコン酸化膜、 ６……シリコン窒化膜、 ７……ポリシリコン膜、 ８……シリコン酸化膜、 ９……開口部、 10……シリコン酸化膜、 11……開口部、 12……ベース層、 13……エミッタ拡散層、 21……エミッタ層、 23……ベース層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 29/165
Claims (3)
- 【請求項１】コレクタ層（３）上に少なくとも第１の絶
縁膜（５、６）、導電性膜（７）及び第２の絶縁膜
（８）を順次形成する工程と、 該第２の絶縁膜（８）及び該導電性膜（７）を選択的に
エッチングして該第１の絶縁膜を露出する第１の開口部
（９）を形成する工程と、 該第１の開口部（９）内の該導電性膜（７）側壁に第３
の絶縁膜（10）を形成する工程と、 該第１の開口部（９）下の該第１の絶縁膜（５、６）を
選択的にエッチングして該導電性膜裏面下まで達する第
２の開口部（11）を形成する工程と、 該第２の開口部（11）内を埋め込むベース層（12、23）
を形成する工程と、 該ベース層（12、23）内または該ベース層（12、23）上
にエミッタ層（13、21）を形成する工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項２】前記ベース層（12、23）が前記エミッタ層
（13、21）よりも狭いバンドギャップを有する半導体材
料からなることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】前記エミッタ層（13、21）がSiからなり、
前記ベース層（12、23）がSixGe1-x（０＜ｘ＜１）から
なることを特徴とする請求項２記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02126413A JP3107806B2 (ja) | 1990-05-16 | 1990-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02126413A JP3107806B2 (ja) | 1990-05-16 | 1990-05-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425028A JPH0425028A (ja) | 1992-01-28 |
| JP3107806B2 true JP3107806B2 (ja) | 2000-11-13 |
Family
ID=14934552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02126413A Expired - Fee Related JP3107806B2 (ja) | 1990-05-16 | 1990-05-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107806B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101825741B1 (ko) | 2017-11-03 | 2018-02-05 | 이상철 | 박형 실린더 제작을 위한 기계 가공 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2575890Y2 (ja) * | 1992-08-20 | 1998-07-02 | 日本トムソン株式会社 | 直動転がり案内ユニット |
| JP2575891Y2 (ja) * | 1992-08-20 | 1998-07-02 | 日本トムソン株式会社 | 直動転がり案内ユニット |
| JP4004873B2 (ja) | 2001-09-21 | 2007-11-07 | Ｔｈｋ株式会社 | 案内装置のシール装置及び案内装置 |
| EP3278929B1 (de) | 2016-08-01 | 2019-07-03 | SMW-AUTOBLOK Spannsysteme GmbH | Spannvorrichtung, insbesondere schraubstock |
-
1990
- 1990-05-16 JP JP02126413A patent/JP3107806B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101825741B1 (ko) | 2017-11-03 | 2018-02-05 | 이상철 | 박형 실린더 제작을 위한 기계 가공 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425028A (ja) | 1992-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2530784B2 (ja) | 自己整合エピタキシャル・ベ―ス・トランジスタの製造方法 | |
| US6812545B2 (en) | Epitaxial base bipolar transistor with raised extrinsic base | |
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0793315B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02153536A (ja) | 半導体装置 | |
| JPH03178133A (ja) | バイポーラ・トランジスタとその製作方法 | |
| US6699741B1 (en) | Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region | |
| JPH04330730A (ja) | 半導体装置及びその製造方法 | |
| JP3107806B2 (ja) | 半導体装置の製造方法 | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JP3332037B2 (ja) | 基板の上表面に二つの自己整列型領域を定める方法 | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| EP0236811A2 (en) | Method of manufacturing semiconductor device | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JPH04113627A (ja) | バイポーラトランジスタの製造方法 | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JPS63245939A (ja) | 半導体装置 | |
| JPH10335343A (ja) | 半導体装置の製造方法 | |
| JPH04137733A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6387740A (ja) | 半導体装置の製造方法 | |
| JPH04294543A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |