JPH03178133A - バイポーラ・トランジスタとその製作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発門は、単結晶の隆起したベースを含む半導体材料層
と、単結晶あるいは多結晶エミッタと、単結晶あるいは
多結晶エミッタへの電気的接続を提供する隣接多結晶領
域とを有するバイポーラ・トランジスタ構造体に関する
。本発明はまた、そのような構造体を製作する方法に関
し、単結晶領域と多結晶領域とがそれぞれ単結晶あるい
は多結晶相および絶縁体の上に形成されるよう一方のタ
イプの導電性を有する半導体材料の整合（ｅｏｎｆｏｒ
ｍａｌ）層を逆のタイプの導電性を有する単結晶領域と
絶縁体上に被着させる工程を含む。後続の工程において
、逆の導電性タイプの半導体材料の層が単結晶あるいは
単結晶上の多結晶材料および多結晶上の多結晶相を形成
する第１の層上に被着される。次いで最終工程において
、この構造体に外方拡散工程が適用され、この工程は、
一実施例においては、逆電導性タイプの単結晶領域と、
一方のタイプの導電性の単結晶におけるｐ−ｎ接合と、
単結晶エミッタ領域への接続部として作用する逆のタイ
プの導電性の領域とを同時に形成する。

［従来の技術］ 隆起したベースを備えたバイポーラ・トランジスタは半
導体トランジスタ技術分野において周知である。

１９８７年９月１６日出願された米国特許第４．７８９
　、６４３号はその第６図に示す、隆起したベースを有
することを特徴とするデバイスを示している。さらに、
この米国特許はベースのイントリンシック要素とエクス
トリンシック要素との間の直接的接続を示している。構
造体の全ての要素は半導体材料のエピタキシャル層を被
着することにより作・られ、この層は次いで適切にマス
クされ、イオン注入工程をかけて絶縁領域とデバイスエ
ミッタとを形成する。上記の米国特許は、ベースやエミ
ッタを形成する多結晶層は何ら使用せず、またその方法
に、多結晶材料の上に多結晶領域を、また単結晶材料の
上に単結晶領域を形成することによって第２の層を被着
かつ拡散すると、関連の電気的接続とベース−コレクタ
ｐ−ｎ接合とを備えた単結晶エミッタ領域が形成される
過程を含めていない。上記の米国特許においては、単結
晶材料と多結晶材料の拡散速度差を利用することを何ら
示していない。

しかしながら、１９８０年２月２９日に出願された米国
特許第４，４９９．６５７号は絶縁体の上に被着した半
導体材料は特性が多結晶であり、単結晶材料上に被着し
た単結晶材料は単結晶のままであることを認識している
。この現象を用いて、多結晶領域はエクストリンシック
・ベースを形成する一方、単結晶領域はイントリンシッ
ク・ベース、コレクタおよびエミッタを形成している。

上記米国特許はまた、多結晶材料と単結晶材料との間に
拡散速度差があることを認識している。上記米国特許の
方法においては、単結晶と多結晶領域を有する単一層が
被着される。次の工程において、２つのイオン注入が利
用されてベースとエミッタの領域を形成する。後者の要
素の場合、個別のメタライゼーションが必要である。こ
の米国特許は単結晶と多結晶鎮域を含む一対のタイプの
導電性が相互に逆のタイプの層を整合して被着し、かつ
デノくイスエミッタと、デバイスエミ・ンターベースの
ｐ−ｎ接合、ｐ−ｎ接合によって絶縁されたベース、お
よびエミッタへの電気的接続とを同時に形成する外方拡
散法により隆起したベースのデバイスを得ることができ
ることを認識していない。

１９８２年３月８日に出願された米国特許第４．４３１
．４６０号は基板の単結晶領域上および絶縁体で被覆し
た多結晶シリコン上に被着された半導体材料の単一層を
示している。この単一層はイオン注入され、加熱される
と、ｎおよびｐタイプのドーパントが、基板内でエミッ
タとベースとを形成する下側に位置する基板に導入され
る。第２の被着層が使用されるわけでもないし、また唯
一の被着した多結晶層に単結晶と多結晶の領域が形成さ
れているという認識もない。結局、上記米国特許におい
ては被着された層がエミッタ接点の一部を形成する。

１９７９年９月６日に出願された米国特許第４．５０４
．３３２号はエクストリンシックおよびイントリンシッ
クのベース、エミッタおよびコレクタ全てが基板の上方
に位置した構造体を示している。

それらは全て自己整合している。この方法は、その」二
に半導体層が形成され、単結晶材料上に単結晶領域を、
かつ多結晶材料上に多結晶領域を有するドーピングされ
た絶縁層を含んでいる。ドーピングされた絶縁材から外
方拡散することにより、逆のタイプの導電性の領域が形
成され、該領域は最終的にエクストリンシック・ベース
となり、単結晶領域が外方拡散したエクストリンシック
・ベース同士の間に残っている。次の工程において、イ
ントリンシック・ベースがイオン注入され、酸化物から
ドーパントを拡散することによりエミッタ領域が形成さ
れる。このように、本特許出願で用いられている同じ現
象の多く、例えば拡散速度差や絶縁あるいは単結晶材料
上に多結晶および単結晶領域を形成することが上記米国
特許においては使用されているものの、単結晶領域が得
られた後トランジスタを完成させるのにかなり複雑な方
法が用いられている。第２の逆のタイプの導電層を被着
しそれを拡散することにより、エミッタ、ベース−エミ
ッタのｐ−ｎ接合およびエミッタへの電気的接続が同時
に形成されうるとの認識はない。この工程を認識すれば
上記米国特許の方法を大きく簡素化することになる。

１９６９年１２月８日出願された米国特許節３．６００
．６５１号は、絶縁体上に多結晶領域を、かつ単結晶材
料上に単結晶領域を提供する、絶縁および単結晶半導体
材上に整合して被着した半導体層を示している。

隣接する絶縁体に位置したドーパントは多結晶領域に導
入される。この米国特許に開示の垂直型バイポーラ・デ
バイスの全てにおいて、エミッタは逆のタイプの導電性
の第２の層を用い、拡散してデバイスのエミッタとその
電気的接続とを形成するという本特許出願の大きく簡素
化した工程を使用することなく単結晶領域へ個別に拡散
される。

［発明が解決しようとする課題］ 従って、本発明の目的はベース、エミッタおよび該エミ
ッタへの電気的接続が一対の整合して被着した半導体層
から全て形成されているバイポーラ・トランジスタを提
供することである。

本発明の別の目的は隆起したイントリンシック・ベース
を有し、該ベースが同様に隆起したエクストリンシック
・ベースに直接接続されているバイポーラ・トランジス
タを提供することである。

本発明のさらに別の目的は単結晶イントリンシック・ベ
ースの一部がデバイスの酸化物（ＲＯＸ）領域と重なる
ことによってエツジのパンチスルーあるいは降伏が実質
的に排除されるバイポーラ・トランジスタを提供するこ
とである。

本発明のさらに別の目的は従来技術に対して大きく簡素
化されたバイポーラ・トランジスタを製作する方法を提
供することである。

本発明の別の目的は最初の整合層被着の後の一連の過程
が先行する過程での結果を乱すことがなくそのためエツ
ジのパンチスルーを防止するバイポーラ・トランジスタ
を製作する方法を提供することである。

［課題を解決するための手段］ 本発明はバイポーラ・トランジスタ構造とその製作方法
とに関する。この構造体は、開口を含む多結晶半導体の
層がその上に配設されている半導体基板を含む。この開
口は基板の一部を露出する。

絶縁層が多結晶層の少なくとも一部を被覆する。

−構成例においては、基板に隣接した多結晶層の一部が
露出され、別の構成例においては多結晶層が絶縁体で完
全に被覆されている。第１の構成例においては、整合し
て被着された層がコレクタ領域上で単結晶ベースとエミ
ッタの領域を含む。単結晶領域は、単結晶領域との境界
面を形成する多結晶領域により部分的に囲まれている。

メサ状のベース−エミッタ接合が単結晶領域に形成され
ており、この領域の一部は単結晶−多結晶境界面に対し
て概ね平行でかつ絶縁体において終っている。

多結晶領域は単結晶エミッタ領域への接点として作用す
る。第２の構成例においては、多結晶層が外方拡散され
てエクストリンシック・ベース領域を形成している。整
合して被着された層は、単結晶−多結晶境界面に接合さ
れる単結晶領域と多結晶領域とを含む。単結晶領域は隆
起したベース部分とエミッタ部分とを含み、双方共メサ
状のｐ−ｎ接合において合流する。後者の部分は単結晶
−多結晶の境界面に概ね平行である部分を有し、絶縁体
において終る。さらに、隆起したベース部分はエクスト
リンシック・ベース領域に結合している。多結晶領域は
エミッタ領域への電気的接続として作用する。

本発明による構造体を製作する際、半導体材料の２個の
層が、基板上に配設された絶縁被覆の半導体領域上に整
合して被着される。半導体領域はマスクされ、エツチン
グされて開口を形成する。

−例においては、エツチングにより絶縁体をアンダーカ
ットし基板に隣接した半導体領域の一部を露出し、別の
例においてはエツチングが絶縁体に作用を加えずにその
まま残す。半導体層が整合して被着されると、単結高領
域が露出した基板部分と整合し、多結晶領域が層の単結
晶−多結晶の境界面を形成する絶縁体上に形成される。

アンダーカットされた絶縁体の例においては、整合して
配設された第１の層は、半導体領域の露出した部分と接
続される。第１の層に対して逆のタイプの導電性である
第２の層が一度整合して被着されると、これは外方拡散
されメサ状エミッターベースｐ−ｎ接合を形成する。こ
の接合の一部は平坦であり、またその別の部分は単結晶
−多結晶境界面に概ね平行であり、絶縁体に終る。エミ
ッタとベースの領域の形成は、多結晶材料における拡散
より単結晶材料における遅い拡散に依存する。拡散の程
度は多結晶材料においてははるかに早く、外方拡散過程
は、第１の層の多結晶材料の全てを第２の層と同じタイ
プの導電性に変換し、この変換された多結晶領域は、同
じタイプの導電性であるエミッタに対して電気的相互接
続として作用する。絶縁体をアンダーカットしてない場
合には、多結晶領域は外方拡散され、整合して被着され
た第１の層の単結晶部分はエクストリンシック・ベース
に結合する。さもなければ、エミッタ、ベースおよびエ
ミッタへの相互接続部の形成は、アンダーカットされた
絶縁体の例のようになされる。処理過程から得られる１
つの様相は、第１の層がリセスした酸化物（ＲＯＸ）上
に整合して配設されたとき、この層の単結晶部分はこめ
ＲＯＸの上を延びあるいはこのＲＯＸの上に重なること
である。第２の整合層の被着およびその他の処理過程は
従来技術による方法ではよくあったがこの重なりを阻害
せず、その結果エツジのパンチスルーあるいは降伏は概
ね排除される。前述の説明から、本発明による方法は従
来技術による方法と比較して必要過程の数を大きく低減
する簡素化された方法を用いて優れたデバイスを提供す
ることが明らかである。

［実　施　例コ 本光明の前述並びにその他の目的、特徴および利点は好
適実施例についての以下の詳細な説明から明らかとなる
。

第１図は、エクストリンシック・ベース３を形成する一
対の多結晶半導体領域に直接接続しかつ隆起した単結晶
のイントリンシック・ベース２を含むバイポーラ・トラ
ンジスタ１の単純化した断面図である。ｐ導電性タイプ
の半導体の領域として第１図に示すイントリンシック・
ベース２はトランジスタ１のコレクタ４を形成するｎ導
電性タイプの半導体基板上に配置されている。ベース−
コレクタのｐ−ｎ接合５がベース２とコレクタ４との境
界に形成されている。酸化物層６は、エクストリンシッ
ク・ベース３がイントリンシック・ベース２に直接接続
されているところを除いてエクストリンシック・ベース
３の多結晶領域を部分的に被覆している。窒化シリコン
層７が酸化物層６を被覆し、かつ延在部分８を含み、該
延在部の端部がベース−エミッタｐ−ｎ接合９の幅を画
成する。このｐ−ｎ接合はメサ状であって、その側部は
一端において延在部分８で終り、他端においてｐ−ｎ接
合９の平坦部分の端部で終っている。

トランジスタ１の製作の説明において追って判るように
、ｐ−ｎ接合９は単結晶半導体材料と、多結晶半導体材
料とにおけるドーパントの拡散速度の差から得られたも
のである。第１図においては、層１０は、絶縁材料の上
、あるいは多結晶半導体材料の上に被着されると特性が
多結晶となり、単結晶半導体材の上に被着されると単結
晶となる半導体材料の一対の層１０Ａ、　ＩＯＢから作
られている。

破線１０ｃは被着されたときの層１０Ａ、ＩＯＢの相対
厚さを示す。層１０Ａ、　ＩＯＢを通して延在部分８か
ら斜めに延びる点線１０Ｄは多結晶半導体材料と単結晶
半導体材料との間の境界を示す。このように、イントリ
ンシック・ベース２に加え、点線１０Ｄの間の単結晶材
料はトランジスタ１のエミッタ１１ヲ形成し、第１図に
おいてｎ　タイプの導電性の半導体材料の領域として示
されている。第１図において、点線１０Ｄで示す単結晶
と多結晶の半導体材料の間の境界はメサ状ｐ−ｎ接合９
の側部に対して概ね平行に延び、同時にエミッタ１１と
ＪｌｌｏＡ。

１０Ｂの残りの単結晶ｎ　部分との間の電気的接続を形
成する。奥まって設けられた即ちリセスした酸化物（Ｒ
ＯＸ）領域１２がコレクタ４に形成され、このようなデ
バイスで見られる通常の絶縁を提供する。第１図に特に
示していないが、本発明の一部を形成しないで、イント
リンシック・ベース３とコレクタ４とに対して通常の周
知の要領で電気的接点が設けられることが認められる。

第１図の構造体は第１図に示すものと逆のタイプの導電
性の要素から構成してもよいことが理解される。このよ
うに、例えばシリコン半導体材料に導入されるドーパン
トのタイプを変えることにより第１図に示すｎｐｎデバ
イスをｐｎｐデバイスにすることができる。

第１図に示す前述の配置においては、多結晶および単結
晶半導体領域を含む単一層１０が示されている。単結晶
材料上で単結晶材料をに長あるいは被着させ、あるいは
多結晶材料あるいは絶縁体上に多結晶材料を成長あるい
は被着させる現象を用いることにより、別の現象、即ち
単結晶半導体材料におけるより多結晶材料においてはる
かに速い速度で拡散できるドーパントを用いる過程を設
定する。これらの現象を用いることにより、層１ｏのほ
とんどは一方のタイプの導電性に変換され、方拡散が遅
く、かつ元々形成されたものとは逆のタイプの導電性の
領域として留まるイントリンシック・ベース２のような
単結晶領域において同時にｐ−ｎ接合を形成する。層１
０Ｂの多結晶半導体材料へ層１０Ａから高速拡散する結
果一方のタイプ（ｎタイプ）の導電性へ変換された逆の
タイプの導電性の多結晶領域（ｎタイプの多結晶層１０
Ｂ）を含むエミッタ１１への電気的接続も形成される。

その結果できたデバイスは、その形成に個別の拡散ある
いはイオン注入過程を必要としない組込みエミッタ領域
１１を含む。

最後に、第１図を二次元の構造として説明してきたが、
第１図に示すデバイスは実際には三次元構造であること
を理解すべきである。このように、例えばｐ−ｎ接合９
は平坦な頂部を備えたメサ状形態のイントリンシック・
ベース２の一部を画成する。同様に、２個の境界面とし
て示した境界１０Ｄは実際には周りの多結晶材料との単
一の境界面を形成する単結晶材料の切頭円錐形の面であ
る。

また、多結晶領域３は全体的に多結晶材料により囲まれ
たいずれか所望の形状の開口の一部である。

同様に、酸化物層６と延在部分８を備えた窒化物層７と
が層３の上に形成され、かつ層３の開口の周囲に延在す
る。

第２図に示す別の実施例においては、＠１０Ａは全ての
領域にわたって特性は多結晶である。この場合、点線１
０Ｄは層１０Ｂを通って延在部分８から斜めに延び、層
１０Ａと層１０Ｂとの間でＩＯｃにおいて終る。ＩＯＣ
は単結晶材料と、点線１（ＩＤ間の多結晶材料との間の
境界面となる。

第３図から第６図までは、製作の各種中間過程における
第１図と第２図に示す構造体の簡略化した断面図である
。

第３図は第１図と第２図とに示すトランジスタ１のコレ
クタ４を最終的に形成するｎタイプのシリコン半導体基
板の断面図である。ボロンで激しくドーピングした多結
晶シリコン層３が化学気相成長（ＣＶＤ）により周知の
要領でシリコン基板の面に被着される。二酸化シリコン
層６と窒化シリコン層７とは半導体製作技術分野の専門
家に周知の技術を用いて層３上に順次被着される。次い
で、写真製版マスキングおよびエツチング技術を用いて
、窒化物層７と酸化物層６の両方にパターンがつけられ
る。次いで、多結晶層３に周知の方法で湿式エツチング
あるいは反応イオンエツチング（ＲＩ　Ｅ）が施され、
基板４の面の一部を露出させる。

第４図は製作過程の後ろの方の中間過程における第１図
と第２図とに示す構造体の断面図である。

基板４の面の一部を露出した後、第３図に示す構造体に
熱酸化過程を施し、基板４の露出された面と多結晶層３
の露出された部分とに熱酸化物層２０を形成する。後続
の過程において、窒化シリコン層と酸化物層とは窒化物
層７と熱酸化物層２０上で周知の要領で整合して被着さ
れる。次いで、これらの新しく被着された層は反応イオ
ンエツチングが施され、該エツチングは酸化物層２０で
終り窒化物の延在部分８と酸化物部分２１を含む第４図
に示すような側壁を作る。

この点において、緩衝フッ化水素酸（ＢＨＦ）を用いて
熱酸化物層２０の水平部分と酸化物部分２１を浸漬エツ
チングして除去し、第５図に示す断面図に示す中間構造
体を残す、この点において、熱酸化物２０の水平部分を
完全にエツチングで除去すると延在部分８が基板４の露
出面の上方に張出されていることが注目される。

第６図はシリコン半導体材料の整合層が第５図に示す構
造体の上方に被着された後の第１図と第２図とに示すデ
バイスの簡略化した断面図を示す。この状態を達成する
ために、例えばＢ、　Ｓ。

ＭｅｙｅｒｓｏｎのＡｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　
Ｌｅｔｔｅｒｓ、　　１９８６年ｖｏ１．４ｇ、　ｎｏ
、Ｌ２の７９７−７９９頁に記載の「定置超高真空化学
気相成長による低温シリコンエビタクシ（Ｌｏｖ−ｔｅ
ＩＩＩｐｅｒａｔｕｒｅ　５ｉｌｉｃｏｎ　ｅｐｉｔａ
ｘｙ　ｂｙｕｌｔｒａｈｉｇｈ　ｖａｃｕｕｍ　ｃｈｅ
ｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）　Ｊ
と題する論文に記載のような周知の低温超高真空化学気
相成長（ＬＴ　ＵＩ＋Ｖ／ＣＶＤ）技術を用いてｎタイ
プ導電性のシリコンの薄い層が被着される。この結果、
コレクターベースｐ−ｎ接合５を形成するコレクタ４の
露出面に単結晶半導体材料を被着させ、同時に単結晶と
多結晶半導体材料の間の境界面である層１０Ｂにおける
境界面１０Ｄの点線部分を形成する多結晶半導体材料を
窒化層７と延在部分８上に被着する。境界面１０Ｄは延
在部分８から斜めに延びる。この被着技術を用いて、被
着層が延在部分８の下方に形成されｎタイプの多結晶領
域３と電気的に接続され、該領域は最終的にトランジス
タ１のイントリンシック・ベースとして作用する。ボロ
ンでドーピングした層１０Ｂが被着された後、激しくド
ーピングしたｎ−タイプの半導体材料の第２の層１０Ａ
が層１０Ｂ上に整合して被着される。好ましくはシリコ
ンである層１０Ａは、例えばひ素あるいはリンのような
ｎタイプのドーパントを被着中に導入して、層１０Ｂを
被着するのに用いたのと類似の被着技術により形成する
ことができる。代替的に、層１０Ａは、ｎタイプのドー
パントを被着中に導入させて周知の化学気相成長技術に
より、あるいは被着後の周知のイオン注入技術により形
成される（第２図に示すような）全多結晶シリコンでよ
い。−互層１０Ａが被着されると、これらの層に加熱過
程が施され、層１０Ａのｎタイプのドーパントを、層１
０Ｂの単結晶部分への拡散速度よりはるかに速い速度で
層１０Ｂの多結晶部分へ拡散させる。このためｎタイプ
の導電性からｎタイプの導電性へ層１０Ｂの多結晶領域
を変換させる。同時に、層１０Ａにおけるｎタイプのド
ーパントはｐ−ｎ接合９の平坦部分と側部とを形成する
層１０Ｂの単結晶部分へはるかに遅い速度（１０倍以上
遅い）で拡散する。このように形成されたｐ−ｎ接合９
は平坦な水平部分と、境界面１０Ｄに対して概ね平行の
方向に延在部分８と前記平坦部分との間を延びる斜めの
部分とを有する。拡散過程は同時にｐ−ｎ接合つと、エ
ミッタ１ｉと、エミッタ１ｉへの層１０の形態のｎタイ
プの導電性接続とを形成して第１図および第２図に示す
最終構造体を提供する。残る作業の全てはエクストリン
シック・ベース３とコレクタ４とに接点を設けることで
あって、半導体技術分野の専門家により周知の要領で容
易に実施される。

第７図はエクストリンシック・ベースを基板に配置させ
て隆起したイントリンシック・ベースを組み込んだ本発
明の別の好適実施例の簡略化した断面図である。第１図
において類似の要素は第７図において同じ参照番号で識
別する。

第７図に示すデバイスを製作するために使用する方法は
、イントリンシック・ベースが基板中へ延びかつ延在部
分８を備えた窒化物層７が必要でない以外、第１図と第
２図とに示すデバイスを製作するために使用する方法と
類似である。第３図に示す中間構造体に到達すると、第
９図の断面図に示すようにエクストリンシック・ベース
領域３０を形成する多結晶領域３から基板４ヘボロンを
拡散するドライブ・イン（ｄｒｉｖｅ　−１ｎ）過程が
実施される。

一旦この過程が実施されると、例えばリン酸を用いるよ
うな周知のエツチング技術により窒化物１燭７が除去さ
れる。次いで、第１０図に示すように絶縁側層が形成さ
れる。この作業は例えば酸化物のような絶縁層を被着し
、続いて反応イオンエツチングを行うことにより達成さ
れる。次いで、基板４に僅かな浸漬エツチングが施され
、基板４の露出された面から酸化物を除去し、層１０Ｂ
を被着するための消浄な面を提供する。この層１０Ｂは
基板４の露出された面上に整合して被着され、そこでは
被着された層は特性が単結晶であり、かつ酸化物上に整
合して被着され、そこでは被着された層の特性は多結晶
である。第７図に示すデバイスの層１０Ｂを形成する技
術は第８図に示すものと同じである。第８図の要素は第
１図の要素と同一である。

イントリンシック・ベース２とエクストリンシック・ベ
ース３０との間の電気的接続は第７図に示すように側壁
絶縁材の端においてイントリンシック・ベース２とエク
ストリンシック・ベース３０との間の重なりにより提供
される。最終過程において、層１０Ａは被着され、第１
図に示すデバイスを形成するものと同一である。この結
果、構造体を完成するのにベースとコレクタ接点のみを
必要とする第７図に示す構造体が得られる。

本発明の別の実施例を第８図に示す。第８図の要素は層
１０Ａが、下に位置する領域全てにわたって特性が多結
晶である以外は第７図に示す要素と同一である。

第１図、第２図、第７図および第８図に示す構造体を形
成する方法は被着された層の単結晶部分においてエミッ
ターベース接合が形成できるようにし、かつ同時に前記
の同じ層の残りの多結晶部分を逆のタイプの導電性に変
換してエミッタ領域への電気的接続を提供する。この方
法は、他の構造体や方法を用いて得ることのできない利
点をもたらす。第１１図を検討すると、第１１図は、第
１図。

第２図、第７図および第８図に示すデバイスの構造体の
レイアウト図であって、エミッタ・ウィンドウ３２と、
中にコレクタ４が位置するＲＯＸ領域のウィンドウ３３
とを示す。多結晶層１０がＲＯＸ領域１２上に配置され
たものとして示され、該領域の一部はエミッタ１１を形
成する。第１１図の点線Ａ−Ａは第１図、第２図、第７
図および第８図に示すような断面図がそれに沿って得ら
れる線である。第１１図の点線Ｂ−Ｂは点線Ａ−Ａに沿
った断面に対して直交の断面図がそれに沿って得られる
線である。第１図と第７図とに示すデバイスに対応する
図が第１２図に示され、ＲＯＸ領域１２はコレクタ４を
囲み、シリコン半導体材料の層１０Ａと１０Ｂとはイン
トリンシック・ベース２とエミッタ１１とを含む。点線
１０Ｄは多結晶と単結晶領域との間の境界面を示し、ベ
ース−エミッタ接合９は第１図と第２図とに示すものと
類似のメサ状構造俸を示す。第２図と第８図とに示すデ
バイスの対応する図面は、多結晶と単結晶領域の間の境
界面を示す点線１０Ｄが線１０Ｃで終っていること以外
は第１２図と同一である。第１２図において、単結晶領
域が、ＲＯＸ領域１２で終る点線１０Ｄを図示のように
位置させることによりＲＯＸ領域１２と重なることに注
目されたい。成長中に一旦多結晶一単結晶境界面１０Ｄ
が決められると、それらの位置はそれ以上の処理の間不
変のままである。さらに、エミッターベース接合９の水
平の平坦部分と斜め部分の双方がイントリンシック・ベ
ース２によりコレクタ４から離され、エミッタからコレ
クタへのパンチスルーの可能性を排除する。

第１図、第２図、第７図および第８図に示すデバイスの
製作時のデバイス１の各種要素のドーピングレベルは以
下の通りである。

コレクタ４： Ｉ　Ｘ　１０１６ｃｍ’　−５Ｘ　ｌｏ’ｃｍ−３イン
トリンシック・ベース２： １８−３ １　Ｘ　１０　　ｃｍ　　−Ｉ　Ｘ　ｌｏ’ｃｍ’エク
ストリンシック・ベース３： ９−３ １　Ｘ　１０　　ｃｍ　　−Ｉ　Ｘ　１０２１０２Ｏ”
エミッタ１１： ９−３ ５　Ｘ　１０　　ｃｍ　　−Ｉ　Ｘ　１０”ｃｍ−３層
１０Ａ（被着ずみ）： ９−３ ５　Ｘ　１０　　ｃｍ　　−Ｉ　Ｘ　ｌＯ”ｃｍ−３（
エミッタと同じ） 層１０Ｂ（被着ずみ）： Ｉ　Ｘ　１０１８ｃｍ’　　Ｉ　Ｘ　ｌＯ’ｃｍ−”（
イントリンシック・ベースと同じ） 前述の図において、各種の要素は正確な尺度通り描いて
おらず、ある寸法は開示した本発明を明確に理解できる
よう強調しであることを認めるべきである。

【図面の簡単な説明】

第１図は隆起したイントリンシックおよびエクストリン
シックのベースを示す、本発明の教示によるバイポーラ
・トランジスタの簡略化し断面図、第２図は層１０Ａが
全ての領域にわたり特性が多結晶である本発明の別の実
施例を示す図、第３図から第６図までは、その製作過程
の種々の中間過程における第１図と第２図の構造体の簡
略化した断面図、 第７図は基板に配置された隆起したイントリンシックお
よびエクストリンシックのベースを組み込んだ本発明の
別の好適実施例の簡略化した断面図、 第８図は層１０Ａが全ての領域にわたって特性が多結晶
である第７図に示す構造体の変形を示す図、第９図と第
１０図とはその製作の中間過程における第６図に示すデ
バイスの簡略化した断面図、第１１図はエミッタのウィ
ンドウとＲＯＸ領域におけるウィンドウとを示す第１図
、第２図、第７図および第８図の構造体のレイアウト図
、および第１２図は他の図面の断面図に対して直交して
いる、第１１図の線Ｂ−Ｂに沿って視た断面図である。 １・・・バイポーラ・トランジスタ ２・・・イントリンシック・ベース ３．３０・・・エクストリンシック・ベース４・・・コ
レクタ　　　　　　５・・・ｐ−ｎ接合６・・・酸化物
層　　　　　　７・・・窒化シリコン層８・・・延在部 ９・・・ベース−エミッタｐ−ｎ接合 １０・・・半導体材の層　　　　１１・・・エミッタ１
２・・・ＲＯＸ領域　　　　　２０・・・酸化物層３２
・・・エミッタ・ウィンドウ ３３・・・ＲＯＸ領域のウィンドウ （外１名）

Claims (1)

1. 【特許請求の範囲】 １、一方のタイプの導電性の半導体の基板と、該基板上
   に配設された第２のタイプの導電性の半導体材料の第１
   の層であって、前記基板の一部を露出する開口を含む第
   １の層と、 半導体材料の前記第１の層の少なくとも一部を被覆する
   少なくとも１つの絶縁層と、 前記絶縁層上に整合して配設された半導体材料の第２の
   層であって、前記開口において多結晶領域と単結晶半導
   体領域とを含み、前記単結晶半導体領域が前記第２の層
   の少なくとも一部を通して延び、前記多結晶領域と共に
   少なくとも単一の多結晶−単結晶境界面を形成する第２
   の層と、メサ状の形態を有し、前記単結晶半導体領域に
   配設されたｐ−ｎ接合であって、トランジスタのベース
   とエミッタ領域を画成し、前記接合の一部は少なくとも
   前記境界面と平行であり、かつ前記絶縁層において終り
   、前記多結晶領域が前記エミッタ領域に電気的に接続さ
   れているｐ−ｎ接合とを備えるバイポーラ・トランジス
   タ。 ２、請求項１記載のバイポーラ・トランジスタにおいて
   、前記半導体基板が単結晶半導体材料から作られている
   バイポーラ・トランジスタ。 ３、請求項１記載のバイポーラ・トランジスタにおいて
   、前記半導体基板が単結晶シリコンから作られているバ
   イポーラ・トランジスタ。 ４、請求項１記載のバイポーラ・トランジスタにおいて
   、前記一方のタイプの導電性がｎタイプの導電性である
   バイポーラ・トランジスタ。 ５、請求項１記載のバイポーラ・トランジスタにおいて
   、前記一方のタイプの導電性がｐタイプの導電性である
   バイポーラ・トランジスタ。 ６、請求項１記載のバイポーラ・トランジスタにおいて
   、前記第１の層が多結晶半導体材料であるバイポーラ・
   トランジスタ。 ７、請求項１記載のバイポーラ・トランジスタにおいて
   、前記第１の層が多結晶シリコンであるバイポーラ・ト
   ランジスタ。 ８、請求項１記載のバイポーラ・トランジスタにおいて
   、前記第１の層が第２のタイプの導電性の多結晶シリコ
   ンであるバイポーラ・トランジスタ。 ９、請求項１記載のバイポーラ・トランジスタにおいて
   、前記少なくとも１つの絶縁層は前記第１の層の全面に
   配設された二酸化シリコン層であるバイポーラ・トラン
   ジスタ。 １０、請求項１記載のバイポーラ・トランジスタにおい
   て、前記少なくとも１つの絶縁層は、窒化シリコンと二
   酸化シリコンの複合層であって、前記基板にすぐ隣接す
   る該複合層のアンダカット部分を除いて、前記第１の層
   の全面に配設された複合層であるバイポーラ・トランジ
   スタ。 １１、請求項１記載のバイポーラ・トランジスタにおい
   て、前記多結晶領域が前記一方のタイプの導電性であり
   、前記単結晶領域が前記ｐ−ｎ接合により逆のタイプの
   導電性の領域から分離された前記一方のタイプの導電性
   領域を含むバイポーラ・トランジスタ。 １２、請求項１記載のバイポーラ・トランジスタにおい
   て、前記ベース領域が第２のタイプの導電性で、前記エ
   ミッタ領域が前記一方のタイプの導電性であるバイポー
   ラ・トランジスタ。 １３、請求項１記載のバイポーラ・トランジスタにおい
   て、前記エミッタ領域が、前記の少なくとも単一の境界
   面において前記多結晶領域に電気的に接続された前記ｐ
   −ｎ接合と整合する単結晶部分を含むバイポーラ・トラ
   ンジスタ。 １４、請求項１記載のバイポーラ・トランジスタにおい
   て、前記エミッタ領域が前記ｐ−ｎ接合と整合する単結
   晶領域を含み、前記エミッタ領域が前記ｐ−ｎ接合から
   前記第２の層の表面まで延び、かつ前記の少なくとも単
   一の境界面において前記多結晶領域に接続されているバ
   イポーラ・トランジスタ。 １５、請求項１記載のバイポーラ・トランジスタにおい
   て、前記ベース領域がｐ−ｎ接合を形成する前記基板の
   頂部に配設されているバイポーラ・トランジスタ。 １６、請求項１記載のバイポーラ・トランジスタにおい
   て、前記基板に配設されたリセスした酸化物の領域をさ
   らに含み、前記リセスした酸化物の少なくとも一部は半
   導体材料の前記第１の層の下に配設されているバイポー
   ラ・トランジスタ。 １７、請求項１記載のバイポーラ・トランジスタにおい
   て、前記基板に配設されたリセスした酸化物の領域をさ
   らに含み、前記ベース領域の少なくとも一部が前記リセ
   スした酸化物の領域と重なっているバイポーラ・トラン
   ジスタ。 １８、請求項１記載のバイポーラ・トランジスタにおい
   て、前記基板に配設された第２のタイプの導電性の少な
   くとも１つの領域をさらに含み、前記第２のタイプの導
   電性の少なくとも１つの領域が前記ベース領域に電気的
   に接続されているバイポーラ・トランジスタ。 １９、請求項１１記載のバイポーラ・トランジスタにお
   いて、前記一方のタイプの導電性がｎタイプの導電性で
   あり、前記逆のタイプの導電性がｐタイプの導電性であ
   るバイポーラ・トランジスタ。 ２０、請求項１１記載のバイポーラ・トランジスタにお
   いて、前記一方のタイプの導電性がｐタイプの導電性で
   あり、前記逆のタイプの導電性がｎタイプの導電性であ
   るバイポーラ・トランジスタ。 ２１、請求項１２記載のバイポーラ・トランジスタにお
   いて、前記一方のタイプの導電性がｎタイプの導電性で
   あり、前記逆のタイプの導電性がｐタイプの導電性であ
   るバイポーラ・トランジスタ。 ２２、請求項１２記載のバイポーラ・トランジスタにお
   いて、前記一方のタイプの導電性がｐタイプの導電性で
   あり、前記逆のタイプの導電性がｎタイプの導電性であ
   るバイポーラ・トランジスタ。 ２３、請求項１６記載のバイポーラ・トランジスタにお
   いて、前記単結晶半導体領域の少なくとも一部が前記リ
   セスした酸化物の領域と重なっているバイポーラ・トラ
   ンジスタ。 ２４、第１のタイプの導電性の半導体基板を設け、前記
   基板の表面上に開口を備え前記基板の一部が露出される
   ようにした第２のタイプの導電性の半導体材料の第１の
   層を形成し、 半導体材料の前記第１の層の少なくとも一部に少なくと
   も絶縁の単一層を形成し、 前記第２のタイプの導電性の半導体材料の第２の層を前
   記第１の層の前記の絶縁を被覆した部分の上、かつ前記
   開口中へ整合して被着することによって多結晶領域が前
   記の絶縁被覆部分上に形成され、かつ単結晶領域が前記
   基板の前記露出された部分の上に形成されるようにし、 第１のタイプの導電性の半導体材料の第３の層を前記第
   ２の層の上に整合して被着し、 前記第１のタイプの導電性のドーパントが前記第３の層
   から外方拡散することによって前記第２の層の多結晶領
   域が前記第１のタイプの導電性に変換され、前記第２の
   タイプの導電性の単結晶領域の一部が前記第１のタイプ
   の導電性に変換され、同時に、トランジスタのベースと
   エミッタ領域を画成するｐ−ｎ接合と前記エミッタ領域
   への電気的接続とを形成するに十分な時間と温度で前記
   トランジスタを加熱するステップを備える隆起したベー
   スのバイポーラ・トランジスタを作る方法。 ２５、請求項２４記載の方法において、さらに、前記第
   １の層を形成するステップの前に前記基板にリセスした
   酸化物領域を形成するステップを含む隆起したベースの
   バイポーラ・トランジスタを作る方法。 ２６、請求項２４記載の方法において、さらに前記第２
   の層を被着するステップの前に、前記第２のタイプの導
   電性の領域を前記基板に形成するに十分な時間と温度で
   前記基板を加熱するステップを含む隆起したベースのバ
   イポーラ・トランジスタを作る方法。 ２７、請求項２４記載の方法において、前記半導体基板
   が単結晶シリコンである隆起したベースのバイポーラ・
   トランジスタを作る方法。 ２８、請求項２４記載の方法において、前記半導体材料
   の第１の層が多結晶シリコンである隆起したベースのバ
   イポーラ・トランジスタを作る方法。 ２９、請求項２４記載の方法において、前記少なくとも
   絶縁の単一層が二酸化シリコンの層である隆起したベー
   スのバイポーラ・トランジスタを作る方法。 ３０、請求項２４記載の方法において、絶縁の前記第２
   の層が二酸化シリコンと窒化シリコンの複合層である隆
   起したベースのバイポーラ・トランジスタを作る方法。 ３１、請求項２４記載の方法において、前記半導体の第
   ２の層がシリコンである隆起したベースのバイポーラ・
   トランジスタを作る方法。 ３２、請求項２４記載の方法において、前記半導体の第
   ３の層がシリコンである隆起したベースのバイポーラ・
   トランジスタを作る方法。 ３３、請求項２４記載の方法において、第３の層を被着
   するステップが、前記半導体材料を化学気相成長するこ
   とにより前記第２の層の前記多結晶領域上の前記第３の
   層の領域が多結晶であり、前記第２の層の単結晶領域上
   の領域が単結晶である隆起したベースのバイポーラ・ト
   ランジスタを作る方法。 ３４、請求項２４記載の方法において、第３の層を被着
   するステップが、前記半導体を化学気相成長することに
   より、前記第３の層が全て多結晶となるステップを含む
   隆起したベースのバイポーラ・トランジスタを作る方法
   。 ３５、請求項２４記載の方法において、前記第１のタイ
   プの導電性がｎタイプの導電性であり、前記第２のタイ
   プの導電性がｐタイプの導電性である隆起したベースの
   バイポーラ・トランジスタを作る方法。 ３６、請求項２４記載の方法において、前記第１のタイ
   プの導電性がｐタイプの導電性であり、前記第２のタイ
   プの導電性がｎタイプの導電性である隆起したベースの
   バイポーラ・トランジスタを作る方法。