JPH0785476B2 - エミッタ埋め込み型バイポーラ・トランジスタ構造 - Google Patents

エミッタ埋め込み型バイポーラ・トランジスタ構造

Info

Publication number
JPH0785476B2
JPH0785476B2 JP4117413A JP11741392A JPH0785476B2 JP H0785476 B2 JPH0785476 B2 JP H0785476B2 JP 4117413 A JP4117413 A JP 4117413A JP 11741392 A JP11741392 A JP 11741392A JP H0785476 B2 JPH0785476 B2 JP H0785476B2
Authority
JP
Japan
Prior art keywords
layer
contact
region
emitter
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4117413A
Other languages
English (en)
Other versions
JPH05129319A (ja
Inventor
チャン・ミン・シェー
ルイス・ル−チェン・シュー
ヴィクター・ジェイ・シルベストリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05129319A publication Critical patent/JPH05129319A/ja
Publication of JPH0785476B2 publication Critical patent/JPH0785476B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的には半導体のデ
バイスとプロセスに関し、特に、エピタキシャル・ベー
ス領域を有するトランジスタ構造とその製造方法に関す
る。トランジスタ構造は特に、エミッタを埋め込んだバ
イポーラ・トランジスタまたはエミッタを埋め込んだシ
ョットキー・バリヤ・コレクタ・トランジスタ（ＳＢＣ
Ｔ）に応用できる。
【０００２】
【従来の技術】高性能垂直バイポーラ・トランジスタを
製造する際には、かなり浅い真正な（intrinsic） ベー
ス領域を設けるのが望ましい。このような浅い真正なベ
ース領域（サブミクロン単位がよい）では、高周波数の
トランジスタ（速度がギガヘルツの範囲）を作製するこ
とができる。
【０００３】上述のトランジスタに真正なベース領域を
形成する方法には、普通、気体または固体の拡散源によ
る拡散法あるいはイオン注入（Ｉ／Ｉ）法がある。しか
し拡散法は制御しにくく、ベース領域が不要に厚くなる
ことがある。イオン注入法は拡散法よりも制御し易い
が、この方法に特有の制約（注入破損やチャネリング効
果等）がある。ボロン原子のイオン注入に関して、注入
された領域の厚みは、２次チャネリング効果によって制
限される。また拡散法もイオン注入法も、浅いヘテロ接
合のベース領域すなわちシリコン・ゲルマニウム（Ｓｉ
Ｇｅ）のベース領域を持つトランジスタでは難しい。
【０００４】Shinada による米国特許出願第４５０４３
３２号明細書では、シリコン層が、一部絶縁した基板に
エピタキシャルに形成される。これにより基板と接触す
るところで単結晶が、絶縁体と接触するところで多結晶
が得られる。ベース領域は、イオン注入によりこの層の
単結晶領域に形成され、エミッタ領域は、固体ドーピン
グ源からの外拡散によりベース領域に形成される。これ
によってバイポーラ・トランジスタが作られる。但し、
Shinada が示しているのは、比較的に厚みのある被着層
で、ベースとエミッタの領域も比較的に厚みがあり制御
できない。この特許は、現在一般化しているベースの浅
い高性能のバイポーラ・トランジスタを簡単に作製する
までには至っていない。
【０００５】エピタキシャル・シリコン（またはＳｉＧ
ｅ等のヘテロ接合物質）の浅い個別ドーピング層を形成
する方法としては、真空度の極めて高い低温の化学的気
相成長法が知られている。これについてはB. Meyerson
による"Low TemperatureSilicon Epitaxy by Ultra-hig
h Vacuum／Chemical VaporDeposition" （Appl.Phys. L
ett. 48(12)、24 March 1986、pp. 797-799)を参照され
たい。このプロセスは、低温度エピタキシ（ＬＴＥ）と
しても知られ、一部の構造ではトランジスタのベース領
域等、各種のデバイス領域を形成するのに用いられる。
このような目的では、比較的に欠陥のない浅い層が得ら
れるという点にこのプロセスのメリットがある。但し、
このように浅い層では、歩留まりの高い、欠陥のないデ
バイス及び構造を作るのは難しい。こうした浅い層は、
アニール処理等の高温プロセスによって生じる転位（線
欠陥）伝播の影響を受け易い。特にＳｉＧｅの不均一層
はこうした欠陥の影響を受け易く、Ｇｅ濃度が１０％を
超える場合に顕著である。
【０００６】"エミッタ埋め込み型"（"コレクタ・アッ
プ"ともいう）バイポーラ・トランジスタ構造は、周知
のとおり、エミッタ領域が半導体基板内に形成または埋
め込まれ、コレクタ領域は基板上に形成される。このよ
うなデバイスのメリットはいくつか認められているが、
中でも、α粒子や宇宙線による撹乱に強い耐性を示す傾
向がある。
【０００７】Yuanらによる米国特許出願第４９５６６８
９号明細書は、コレクタ・アップ型ＧａＡｓバイポーラ
・トランジスタを示している。エミッタ・ベース接合
は、ＧａＡｓの層構造にエッチングされた溝（トレン
チ）下部内に形成される。ベース領域は、溝内のＧａＡ
ｓの層構造の非ドープ部分にドーパントを注入すること
によって形成される。コレクタ領域は、ベース領域上の
エピタキシャル層を成長させることによって形成され
る。
【０００８】Yuanらの構造は、コレクタ・ベースのキャ
パシタンスと真正でないベースの抵抗が大きく、ベース
領域内にイオン注入欠陥が生じるというデメリットの影
響を受け易い。
【０００９】エミッタ埋め込みデバイスは、集積注入ロ
ジック（Ｉ２Ｌ）と呼ばれる。Ｉ２Ｌでは、垂直ＮＰＮ
トランジスタが水平ＰＮＰトランジスタと組み合わせら
れ、この２つのトランジスタが半導体領域を共有する。
垂直ＮＰＮは通常、埋め込みエミッタと組み合わせられ
ている。一例としてMorcomらによる米国特許出願第４２
１０９２５号明細書を参照されたい。
【００１０】半導体デバイス技術は、微細化と素子密度
の高度化に向かう傾向がある。そこで、最新技術を取り
入れたコンパクトなトランジスタ構造が特に求められ
る。なかでも信頼性の高い反復可能なプロセスで得られ
る浅いベース領域を用いたものが望ましい。これはま
た、こうした構造やプロセスがエミッタ埋め込み型トラ
ンジスタ及びそのメリットに対応できる場合にも望まし
い。
【００１１】
【発明が解決しようとする課題】本発明の目的は、エピ
タキシャルに成長させた浅いベース領域とその作製方法
を取り入れて、改良されたトランジスタ構造を提供する
ことにある。
【００１２】本発明の目的には、バイポーラ・トランジ
スタやショットキー・バリヤ・コレクタ・トランジスタ
等のエミッタ埋め込み型トランジスタに対応する方法及
び構造を提供することも含まれる。
【００１３】本発明の目的には、エミッタ・ベース間及
びベース・コレクタ間の接合領域の大きさが変わらず、
エミッタ効率と電流利得が改良され、ベース・コレクタ
間のキャパシタンスが最小になるバイポーラ・トランジ
スタを提供することも含まれる。
【００１４】本発明の目的には、低温度の処理工程によ
って浅いベース領域を得るトランジスタ構造を提供する
ことも含まれる。
【００１５】本発明の目的には、選択された領域が、種
類の異なる半導体物質から容易に形成され、よってトラ
ンジスタの速度と電流利得が向上するトランジスタ構造
を提供することも含まれる。
【００１６】本発明の目的には、ＰＮ接合がすべて単結
晶の半導体領域に位置し、よって多結晶粒子境界の漏れ
電流の発生が予想される半導体領域に、かかる接合が形
成されないようにするトランジスタ構造を提供すること
も含まれる。
【００１７】
【課題を解決するための手段】本発明によって得られる
エミッタ埋め込み型半導体デバイスは、第１導電タイプ
の単結晶半導体基板と、基板内のエミッタ埋め込み領域
と、デバイス領域上の単結晶半導体物質の第１層と、第
１層上に形成される絶縁体の第２層と、第２層の一部分
上に形成される導電コンタクトと（導電コンタクト、第
１層、及び第２層がともに、エミッタ領域のうち選択さ
れた部分を露出する開口を形成する）、第２導電タイプ
の半導体物質の第３層とより成り、第３層は、選択され
たエミッタ領域部上にエピタキシャルに形成された真正
な単結晶ベース領域と、開口内の導電コンタクト壁に伸
びる真正でない多結晶ベース領域部を含む開口に位置す
る。エミッタ埋め込み型バイポーラ・トランジスタは、
真正なベース領域上に第１導電タイプの半導体コレクタ
領域がエピタキシャルに形成されて完成する。エミッタ
埋め込み型ショットキー・バリヤ・コレクタ・トランジ
スタは、金属のショットキー・バリヤ・コレクタ・コン
タクトが真正なベース領域上に形成されて完成する。
【００１８】本発明ではさらに半導体構造の作製方法が
得られる。この方法は、第１導電タイプの単結晶半導体
デバイス領域を設ける工程と、デバイス領域上に真正な
単結晶半導体物質の第１層を形成する工程と、第１層上
に絶縁体の第２層を形成する工程と、第２層の一部分上
に導電コンタクトを形成する工程と、導電コンタクト、
第１層、及び第２層に伸びて、デバイス領域の選択され
た部分が露出する開口を形成する工程と、開口内に第２
導電タイプの半導体物質の第３層を形成する工程から成
り、開口は、選択されたデバイス領域部上にエピタキシ
ャルに形成された単結晶部と、開口内の導電コンタクト
壁に伸びる多結晶部を含む。エミッタ埋め込み型バイポ
ーラ・トランジスタは、第３領域（すなわち真正なベー
ス領域）の単結晶部分上に第２導電タイプの半導体コレ
クタ領域をエピタキシャルに形成することによって完成
する。埋め込まれたエミッタはデバイス領域内にある。
エミッタ埋め込み型ショットキー・バリヤ・コレクタ・
トランジスタは、金属のショットキー・バリヤ・コレク
タ・コンタクトを第３領域（すなわち真正なベース領
域）の単結晶部分に交互に形成することによって完成す
る。同様に、埋め込まれたエミッタはデバイス領域内に
ある。
【００１９】
【実施例】図１は、Ｐ−シリコン基板２０とこれに重な
るＮ＋＋シリコン・エピタキシャル層２２を含む半導体
構造を示す。基板２０は、従来の結晶引き上げにより形
成され、結晶方位＜１００＞、抵抗率約１０ないし２５
Ω／ｃｍとなる。エピタキシャル層２２は、従来のエピ
タキシャルＣＶＤプロセス（化学的気相成長法）によっ
て約２ミクロンの厚みに形成される。エピタキシャル層
２２は、その場でドープするか、またはその形成後にイ
オン注入によりドープして成長させることができる。
【００２０】ここでは"Ｎ"と"Ｐ"はドーパントのタイプ
を、"＋"と"−"はドーピング濃度を指す。
【００２１】従来のフォトレジスト・マスク２４は、エ
ピタキシャル層２２の上面に形成され、エピタキシャル
層の領域２６が露出するようにパターンが形成される。
エピタキシャル層２２の領域２６にはコバルト・イオン
が注入され、これによりエピタキシャル層２２にコバル
ト・シリサイドを埋め込んだチャネル（図２のチャネル
３０）が形成される。このコバルト・イオンの注入（図
１の矢印２８）については、Van OmmenらによるApplied
Physics Letters、53 (8)、Aug. 1988、pp. 669を参照
されたい。コバルト・シリサイドのチャネル３０はエミ
ッタ抵抗率の改良を目的に形成される。これは本発明の
実施例でもある。フォトレジスト・マスク２４は、この
イオン注入の後に従来の方法で除去される。
【００２２】図２の構造は、熱アニール処理にかけら
れ、コバルト・シリサイドのチャネル３０が形成され
る。次に層２２の上面にエピタキシャル・シリコンの真
正な層３２が形成される。"真正な"とは、ここで意味し
ているとおり、ドープされていないことを、すなわちド
ーパント原子が立方センチメートル当たり１０14乗個未
満であることを意味する。エピタキシャル層３２は、従
来のＣＶＤ法で約１，０００オングストロームの厚みに
形成される。真正なエピタキシャル層３２は、本発明の
基本的な特徴を表わす層であり、完成したトランジスタ
・デバイスの不要なキャパシタンスが減少し、その中で
様々なデバイス接合が可能になる。
【００２３】図３の絶縁溝３４は、エピタキシャル層３
２の上面からエピタキシャル層２２を下って基板２０に
届くように形成される。溝３４は、一般にはエピタキシ
ャル層２２、３２の四角形の領域を取り囲む。溝３４は
従来の方法で、つまりマスキングから、溝の開口の半導
体構造までのエッチングを経て形成される。次に溝３４
の開口が、二酸化シリコン等の絶縁体の層３６で被膜さ
れる。被膜された溝３４には次に、ポリシリコン３８ま
たはガラス等の絶縁体が充填される。さらに溝下部には
チャネル・ストッパとしてＰ＋領域（図示なし）を加え
てもよい。溝３４の形成は、機械化学的研磨やエッチ・
バック・プロセス等により、構造をエピタキシャル層３
２の上面までプレーナ化することによって完成する。
【００２４】ここまでに述べた構造の代用として、基板
２０の代わりにＰ−にＰ＋を重ねた多層基板を用い、絶
縁溝３４をＰ＋の下層にまで引き伸ばすこともできる。
この場合、チャネル・ストッパ領域は不要になる。
【００２５】溝３４のプレーナ化に続いて、絶縁体の２
層積層体３９が構造に対してコンフォーマルに形成され
る。積層体３９は、基板上に直接、約５００オングスト
ロームの厚みに熱成長させた二酸化シリコンの第１層４
０を含む。積層体３９は、ＴＥＯＳ(tetra-ethoxy orth
o-silicate)層４４をＣＶＤにより二酸化シリコン層４
０に約１，５００オングストロームの厚みに被着するこ
とによって完成する。
【００２６】ＴＥＯＳ層４４には、図４のように、約
３，５００オングストロームの厚みに多結晶シリコン
（ポリシリコン）層４６が形成される。ポリシリコン層
４６は、例えば、ＣＶＤにより形成され、その場でボロ
ン・イオンによりＰ＋濃度までドープされる。二酸化シ
リコン層４８は、熱酸化またはＣＶＤにより、ポリシリ
コン層４６上に約５００オングストロームの厚みに形成
される。二酸化シリコン層４８上には、窒化シリコン層
５０が従来のＰＥＣＶＤ（プラズマ・エンハンスＣＶ
Ｄ）法により、約１，５００オングストロームの厚みに
形成される。
【００２７】従来のフォトレジスト・マスク（５２の破
線）は、窒化シリコン層５０上に形成され、マスクは従
来の方法で、ほぼ四角形の開口５６が得られるようにパ
ターンが形成される。次に反応性イオン・エッチング
（ＲＩＥ）により、エピタキシャル層３２まで、層５
０、４８、４６、４４、４０が連続的にエッチングされ
る。これにより開口５６が形成される。ＲＩＥプロセス
に適したエッチング・プラズマとして、二酸化シリコン
とＴＥＯＳにはＣＦ4／Ｏ2、窒化シリコンにはＣＦ4／
ＣＨＦ3、ポリシリコンにはＳＦ6／Ｃｌ2がある。開口
５６内のエピタキシャル層３２の露出部分は、後に形成
されるコレクタ・アップ・トランジスタのエミッタ領域
となる。
【００２８】ここで図５を参照する。構造は次に、高圧
酸化（ＨＩＰＯＸ）プロセスにかけられる。これは、例
えば６５０℃、１０気圧のスチーム雰囲気で酸化され
る。このＨＩＰＯＸプロセスでは、層３２、４６の露出
部分が酸化し、エピタキシャル層２２とポリシリコン層
４６に熱酸化領域５８、６０が各々形成される。ポリシ
リコン層４６はエピタキシャル層２２に比べてドーパン
ト濃度が高いため、酸化領域６０は、酸化領域５８の約
２倍のレート（すなわち厚み）で形成される。ＨＩＰＯ
Ｘプロセスは、酸化領域６０が横の厚みで約４，０００
オングストロームになるまで継続する。酸化領域５８
は、層３２を下って領域３０上の層２２上面にまで伸び
ることに注意されたい。
【００２９】図６を参照する。構造は、ＢＨＦエッチン
グ液に浸され、酸化領域５８、６０及び層４８、積層体
３９の露出した二酸化シリコンが除去される。ＢＨＦで
は窒化シリコンはエッチングされないため、層５０が、
開口５６に約２，０００オングストロームの突出部６２
とともに残る。
【００３０】図７を参照する。構造上にコンフォーマル
に厚み８００オングストロームのＰ型エピタキシャル層
６４が形成される。これには開口を形成する垂直面と水
平面が含まれる。エピタキシャル層６４はその場でドー
プされ、ドーパントは、B.S.Meyersonによる"Low-tempe
rature Silicon Epitaxy by Ultra-high Vacuum／Chemi
cal Vapor Deposition" （Applied Phisics Letter 48
（12）、24 March 1986、pp. 797-799で述べられている
低温エピタキシ（ＬＴＥ）のピーク濃度が層下部近傍で
約３ｘ１０18原子／ｃｍ3 となるように制御される。こ
のプロセスによって形成されるエピタキシャル・シリコ
ン層は、ドーピング・プロファイルが極めて明確になる
ことが知られている。エピタキシャル層６４は、構造
上、エピタキシャル層２２を覆う領域６４Ａで単結晶、
構造の他の部分を覆う領域６４Ｂでは多結晶となる。領
域６４Ａ、６４Ｂは各々、後に形成されるトランジスタ
の真正なベース領域、真正でないベース領域となる。
【００３１】上述のＬＴＥプロセスは、構造をＳｉＨ4
／Ｈ2とＢ2Ｈ6（ドーパント源）の混合ガスに、温度約
７００℃未満、圧力約１０-3トールで、所望の厚みを得
るのに充分な時間さらすプロセスとすることができる。
通常このような超高真空度の化学的気相成長法は、温度
約５００ないし８００℃、成長時の真空度１０-2ないし
１０-4トールの範囲で行なわれる。
【００３２】シリコン層６４の形成に関して述べたＬＴ
Ｅプロセスは、ゲルマニウム・イオンをガスに導入し
て、シリコン・ゲルマニウムのヘテロ接合層を被着する
のにも用いられる。つまり層６４は、シリコン・ゲルマ
ニウム物質からも形成でき、それによってシリコン・ゲ
ルマニウムのヘテロ接合ベース領域が得られる。
【００３３】続けて図７を参照する。層６４上に約１，
７００オングストロームの厚みにＮ型シリコン層６６が
エピタキシャルに形成される。エピタキシャル層６６の
形成は、上述のものとほぼ同じＬＴＥプロセスによる
が、ドーパントをリン等に代えることにより、ドーピン
グが約３ｘ１０17原子／ｃｍ3 と比較的均一になる。層
６６は構造上、領域６４Ａに重なる領域６６Ａでは単結
晶、領域６４Ｂに重なる領域６６Ｂでは多結晶になる。
領域６６Ｂは、後に形成されるバイポーラ・トランジス
タのコレクタ領域となる。
【００３４】図８を参照する。エピタキシャル層６６上
に積層した絶縁層６８が形成される。積層した絶縁層６
８は、厚み５００オングストロームのＨＩＰＯＸ第１層
と、５００オングストロームのＣＶＤによる第２窒化シ
リコン層を含む。（これらの層は図を見やすくするため
別々に図示してはいない。）積層した絶縁層６８上に真
正なポリシリコン層７０が従来のＣＶＤ法で、約２，０
００オングストロームの厚みにコンフォーマルに形成さ
れる。
【００３５】ここで図９を参照する。構造は、ＳＦ6／
Ｃｌ2プラズマによるＲＩＥプロセスにかけられ、ポリ
シリコン層７０の水平部分が異方性エッチングされ、開
口５６内の積層した絶縁層６８の垂直面に側壁が残る。
このＲＩＥプロセスは、積層した絶縁層６８の上部の窒
化シリコン層で終了する。
【００３６】図９の構造は、フォトレジスト膜上のガラ
ス繊維で約１．５マイクロメートルの厚みにコンフォー
マルに覆われる（図示されていない）。フォトレジスト
は、Ｏ2 プラズマを用いたＲＩＥプロセスでエッチング
され、開口５６にフォトレジストの埋込部７２が残る。
【００３７】ここで図１０を参照する。積層した絶縁層
６８の露出部分は、ＣＦ4 プラズマを用いたＲＩＥプロ
セスで除去される。次に、層６６、６４の露出部分が、
ＳＦ6／Ｃｌ2 プラズマのＲＩＥプロセスで除去され
る。層５０の突出部６２（図６）は、層６４、６６の垂
直領域６４Ｂ、６６Ｂを保護し易くし、不意のエッチン
グを防ぐ。次にフォトレジスト埋込部７２（図９）が、
酸素アッシング等、従来の方法で除去される。
【００３８】ここで図１１を参照する。開口５６を覆
い、開口を超えて横方向に伸びるマスク７４が残るよう
に、従来の方法でフォトレジスト物質層が形成される。
マスク７４の横方向は、後に形成されるバイポーラ・ト
ランジスタの真正でないベース領域を形成するのに用い
られる。
【００３９】マスク７４が置かれると、窒化シリコン層
５０、二酸化シリコン層４８、ポリシリコン層４６のマ
スクのない部分がＴＥＯＳ層の前まで連続的に除去され
る。マスク７４は従来の方法で取り除かれる。
【００４０】図１２を参照する。デバイスは上述のＨＩ
ＰＯＸプロセスにかけられ、二酸化シリコンのリップ７
６が開口内の窒化シリコンのリップ６２と側壁７０の間
に形成される。これと同じＨＩＰＯＸプロセスで、同時
に、側壁７０が二酸化シリコン７７に変わり、ポリシリ
コン層４６の外部の垂直面に二酸化シリコン層７８が形
成される。プロセスは、二酸化シリコン層７８が約２，
０００オングストロームの厚みになるまで続けられる。
【００４１】図１３を参照する。積層した絶縁層６８の
開口内の露出部分はＲＩＥプロセスで除去される。こう
した露出したエピタキシャル層６６の面はＢＨＦ洗浄さ
れる。
【００４２】従来のエミッタ・アップ型垂直バイポーラ
・トランジスタでは、ＲＩＥエッチングによるエミッタ
領域の損傷のために、トランジスタの動作に悪影響を及
ぼす。本発明では、上記のエッチング工程で生じたコレ
クタ領域表面の損傷がトランジスタに悪影響を及ぼすこ
とはない。この領域はエミッタ領域ほど重要ではないか
らである。但し、その場合でもＢＨＦ洗浄を行なうのが
望ましい。
【００４３】図１３のデバイスには、その場でドープさ
れたＮ＋ポリシリコン層がコンフォーマルに形成され、
従来のフォトレジスト・マスクとエッチングでパターン
が形成されてコレクタ・コンタクト８０が残る。コンタ
クト８０を形成するポリシリコン層は、従来のＣＶＤ法
により、約１，５００オングストロームの厚みに形成す
るのが望ましい。デバイスは、コレクタ・コンタクト８
０の形成後、比較的温度の低い活性化アニール処理（８
００°、２０分等）にかけられる。エミッタ層２２から
の外拡散により、真正（ノンドープ）層３２がＮ型領域
に変わる。
【００４４】この時点で、コレクタ・アップ型のバイポ
ーラ・トランジスタが完成することに注意されたい。こ
のトランジスタは、チャネル３０上のエピタキシャル層
２２内のエミッタ領域、及びほぼ層領域６４Ａ内の真正
なベース領域より成る。埋め込まれたシリサイドのチャ
ネル３０は、層２２内のエミッタ領域とのコンタクトと
なる。真正でないベース領域は、ポリシリコン領域６４
Ｂ、６６Ｂと、電気的に接続されたポリシリコン層４６
とより成る。ポリシリコンのコレクタ・コンタクト８０
を介してコレクタ領域６６Ａとのコンタクトが得られ
る。
【００４５】図１４を参照する。図１３の領域９０の拡
大図で、トランジスタの接合部と電気的接続部を示して
いる。具体的には、エミッタ層２２から真正なベース領
域への外拡散により、エピタキシャル層６４内にエミッ
タ・ベース接合９２Ａが位置する。このエミッタ・ベー
ス接合は、９２Ｂに示すように、エピタキシャル層３２
にも伸びていることがわかる。
【００４６】図１４のベース・コレクタ接合９４はエピ
タキシャル層６６内に位置し、ドーパントは、エピタキ
シャル層６４から、その上に形成された層６６の真正な
コレクタ領域に外拡散している。真正でないベースのポ
リシリコン層４６は、コンタクトから領域へのＰ型ドー
パントの外拡散により、領域６４Ｂ、６６Ｂと電気的に
接続する。" スライバー（sliver）" 形の領域９６は、
多結晶領域６４Ｂ、６６ＢからＰ形ドーパントが外拡散
した結果である。接合９７は、ポリシリコンから単結晶
シリコンへの遷移を表わす。
【００４７】図１３及び図１５を参照する。構造の上面
にプレーナ化された石英ガラス８２（図１５には図示な
し）が形成され、タングステン埋込部８４、８６（図１
５には図示なし）が各々、シリサイドのチャネル３０と
コレクタ・コンタクト８０に形成される。図１５でよく
わかるように、積層された絶縁層３４は、トランジスタ
を隣接する他のデバイス（図示なし）と分ける層３０、
３２、２２内のほぼ四角形の領域を取り囲む。ベースと
コレクタの層６４、６６の他の部分及びコレクタ・コン
タクト８０は、およそ四角形である。真正でないベース
領域４６との金属コンタクト９３は図１５にのみ示し
た。
【００４８】こうしてエピタキシャルに形成されたベー
ス領域、コレクタ領域を含むエミッタ埋め込み型バイポ
ーラ・トランジスタが得られる。このトランジスタ構造
は、類似のエミッタ・ベースとベース・コレクタの接合
領域を含み、コレクタ／基板のキャパシタンスはほぼゼ
ロに、ベース／コレクタのキャパシタンスは従来のもの
より低下する。真正なエピタキシャル層３２を付加する
目的は２つある。第１に、この層はバッファ・ゾーンと
なり、エミッタ領域２２が直接、外拡散によるベース領
域９６に接触またはオーバラップするのを防ぎ、大きい
逆方向の漏れ電流がなくなる。エピタキシャル層３２は
さらに、ＬＴＥによる単結晶ベース領域７４Ａの成長を
促すシード層となる。層３２がない場合、接合９２Ｂの
品質は、多結晶粒界の漏れ電流により低下する。
【００４９】トランジスタのこの形成法では、プロセス
の早期に高温工程を、プロセス後期では低温工程による
ことで、１）エミッタ領域に多くのドーパントを導入で
き、エミッタの注入効率が高まる、２）ヘテロ接合のベ
ース領域を加えられる、３）従来技術の項で説明した高
温による障害の広がりが防止されるというメリットが得
られる。プロセスは全体的に自己整合型である。
【００５０】別の実施例では、図の構造は、従来のエミ
ッタ・アップ型バイポーラ・トランジスタとして接続・
利用することができる。図７によれば、このようなエミ
ッタ・アップ構造を得るには、ベース層６４の下をコレ
クタ層とすればよい。ベース層６４は、ドーパント濃度
がその上面近傍で高くなるように形成される。図８ない
し図１３によって示した製造工程は他の面では同様であ
る。
【００５１】図１６、図１７の実施例では、エミッタ埋
め込み型ショットキー・バリヤ・コレクタ（ＳＢＣ）ト
ランジスタが形成される。図１６は、図７に代わる工
程、図１７は図１２に代わる工程である。
【００５２】この実施例（図１６）では、エピタキシャ
ル層６６（図７）は形成されない。プロセスは、他の面
では図１ないし図７と同様である。
【００５３】図１６に示した層６４の形成に続いて、図
８ないし図１１により説明したものと同様の製造工程が
とられる。
【００５４】図１７を参照する。開口５６下部の露出し
た絶縁層６８がエッチングで除去された後、金属のＳＢ
Ｃコンタクト９７がハフニウム等から形成される。デバ
イスは次に、図１３、図１５により示したようにほぼ完
成する。
【００５５】こうして、基本的には同様の製造工程で、
上述の細かい変更を加えて、エミッタ埋め込み型ＳＢＣ
トランジスタが形成される。このトランジスタには、格
納時間がゼロに近い、コレクタの直列抵抗もゼロに近
い、コレクタの遷移時間もゼロに近いというメリットが
ある。得られるトランジスタは、デバイス飽和を意識せ
ずに利用できる。
【００５６】本発明は実施例とあわせて説明したが、そ
れらに限定されない。本発明の適用範囲と要諦に沿った
形で、様々な変更や改良が可能である。
【００５７】
【発明の効果】上述のようにして得られる半導体構造
は、エピタキシャルに形成された能動素子領域を含む。
この構造を形成するプロセスは、前記のように容易に変
更でき、１）エミッタ埋め込み型バイポーラ・トランジ
スタ、２）エミッタ埋め込み型ヘテロ接合ベース・バイ
ポーラ・トランジスタ、３）エミッタ埋め込み型ＳＢＣ
トランジスタ、或いは、４）従来のエミッタ・アップ型
バイポーラ・トランジスタを作製することができる。こ
うした各種のトランジスタは全て、高性能デバイスとし
て、上述のような様々な長所を持つ。本発明は、半導体
デバイスの製造、なかでも超大規模集積回路（ＶＬＳ
Ｉ）の製造に応用できるのである。
【図面の簡単な説明】
【図１】本発明に従ったエミッタ埋め込み型バイポーラ
・トランジスタの作製工程を示す断面図である。
【図２】本発明に従ったエミッタ埋め込み型バイポーラ
・トランジスタの作製工程を示す断面図である。
【図３】本発明に従ったエミッタ埋め込み型バイポーラ
・トランジスタの作製工程を示す断面図である。
【図４】本発明に従ったエミッタ埋め込み型バイポーラ
・トランジスタの作製工程を示す断面図である。
【図５】本発明に従ったエミッタ埋め込み型バイポーラ
・トランジスタの作製工程を示す断面図である。
【図６】本発明に従ったエミッタ埋め込み型バイポーラ
・トランジスタの作製工程を示す断面図である。
【図７】本発明に従ったエミッタ埋め込み型バイポーラ
・トランジスタの作製工程を示す断面図である。
【図８】本発明に従ったエミッタ埋め込み型バイポーラ
・トランジスタの作製工程を示す断面図である。
【図９】本発明に従ったエミッタ埋め込み型バイポーラ
・トランジスタの作製工程を示す断面図である。
【図１０】本発明に従ったエミッタ埋め込み型バイポー
ラ・トランジスタの作製工程を示す断面図である。
【図１１】本発明に従ったエミッタ埋め込み型バイポー
ラ・トランジスタの作製工程を示す断面図である。
【図１２】本発明に従ったエミッタ埋め込み型バイポー
ラ・トランジスタの作製工程を示す断面図である。
【図１３】本発明に従ったエミッタ埋め込み型バイポー
ラ・トランジスタの作製工程を示す断面図である。
【図１４】様々なバイポーラ・トランジスタ接合を示す
図１３の部分拡大図である。
【図１５】断面を含む図１４の射視図である。
【図１６】ＳＢＣトランジスタを作製する図７と図１２
に示したものに代わる工程の図である。
【図１７】ＳＢＣトランジスタを作製する図７と図１２
に示したものに代わる工程の図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴィクター・ジェイ・シルベストリ アメリカ合衆国ニューヨーク州、ホープウ ェル・ジャンクション、ベバリー・コート ３番地

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】エミッタ埋め込み型のバイポーラ・トラン
    ジスタ構造であって、 第１導電タイプの単結晶半導体基板と、 上記基板内に形成された、第２導電タイプの埋め込みエ
    ミッタ領域と、 上記埋め込みエミッタ領域に接して形成された単結晶真
    正半導体物質の第１層と、 上記第１層に接して形成された絶縁体層と、 上記絶縁体層の一部に接して形成された導電コンタクト
    と、 上記導電コンタクト、上記絶縁体層、及び上記第１層を
    貫いて形成され、上記埋め込みエミッタ領域の選択され
    た部分を露出する開口と、 上記埋め込みエミッタ領域の上記露出された部分に接し
    てエピタキシャル付着された単結晶の真正なベース領域
    と、この真正なベース領域から、上記開口内の上記絶縁
    体層及び上記導電コンタクトの壁面上に伸びた、多結晶
    の真正でないベース領域とを含む上記開口内の第１導電
    タイプの半導体物質の第２層と、 上記真正なベース領域上に接してエピタキシアル付着さ
    れた、第２導電タイプの半導体物質の第３層を含むコレ
    クタ領域とを有する、 バイポーラ・トランジスタ構造。
  2. 【請求項２】上記埋め込みエミッタ領域の下の上記基板
    内に埋め込まれたケイ化物層をさらに含む、請求項１記
    載のバイポーラ・トランジスタ構造。
  3. 【請求項３】上記導電コンタクトから間隔をあけて置か
    れ、上記ケイ化物層と電気的に接続して伸びる少なくと
    も１つの導電性エミッタコンタクトをさらに含む、請求
    項２記載のバイポーラ・トランジスタ構造。
  4. 【請求項４】エミッタ埋め込み型のショットキ・バリア
    ・コレクタ・トランジスタ構造であって、 第１導電タイプの単結晶半導体基板と、 上記基板内に形成された、第２導電タイプの埋め込みエ
    ミッタ領域と、 上記埋め込みエミッタ領域に接して形成された単結晶真
    正半導体物質の第１層と、 上記第１層に接して形成された絶縁体層と、 上記絶縁体層の一部に接して形成された導電コンタクト
    と、 上記導電コンタクト、第１層、及び絶縁体層を貫いて形
    成され、上記埋め込みエミッタ領域の選択された部分を
    露出する開口と、 上記埋め込みエミッタ領域の上記露出された部分に接し
    てエピタキシャル付着された単結晶の真正なベース領域
    と、この真正なベース領域から、上記開口内の上記絶縁
    体層及び上記導電コンタクトの壁面上に伸びた、多結晶
    の真正でないベース領域とを含む上記開口内の第１導電
    タイプの半導体物質の第２層と、 上記真正なベース領域上に接触する金属ショットキ・バ
    リア・コレクタ・コンタクトを含む、上記真正なベース
    領域に直接接触して形成されたコレクタ領域とを有す
    る、 ショットキ・バリア・コレクタ・トランジスタ構造。
JP4117413A 1991-06-14 1992-05-11 エミッタ埋め込み型バイポーラ・トランジスタ構造 Expired - Lifetime JPH0785476B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71603691A 1991-06-14 1991-06-14
US716036 1991-06-14

Publications (2)

Publication Number Publication Date
JPH05129319A JPH05129319A (ja) 1993-05-25
JPH0785476B2 true JPH0785476B2 (ja) 1995-09-13

Family

ID=24876463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4117413A Expired - Lifetime JPH0785476B2 (ja) 1991-06-14 1992-05-11 エミッタ埋め込み型バイポーラ・トランジスタ構造

Country Status (2)

Country Link
US (1) US5315151A (ja)
JP (1) JPH0785476B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565113B2 (ja) * 1993-11-01 1996-12-18 日本電気株式会社 半導体装置
JP2669377B2 (ja) * 1995-01-30 1997-10-27 日本電気株式会社 半導体装置の製造方法
US5976941A (en) * 1997-06-06 1999-11-02 The Whitaker Corporation Ultrahigh vacuum deposition of silicon (Si-Ge) on HMIC substrates
SE516338C2 (sv) * 1999-05-31 2001-12-17 Ericsson Telefon Ab L M RF-effekttransistor med kollektor upp
US6660664B1 (en) * 2000-03-31 2003-12-09 International Business Machines Corp. Structure and method for formation of a blocked silicide resistor
US6744082B1 (en) * 2000-05-30 2004-06-01 Micron Technology, Inc. Static pass transistor logic with transistors with multiple vertical gates
US6509242B2 (en) * 2001-01-12 2003-01-21 Agere Systems Inc. Heterojunction bipolar transistor
US6967144B1 (en) 2001-06-20 2005-11-22 National Semiconductor Corporation Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base
US6773973B2 (en) * 2001-08-13 2004-08-10 Maxim Integrated Products, Inc. Semiconductor transistor having a polysilicon emitter and methods of making the same
US6927476B2 (en) * 2001-09-25 2005-08-09 Internal Business Machines Corporation Bipolar device having shallow junction raised extrinsic base and method for making the same
US6877213B2 (en) * 2002-01-07 2005-04-12 International Business Machines Corporation Feature size reduction in thin film magnetic head using low temperature deposition coating of photolithographically-defined trenches
US6924202B2 (en) * 2003-10-09 2005-08-02 Chartered Semiconductor Manufacturing, Ltd. Heterojunction bipolar transistor with self-aligned emitter and sidewall base contact
US7012009B2 (en) * 2004-02-24 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
US7217628B2 (en) * 2005-01-17 2007-05-15 International Business Machines Corporation High performance integrated vertical transistors and method of making the same
DE102005013982A1 (de) * 2005-03-26 2006-10-05 Atmel Germany Gmbh Verfahren zur Herstellung eines Bipolartransistors und nach einem derartigen Verfahren hergestellter Bipolartransistor
US20070102789A1 (en) * 2005-11-09 2007-05-10 International Business Machines Corporation Bipolar transistor and back-gated transistor structure and method
JP2007243140A (ja) 2006-02-09 2007-09-20 Renesas Technology Corp 半導体装置、電子装置および半導体装置の製造方法
US7932541B2 (en) * 2008-01-14 2011-04-26 International Business Machines Corporation High performance collector-up bipolar transistor
US9355972B2 (en) * 2014-03-04 2016-05-31 International Business Machines Corporation Method for making a dielectric region in a bulk silicon substrate providing a high-Q passive resonator

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring
US4881111A (en) * 1977-02-24 1989-11-14 Harris Corporation Radiation hard, high emitter-base breakdown bipolar transistor
US4127860A (en) * 1977-04-18 1978-11-28 Rca Corporation Integrated circuit mesa bipolar device on insulating substrate incorporating Schottky barrier contact
CA1116309A (en) * 1977-11-30 1982-01-12 David L. Bergeron Structure and process for optimizing the characteristics of i.sup.2l devices
US4210925A (en) * 1978-02-07 1980-07-01 Harris Corporation I2 L Integrated circuit and process of fabrication
JPS5544713A (en) * 1978-09-26 1980-03-29 Toshiba Corp Semiconductor device
JPS5539677A (en) * 1978-09-14 1980-03-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device and its manufacturing
US4255209A (en) * 1979-12-21 1981-03-10 Harris Corporation Process of fabricating an improved I2 L integrated circuit utilizing diffusion and epitaxial deposition
US4654960A (en) * 1981-11-02 1987-04-07 Texas Instruments Incorporated Method for fabricating GaAs bipolar integrated circuit devices
US4546539A (en) * 1982-12-08 1985-10-15 Harris Corporation I2 L Structure and fabrication process compatible with high voltage bipolar transistors
JPS6021558A (ja) * 1983-07-15 1985-02-02 Mitsubishi Electric Corp バイポ−ラ型半導体集積回路装置
US4901121A (en) * 1985-03-29 1990-02-13 American Telephone & Telegraph Co., At&T Bell Labs. Semiconductor device comprising a perforated metal silicide layer
US4843033A (en) * 1985-09-27 1989-06-27 Texas Instruments Incorporated Method for outdiffusion of zinc into III-V substrates using zinc tungsten silicide as dopant source
JPS6381855A (ja) * 1986-09-25 1988-04-12 Mitsubishi Electric Corp ヘテロ接合バイポ−ラトランジスタの製造方法
JPS63107066A (ja) * 1986-10-23 1988-05-12 Sony Corp ヘテロ接合型バイポ−ラトランジスタ
JP2590842B2 (ja) * 1986-10-29 1997-03-12 ソニー株式会社 ヘテロ接合型バイポーラトランジスタ
US4860064A (en) * 1987-10-21 1989-08-22 American Telephone And Telegraph Company At&T Bell Laboratories Transistor comprising a 2-dimensional carrier gas collector situated between emitter and gate
JPH01179454A (ja) * 1988-01-06 1989-07-17 Nec Corp ヘテロ接合半導体装置及びその製造方法
JPH01230270A (ja) * 1988-03-10 1989-09-13 Oki Electric Ind Co Ltd バイポーラ型トランジスタ及びその製造方法
DE3828809A1 (de) * 1988-08-25 1990-03-01 Licentia Gmbh Verfahren zur herstellung von halbleiterbauelementen
US4935797A (en) * 1988-10-31 1990-06-19 International Business Machines Corporation Heterojunction bipolar transistors
US4939562A (en) * 1989-04-07 1990-07-03 Raytheon Company Heterojunction bipolar transistors and method of manufacture
US4956689A (en) * 1989-04-12 1990-09-11 Texas Instruments Incorporated High speed gallium arsenide transistor and method
US5017990A (en) * 1989-12-01 1991-05-21 International Business Machines Corporation Raised base bipolar transistor structure and its method of fabrication

Also Published As

Publication number Publication date
JPH05129319A (ja) 1993-05-25
US5315151A (en) 1994-05-24

Similar Documents

Publication Publication Date Title
US6551889B2 (en) Method of producing a SI-GE base heterojunction bipolar device
US6531369B1 (en) Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
KR100244812B1 (ko) 반도체 장치 및 그 제조 방법
US5266504A (en) Low temperature emitter process for high performance bipolar devices
US5846867A (en) Method of producing Si-Ge base heterojunction bipolar device
US7105415B2 (en) Method for the production of a bipolar transistor
JPH0785476B2 (ja) エミッタ埋め込み型バイポーラ・トランジスタ構造
US20020093031A1 (en) Heterojunction bipolar transistor
JPH03171632A (ja) トランジスタ及びその製造方法
US20110062548A1 (en) Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for bicmos integration
JP2720793B2 (ja) 半導体装置の製造方法
JP2000031155A (ja) 低雑音たて形バイポ―ラトランジスタとその製造方法
KR20040071949A (ko) 자기정렬을 이용한 바이씨모스 제조방법
US5723378A (en) Fabrication method of semiconductor device using epitaxial growth process
US6551891B1 (en) Process for fabricating a self-aligned vertical bipolar transistor
JPH06168952A (ja) 半導体装置およびその製造方法
US6440810B1 (en) Method in the fabrication of a silicon bipolar transistor
US6319786B1 (en) Self-aligned bipolar transistor manufacturing method
JP2705344B2 (ja) 半導体装置及びその製造方法
US8133791B2 (en) Method of manufacturing a bipolar transistor and bipolar transistor obtained therewith
JP2550906B2 (ja) 半導体装置およびその製造方法
US7012009B2 (en) Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
US6744080B2 (en) Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor
JP3332079B2 (ja) 半導体装置及びその製造方法
JPH0693460B2 (ja) バイポーラトランジスタの製造方法