JPS6381855A - ヘテロ接合バイポ−ラトランジスタの製造方法 - Google Patents

ヘテロ接合バイポ−ラトランジスタの製造方法

Info

Publication number
JPS6381855A
JPS6381855A JP61228724A JP22872486A JPS6381855A JP S6381855 A JPS6381855 A JP S6381855A JP 61228724 A JP61228724 A JP 61228724A JP 22872486 A JP22872486 A JP 22872486A JP S6381855 A JPS6381855 A JP S6381855A
Authority
JP
Japan
Prior art keywords
layer
base layer
semi
external base
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61228724A
Other languages
English (en)
Other versions
JPH0571173B2 (ja
Inventor
Yasutomo Kajikawa
靖友 梶川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61228724A priority Critical patent/JPS6381855A/ja
Priority to US07/097,165 priority patent/US4789643A/en
Publication of JPS6381855A publication Critical patent/JPS6381855A/ja
Priority to US07/235,277 priority patent/US4896203A/en
Publication of JPH0571173B2 publication Critical patent/JPH0571173B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はへテロ接合バイポーラトランジスタ（以下、
　ＨＯＴとも呼ぶ）の製造方法に関するものである。
〔従来の技術〕
（１９８４）３１０）に示された方法により製造された
ＨＢＴの断面構成を第２図に示す。
すなわち、この第２図構成において、符号１は半絶縁性
基板、２はサブコレクタ層、３はコレクタ層、４は内部
ベース層、５はエミッタ層、６はキャップ層、７．７は
外部ベース層、８．８は外部ベース層の直下の半絶縁領
域、９．９は電極間分離用の半絶縁領域、１０．１０は
素子間分離用の半絶縁領域、１１はエミッタ電極、１２
．１２はベース電極、１３はコレクタ電極である。
しかして、このＨＢＴの製造は、一般的に次のようにし
てなされる。
まず、半絶縁性基板！上に、サブコレクタ層２゜コレク
タ層３．内部ベース層４．エミッタ層５．およびギャッ
プ層６を、順次にエピタキシャル成長させる。
ついで、写真製版技術などにより外部ベース層形成のた
めのフォトレジストパターンを形成し、例えばＢｅイオ
ン注入により外部ベース層７．７を選択的に形成させ、
かつ、同じフォトレジストパターンを用いて、さらに深
い領域に酸素イオン注入をなし、外部ベース層７．７の
直下に半絶縁領域８゜８を選択的に形成する。
また、これらのイオン注入領域のアニール処理に引キｋ
ｉｔいて、外部ベース層７．７Ｊ−、には、ベース電極
１２．１２を、キャップ層６上には、エミッタ′市極１
１をそれぞれに形成してアロイし、さらに、コ１／クタ
電極形成のために、該当部分をサブコレクタ層２に達す
るまで、選択的にエツチング除去したトでフレフタ電極
１３を形成する。
最後に、例えばポロンイオン注入によって、′市場間分
離用の半絶縁領域３．および素子間分路用の゛ｒ、、絶
縁領域１０を、それぞれ選択的に形成するのである。
〔発明が解決しようとする問題点〕
しかしながら、この従来例方法によって製造されるＨＯ
Ｔでは、その製造時にあって、外部ベース層７．７とそ
の直下の半絶縁領域８，８との選択的形成のために、そ
れぞれイオン注入、アニール処理を行なう必要があり、
このイオン注入に伴なうダメージとか、イオン注入後の
アニール処理による不純物の拡散などの好ましくない問
題点があり、さらには、外部ベース層７，７のイオン注
入と、エミッタ電極１１．およびベース電極１２　、１
２の形成とが、セルフアライメント的になされないため
に、素子寸法の微細化ができないなどの問題点があった
。
この発明は、従来のこのような問題へを改善するために
なされたものであって、その［二１的どするところは、
外部ベース層とその直下の半絶縁領域とを、イオン注入
、アニール処理手段によらずに選択的に形成させ、かつ
エミッタ電極をセルファライン的に形成し得るようにし
た。この種のへテロ接合バイポーラトランジスタの製造
方法を提供することである。
〔問題点を解決するための手段〕
前記目的を達成するために、この発明に係るペテロ接合
バイポーラトランジスタの製造方法は、まず、コレクタ
層上にあって、半絶縁領域、外部ベース層を順次にエピ
タキシャル成長させ、ついで、パターン開口された絶縁
膜をマスクにして、コレクタ層に達するまで選択的にメ
サエッチングし、外部ベース層、半絶縁領域、コレクタ
層を露出させた後、同一絶縁膜をマスクにして、内部ベ
ース層、エミッタ層を１１１１１次に選択的エピタキシ
ャル成長させ、かつ絶縁膜のパターン開［コを利用して
、セルフアライメント的にエミッタ電極を形成するよう
にしたものである。
〔作　　　用〕
すなわち、この発明方法においては、コレクタ層Ｉ−に
順次にエピタキシャル成長された老絶縁領域、および外
部ベース層を、選択的にメサニー２チングして、これら
の外部ベース層、半絶縁領域。
コレクタ層を露出させた後、内部ベース層、エミッタ層
を順次に選択的エピタキシャル成長させることで、コレ
クターベース接合、および内部ベース・外部ベース接合
を同時に形成でき、かつメサエッチングでの絶縁膜マス
クの利用で、エミッタ電極をセルファライン的に形成し
得る。
〔実　施　例〕
以下、この発明に係るペテロ接合バイポーラトランジス
タの製造方法の一実施例につき、第１図（ａ）ないしく
ｄ）を参照して詳細に説明する。
これらの第１図（ａ）ないしくｄ）に示す実施例方法に
おいて、前記第２図従来例と同一符号は同一または相当
部分を表わしている。
この実施例方法においては、まず、半絶縁性基板ｌ上に
、サブコレクタ層２．コレクタ層３．を絶縁領域８．お
よび外部ベース層７を、順次にエピタキシャル成長させ
る（第１図（ａ））。
ついで、前記外部ベース層７七に絶縁膜１４を堆積させ
、写真製版技術などを利用して、この絶縁膜１４の該当
個所を選択的に開口１４ａ　した［−、で、この絶縁膜
パターンをマスクに、前記外部ベース層７、および半絶
縁領域８をコレクタ層３に達するまでメサエッチングし
て除去する（同図（ｂ））。
なお、この第４図（ｂ）工程では、例えば基板としテ（
１００）ＧａＡｓ基板を用い、４Ｈ２Ｓ０４／１Ｈ２０
２／ｌＨ２Ｏ参照）。
次に、例えば有機金属気相エピタキシー法によりエピタ
キシャル層を順次に成長させると、同層は絶縁膜１４上
には成長されずに、メサエッチ部分にのみ選択的にエピ
タキシャル成長されて、内部ベース層４．エミッタ層５
．およびキャップ層６をそれぞれに形成でき、これによ
って、コレクタ・ベース接合、および内部ベース・外部
ベース接合を同時に形成し得る（同図（ｃ））、なお、
このとき、内部ベース層４の厚さは、次に形成されるエ
ミッタ電極１１と接触しないように、サイドエツチング
の巾よりも小さくする。
続いて、前記絶縁膜１４の開口１４ａを利用することに
より、セルフアライメント的にエミッタ電極１１を形成
して（同図（ｄ））、所期の構成をＩ”ｌるのである。
従って、この実施例方法の場合には、内部ベース層を選
択的エピタキシャル成長によって、外部ベース層とは別
に形成させるので、この内部ベース層に関係なしに、厚
い膜厚で高い不純物濃度の外部ベース層を形成できて、
外部ベース抵抗を小さくでき、かつこの外部ベース層に
対して、ベースコンタクトを容易にとり得るもので、イ
オン注入、アニール処理とか、エツチングなどの必要が
全くなく、また、メサエッチングおよび選択的エピタキ
シャル成長のための絶縁膜パターンを利用して、セルフ
アライメント的にエミッタ電極を形成できるのである。
〔発明の効果〕
以上詳述したようにこの発明方法によれば、半絶縁基板
のコレクタ層−ヒにあって、まず、半絶縁領域、外部ベ
ース層を順次にエピタキシャル成長させ、ついで、パタ
ーン開口された絶縁膜をマスクにして、コレクタ層に達
するまで選択的にメサエッチングし、外部ベース層、半
絶縁領域、コレクタ層を露出させた後、同一絶縁膜をマ
スクにして、内部ベース層、エミッタ層を順次に選択的
エピタキシャル成長させるようにしたから、内部ベース
層の厚さとか不純物濃度などに拘わりなく。
外部ベース層を厚い膜厚、高い不純物濃度により形成し
得るもので、従って、外部ベース抵抗を小さくできると
共に、外部ベース層が最上部にあるために、ベースコン
タクトも容易にとれ、かつイオン注入、アニール処理な
どを必要としないために、アニール処理に伴なう不純物
の拡散などがなく、また、絶縁膜のパターン開口を利用
して、セルフアライメント的にエミッタ電極を形成する
ようにしたので、素子寸法の微細化を達成できるなどの
優れた特長がある。
【図面の簡単な説明】
第１図（ａ）ないしくｄ）はこの発明に係るペテロ接合
バイポーラトランジスタの製造方法の一実施例を工程順
に示すそれぞれ断面図であり、また第２図は従来例によ
る同一ヒヘテロ接合バイポーラトランジスタの構成を示
す断面図である。 ！・・・・半絶縁基板、３・・・・コレクタ層、４・・
・・内部ベース層、５・・・・エミッタ層、７・・・・
外部ベース層、８・・・・外部ベース層直下の半絶縁領
域、１１・・・・エミッタ電極、１２・・・・ベース電
極、１３・・・・コレクタ電極、１４・・・・絶縁膜、
１４ａ・・・・絶縁膜の開口。 代理人　　大　　岩　　増　　雄 トのｎ〜−寸トのｎへ一 喋　−− 第２図 １３；］Ｌクグ電Ｊル 手続補正書（自発ン 昭和　６２年　３月１１　　日 特許庁長官殿　　　　　　　　　　　　　　　　℃仁＼
ｌ、事件の表示　　　特願昭６７−２２２７２４居２、
発明の名称 へ〒１キ、全ｉへ゛イヤ、−ヲＶランシパスー７．ｙｘ
ｘ雀ヤ衣３、補正をする者 事件との関係　　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号４
、代理人 住　所　　　　東京都千代田区丸の内二丁目２番３号５
、補正の対象 （１）明細書の特許請求の範囲の欄 （２）明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書の特許請求の範囲を別紙のとおり補正する
。 （２）同書８頁８〜１１行の「かつこの外部ベース層〜
が全くなく、」を次の文のとおり補正する。 「かつ、イオン注入、アニール処理とかエツチングなど
の必要なしに、外部ベース層に対してベースコンタクト
を容易にとることができ、」以　　Ｌ 特許請求の範囲 半絶縁性基板上に、ま゛、コレクタ、？　半絶縁領域、
外部ベース層を順次にエビタギシャル成長させる工程と
、ついで、選択的に開口された絶縁膜をマスクにして、
前記コレクタ層に達するまで選択的にメサエッチングし
、これらの外部ベース層、半絶縁領域、コレクタ層を露
出させる工程と、さらに、前記同一絶縁膜をマスクにし
て、内部ベース層、エミッタ層を順次に選択的エピタキ
シャル成長させる工程と、続いて、前記絶縁膜の開口を
利用して、セルフアライメント的にエミッタ電極を形成
する工程とを、少なくとも含むことを特徴とするヘテロ
接合バイポーラトランジスタの製造方法。

Claims (1)

    【特許請求の範囲】
  1. （１）半絶縁性基板のコレクタ層上に、まず、半絶縁領
    域、外部ベース層を順次にエピタキシャル成長させる工
    程と、ついで、選択的に開口された絶縁膜をマスクにし
    て、前記コレクタ層に達するまで選択的にメサエッチン
    グし、これらの外部ベース層、半絶縁領域、コレクタ層
    を露出させる工程と、さらに、前記同一絶縁膜をマスク
    にして、内部ベース層、エミッタ層を順次に選択的エピ
    タキシャル成長させる工程と、続いて、前記絶縁膜の開
    口を利用して、セルフアライメント的にエミッタ電極を
    形成する工程とを、少なくとも含むことを特徴とするヘ
    テロ接合バイポーラトランジスタの製造方法。
JP61228724A 1986-09-25 1986-09-25 ヘテロ接合バイポ−ラトランジスタの製造方法 Granted JPS6381855A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61228724A JPS6381855A (ja) 1986-09-25 1986-09-25 ヘテロ接合バイポ−ラトランジスタの製造方法
US07/097,165 US4789643A (en) 1986-09-25 1987-09-16 Method of manufacturing a heterojunction bipolar transistor involving etch and refill
US07/235,277 US4896203A (en) 1986-09-25 1988-08-23 Heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61228724A JPS6381855A (ja) 1986-09-25 1986-09-25 ヘテロ接合バイポ−ラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS6381855A true JPS6381855A (ja) 1988-04-12
JPH0571173B2 JPH0571173B2 (ja) 1993-10-06

Family

ID=16880820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61228724A Granted JPS6381855A (ja) 1986-09-25 1986-09-25 ヘテロ接合バイポ−ラトランジスタの製造方法

Country Status (2)

Country Link
US (2) US4789643A (ja)
JP (1) JPS6381855A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289863A (ja) * 1987-05-21 1988-11-28 Sony Corp バイポ−ラトランジスタおよびその製造方法
JPH06318604A (ja) * 1993-04-22 1994-11-15 Nec Corp シリコンバイポーラ型半導体装置とその製造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728624A (en) * 1985-10-31 1988-03-01 International Business Machines Corporation Selective epitaxial growth structure and isolation
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
EP0312401B1 (en) * 1987-10-15 1993-12-15 Kabushiki Kaisha Toshiba Semiconductor devices and method of manufacturing the same
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
FR2645345A1 (fr) * 1989-03-31 1990-10-05 Thomson Csf Procede de modulation dirigee de la composition ou du dopage de semi-conducteurs, notamment pour la realisation de composants electroniques monolithiques de type planar, utilisation et produits correspondants
US4914049A (en) * 1989-10-16 1990-04-03 Motorola, Inc. Method of fabricating a heterojunction bipolar transistor
US5017990A (en) * 1989-12-01 1991-05-21 International Business Machines Corporation Raised base bipolar transistor structure and its method of fabrication
US5053346A (en) * 1990-01-12 1991-10-01 Texas Instruments Incorporated Method for making a high speed gallium arsenide transistor
JPH0785476B2 (ja) * 1991-06-14 1995-09-13 インターナショナル・ビジネス・マシーンズ・コーポレイション エミッタ埋め込み型バイポーラ・トランジスタ構造
US5311055A (en) * 1991-11-22 1994-05-10 The United States Of America As Represented By The Secretary Of The Navy Trenched bipolar transistor structures
JPH06232099A (ja) * 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
US5242843A (en) * 1992-10-28 1993-09-07 Allied-Signal Inc. Method for making a heterojunction bipolar transistor with improved high frequency response
US5365089A (en) * 1992-12-23 1994-11-15 International Business Machines Corporation Double heterojunction bipolar transistor and the method of manufacture therefor
US5288660A (en) * 1993-02-01 1994-02-22 Avantek, Inc. Method for forming self-aligned t-shaped transistor electrode
JP2767676B2 (ja) * 1993-03-19 1998-06-18 松下電器産業株式会社 化合物半導体の微細構造形成方法
US5939738A (en) * 1995-10-25 1999-08-17 Texas Instruments Incorporated Low base-resistance bipolar transistor
US5672522A (en) * 1996-03-05 1997-09-30 Trw Inc. Method for making selective subcollector heterojunction bipolar transistors
KR100197001B1 (ko) * 1996-05-02 1999-07-01 구본준 바이폴라소자 및 그 제조방법
KR100388489B1 (ko) * 2001-09-28 2003-06-25 한국전자통신연구원 이종접합 쌍극자 트랜지스터 및 그의 제조방법
US7470941B2 (en) * 2001-12-06 2008-12-30 Hrl Laboratories, Llc High power-low noise microwave GaN heterojunction field effect transistor
US7494887B1 (en) * 2004-08-17 2009-02-24 Hrl Laboratories, Llc Method and apparatus for fabricating heterojunction bipolar transistors with simultaneous low base resistance and short base transit time
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7626246B2 (en) 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
FR2914783A1 (fr) * 2007-04-03 2008-10-10 St Microelectronics Sa Procede de fabrication d'un dispositif a gradient de concentration et dispositif correspondant.
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
CN101884117B (zh) 2007-09-07 2013-10-02 台湾积体电路制造股份有限公司 多结太阳能电池
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8034697B2 (en) 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
JP2019054120A (ja) * 2017-09-15 2019-04-04 株式会社村田製作所 バイポーラトランジスタ及び高周波パワーアンプモジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3322581A (en) * 1965-10-24 1967-05-30 Texas Instruments Inc Fabrication of a metal base transistor
US3762966A (en) * 1968-09-18 1973-10-02 Gen Electric Method of fabricating high emitter efficiency semiconductor device with low base resistance by selective diffusion of base impurities
US4338138A (en) * 1980-03-03 1982-07-06 International Business Machines Corporation Process for fabricating a bipolar transistor
DE3409404A1 (de) * 1983-11-30 1985-09-26 Dr. Alois Stankiewicz GmbH, 3101 Adelheidsdorf Radlaufteil
JPS59217364A (ja) * 1983-05-26 1984-12-07 Sony Corp 半導体装置の製法
US4593457A (en) * 1984-12-17 1986-06-10 Motorola, Inc. Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
US4644381A (en) * 1985-04-08 1987-02-17 Siemens Corporate Research & Support, Inc. I2 L heterostructure bipolar transistors and method of making the same
EP0206787B1 (en) * 1985-06-21 1991-12-18 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and method of manufacturing same
US4716445A (en) * 1986-01-17 1987-12-29 Nec Corporation Heterojunction bipolar transistor having a base region of germanium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289863A (ja) * 1987-05-21 1988-11-28 Sony Corp バイポ−ラトランジスタおよびその製造方法
JPH06318604A (ja) * 1993-04-22 1994-11-15 Nec Corp シリコンバイポーラ型半導体装置とその製造方法

Also Published As

Publication number Publication date
US4789643A (en) 1988-12-06
US4896203A (en) 1990-01-23
JPH0571173B2 (ja) 1993-10-06

Similar Documents

Publication Publication Date Title
JPS6381855A (ja) ヘテロ接合バイポ−ラトランジスタの製造方法
JPH03209833A (ja) 先進的エピタキシャル堆積技術を利用したＳｉ／ＳｉＧｅ異種接合バイポーラトランジスタ及びその製造方法
JP3137661B2 (ja) ヘテロバイポーラトランジスタの製造方法
JPS6028146B2 (ja) 半導体装置の製造方法
JPH04275433A (ja) 半導体装置の製造方法
JPH02151037A (ja) 半導体装置の製造方法
JPH0529328A (ja) 半導体装置及びその製造方法
JPH0620072B2 (ja) 半導体装置の製造方法
JPS60164358A (ja) 半導体装置の製造方法
JPS6353971A (ja) バイポ−ラトランジスタとその製造方法
JP3219796B2 (ja) バイポーラ型半導体装置の製造方法
JPH06209077A (ja) 半導体装置及びその製造方法
KR930007189B1 (ko) 바이폴라 소자 제조방법
JPH02122669A (ja) 半導体装置の製造方法
JPS634677A (ja) 半導体装置の製造方法
JPS628939B2 (ja)
JPH03131037A (ja) 半導体装置の製造方法
JP3131986B2 (ja) バイポーラトランジスタ
JP2817184B2 (ja) 半導体装置の製造方法
JPS6378571A (ja) バイポ−ラトランジスタの製造方法
JPS63107066A (ja) ヘテロ接合型バイポ−ラトランジスタ
JPH02110939A (ja) プレーナ型ヘテロ接合バイポーラトランジスタの製造方法
JPS63155664A (ja) 半導体装置およびその製造方法
JPH07122573A (ja) ヘテロ接合バイポーラトランジスタの製法
JPH01211971A (ja) 半導体装置の製造方法