JP2019054120A - バイポーラトランジスタ及び高周波パワーアンプモジュール - Google Patents

バイポーラトランジスタ及び高周波パワーアンプモジュール Download PDF

Info

Publication number
JP2019054120A
JP2019054120A JP2017177619A JP2017177619A JP2019054120A JP 2019054120 A JP2019054120 A JP 2019054120A JP 2017177619 A JP2017177619 A JP 2017177619A JP 2017177619 A JP2017177619 A JP 2017177619A JP 2019054120 A JP2019054120 A JP 2019054120A
Authority
JP
Japan
Prior art keywords
layer
base
emitter
collector
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017177619A
Other languages
English (en)
Inventor
大部　功
Isao Obe
功 大部
梅本　康成
Yasunari Umemoto
康成 梅本
雅博 柴田
Masahiro Shibata
雅博 柴田
茂樹 小屋
Shigeki Koya
茂樹 小屋
将夫 近藤
Masao Kondo
将夫 近藤
孝幸 筒井
Takayuki Tsutsui
孝幸 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2017177619A priority Critical patent/JP2019054120A/ja
Priority to TW107123716A priority patent/TWI757522B/zh
Priority to CN202210311146.2A priority patent/CN114823883A/zh
Priority to CN201811024684.3A priority patent/CN109616516B/zh
Priority to US16/125,234 priority patent/US10665704B2/en
Publication of JP2019054120A publication Critical patent/JP2019054120A/ja
Priority to US16/854,262 priority patent/US11164963B2/en
Priority to US17/495,588 priority patent/US11978786B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1022—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】ベース層を薄くして高速化を図ることが可能な構造を有するバイポーラトランジスタを提供する。【解決手段】化合物半導体からなる基板の上にコレクタ層、ベース層、及びエミッタ層が形成されている。エミッタ層は、平面視においてベース層の縁より内側に配置されている。平面視において、エミッタ層の内側からベース層の外側まで達するように、エミッタ層及びベース層の一部の領域の上にベース電極が配置されている。ベース層のうちエミッタ層と重なっていない部分と、ベース電極との間に絶縁膜が配置されている。合金層が、ベース電極からエミッタ層を厚さ方向に貫通し、ベース層まで達する。合金層は、ベース電極の一部の構成元素と、エミッタ層及び前記ベース層の構成元素とを含む。【選択図】図１

Description

本発明は、バイポーラトランジスタ及び高周波パワーアンプモジュールに関する。
現在、携帯電話端末に代表される移動通信システムは、第４世代（４Ｇ）から第５世代（５Ｇ）に移行しようとしている。第５世代移動通信システムでは第４世代移動通信システムに比べて高い周波数帯も用いられる。このため、半導体デバイスのさらなる高速化が望まれている。
携帯電話端末の主要部品の一つに高周波パワーアンプモジュールがあり、高周波パワーアンプモジュールには一般的に化合物半導体装置が用いられている。さらに、化合物半導体装置として、高線形性動作、高効率動作、高電流密度動作等の特性が優れたヘテロ接合バイポーラトランジスタ（ＨＢＴ）が一般的に用いられている。
下記の特許文献１に、プロセス制御性に優れた高速動作可能なＨＢＴが開示されている。このＨＢＴは、半絶縁性ＧａＡｓ基板の一面側にそれぞれ所定形状に順次重ねて形成されたサブコレクタ層、コレクタ層、ベース層、エミッタ層、及びエミッタキャップ層を有する。エミッタ層の周縁上にベース電極の内端部分が重なり、かつベース電極はベース電極下のエミッタ層の合金処理による合金層によってベース層に電気的に接続される。エミッタ層はベース層上に選択的に形成され、ベース電極はエミッタ層の周縁部分からベース層に掛けて延在し、合金層はベース層の途中深さにまで延在している。ベース層の縁はベース電極の外縁よりも内側に位置している。
ベース層の縁がベース電極の外縁よりも内側に位置することにより、ベース層の縁がベース電極の外縁の外側に位置する構造と比べて、ベースコレクタ間の接合面積が小さくなる。これにより、高周波的な帰還容量（ベースコレクタ間容量）が小さくなる。その結果、ＨＢＴの高速化を図ることができる。
特開２０００−２６０７８３号公報
ＨＢＴ等のバイポーラトランジスタのさらなる高速化を図るためには、ベース層を薄くすることにより、ベース層内における電子の走行時間を短縮することが有効である。ところが、特許文献１に開示された構造では、ベース層を、ある下限値より薄くすることが困難であることが判明した。
本発明の目的は、ベース層を薄くして高速化を図ることが可能な構造を有するバイポーラトランジスタを提供することである。本発明の他の目的は、このバイポーラトランジスタを有する高周波パワーアンプモジュールを提供することである。
本発明の第１の観点によるバイポーラトランジスタは、
化合物半導体からなる基板の上に形成されたコレクタ層と、
前記コレクタ層の上に形成されたベース層と、
前記ベース層の上に形成され、平面視において前記ベース層の縁より内側に配置されたエミッタ層と、
平面視において、前記エミッタ層の内側から前記ベース層の外側まで達するように前記エミッタ層及び前記ベース層の一部の領域の上に配置されたベース電極と、
前記ベース層のうち前記エミッタ層と重なっていない部分と、前記ベース電極との間に配置された絶縁膜と、
前記ベース電極から前記エミッタ層を厚さ方向に貫通し、前記ベース層まで達し、前記ベース電極の一部の構成元素と、前記エミッタ層及び前記ベース層の構成元素とを含む合金層と
を有する。
ベース層とベース電極との間に配置された絶縁膜が、ベース電極とベース層との反応による合金化を防止する。このため、ベース電極の構成元素が直接ベース層に拡散することが防止され、エミッタ層を介してベース層まで拡散する。その結果、ベース層への合金層の侵入深さが浅くなるため、ベース層を薄くすることが可能になる。ベース層を薄くすることにより、高速化を図ることができる。
本発明の第２の観点によるバイポーラトランジスタは、第１の観点によるバイポーラトランジスタの構成に加えて、
前記コレクタ層の上側の一部分の側面が前記ベース層の側面に連続し、下側の残りの部分の側面は、前記ベース層の側面よりも外側に位置するという特徴を有する。
平面視においてベース電極がベース層の縁より外側まで達するという第１の観点に記載した構造は、例えば、ベース電極をエッチングマスクとしてベース層をサイドエッチングすることにより実現することができる。ベース層をサイドエッチングするときに、コレクタ層の上側の一部分がエッチング除去される。コレクタ層の下側の残りの部分は、サイドエッチングの工程とは別にエッチングすることができる。これにより、コレクタ層の厚さに依存せずにサイドエッチング量を設定することができる。
本発明の第３の観点によるバイポーラトランジスタは、第１の観点によるバイポーラトランジスタの構成に加えて、
前記コレクタ層は、厚さ方向の中間位置に、他の部分の半導体材料とはエッチング特性の異なる半導体材料からなる中間コレクタ層を含み、前記中間コレクタ層より上側の前記コレクタ層の側面が、前記ベース層の側面に連続し、下側の前記コレクタ層の側面は、前記ベース層の側面より外側に位置するという特徴を有する。
ベース電極をエッチングマスクとしてベース層及びコレクタ層をエッチングする際に、中間コレクタ層で深さ方向へのエッチングを停止させることができる。その後、ベース層及び中間コレクタ層より上側のコレクタ層をサイドエッチングすることにより、深さ方向へのエッチング量とは独立してサイドエッチング量を制御することができる。
本発明の第４の観点によるバイポーラトランジスタは、第１から第３までの観点によるバイポーラトランジスタの構成に加えて、
さらに、前記基板と前記コレクタ層との間に配置され、前記コレクタ層に流出入する電流の経路となるサブコレクタ層を有し、
前記サブコレクタ層は、前記基板の上に配置された第１サブコレクタ層と、前記第１サブコレクタ層の上に配置された第２サブコレクタ層とを含み、前記第２サブコレクタ層のエッチング特性が、前記コレクタ層のうち、前記第２サブコレクタ層に接する部分のエッチング特性とは異なるという特徴を有する。
コレクタ層をエッチングする際に、第２サブコレクタ層をエッチングストッパとして利用することができる。これにより、プロセス制御性が高まる。
本発明の第５の観点によるバイポーラトランジスタは、第１から第４までの観点によるバイポーラトランジスタの構成に加えて、
さらに、前記エミッタ層の一部の領域の上に配置され、前記エミッタ層に流出入する電流の経路となるコンタクト層と、
前記コンタクト層の上に配置され、前記コンタクト層の縁よりも外側に張り出しているエミッタ電極と
を有し、
平面視において、前記エミッタ電極の張り出し部分の先端が、前記ベース電極の縁に一致しているという特徴を有する。
例えば、ベース電極を蒸着するときに、エミッタ電極に対してベース層を自己整合的に形成することができる。
本発明の第６の観点によるバイポーラトランジスタは、第５の観点によるバイポーラトランジスタの構成に加えて、
前記コンタクト層は、前記エミッタ層の上面に、面内方向に並んで配置された複数の半導体層で構成され、
前記ベース電極は、前記エミッタ層を構成する複数の前記半導体層の間に配置された部分を含むという特徴を有する。
コンタクト層を構成する複数の半導体層、及びその両側のベース電極が、１つのバイポーラトランジスタ（基本バイポーラトランジスタ）として動作する。コンタクト層を構成する複数の半導体層を配置し、ベース電極を半導体層の間に配置することにより、実質的に複数の基本バイポーラトランジスタが並列に接続された回路が得られる。
本発明の第７の観点によるバイポーラトランジスタは、第１から第４までの観点によるバイポーラトランジスタの構成に加えて、
さらに、前記エミッタ層に接続され、面内方向に並んだ複数のエミッタ電極を有し、
前記ベース電極は、前記エミッタ電極の間に配置された部分を含むという特徴を有する。
各エミッタ電極及びその両側のベース電極が、１つのバイポーラトランジスタ（基本バイポーラトランジスタ）として動作する。複数のエミッタ電極の各々の間にベース電極を配置することにより、実質的に複数の基本バイポーラトランジスタが並列に接続された回路が得られる。
本発明の第８の観点によるバイポーラトランジスタは、第１から第７までの観点によるバイポーラトランジスタの構成に加えて、
前記基板、前記コレクタ層、及び前記ベース層は、ＧａＡｓからなる層を含み、
前記エミッタ層はＩｎＧａＰで形成され、
前記絶縁膜はＳｉＮからなる層を含み、
前記合金層に含まれる前記ベース電極の一部の構成元素はＰｔであるという特徴を有する。
ＰｔとＩｎＧａＰ、及びＰｔとＧａＡｓとが反応することにより、合金層が形成される。ＳｉＮからなる絶縁膜が、エミッタ層が配置されていない領域において、ベース電極とベース層とが反応して合金層が形成されることを防止する。
本発明の第９の観点による高周波パワーアンプモジュールは、
バイポーラトランジスタを含む増幅用ＩＣと、
前記バイポーラトランジスタの動作を制御する制御ＩＣと
を有し、
前記増幅用ＩＣは、
化合物半導体からなる基板の上に形成されたコレクタ層と、
前記コレクタ層の上に形成されたベース層と、
前記ベース層の上に形成され、平面視において前記ベース層の縁より内側に配置されたエミッタ層と、
平面視において、前記エミッタ層の内側から前記ベース層の外側まで達するように前記エミッタ層及び前記ベース層の一部の領域の上に配置されたベース電極と、
前記ベース層のうち前記エミッタ層と重なっていない部分と、前記ベース電極との間に配置された絶縁膜と、
前記ベース電極から前記エミッタ層を厚さ方向に貫通し、前記ベース層まで達し、前記ベース電極の一部の構成元素と、前記エミッタ層及び前記ベース層の構成元素とを含む合金層と
を有する。
第１の観点によるバイポーラトランジスタと同様に、バイポーラトランジスタの高速化を図ることができる。その結果、高周波パワーアンプモジュールの高速化を図ることが可能になる。
ベース層とベース電極との間に配置された絶縁膜が、ベース電極とベース層との反応による合金化を防止する。このため、ベース電極の構成元素が直接ベース層に拡散することが防止され、エミッタ層を介してベース層まで拡散する。その結果、ベース層への合金層の侵入深さが浅くなるため、ベース層を薄くすることが可能になる。ベース層を薄くすることにより、バイポーラトランジスタの高速化を図ることができる。このバイポーラトランジスタを用いることにより、高周波パワーアンプモジュールの高速化を図ることが可能になる。
図１Ａは、第１実施例によるＨＢＴのコレクタ、ベース、及びエミッタに接続される電極、及びその上に配置される配線の平面図であり、図１Ｂは、図１Ａの一点鎖線１Ｂ−１ＢにおけるＨＢＴの断面図である。 図２Ａ及び図２Ｂは、それぞれ、図１Ａの一点鎖線２Ａ−２Ａ及び一点鎖線２Ｂ−２ＢにおけるＨＢＴの断面図である。 図３Ａ及び図３Ｂは、それぞれ第１実施例及び参考例によるＨＢＴの部分断面図である 図４Ａ、図４Ｂ、及び図４Ｃは、製造途中段階における第１実施例によるＨＢＴの断面図である。 図５Ａ、図５Ｂ、及び図５Ｃは、製造途中段階における第１実施例によるＨＢＴの断面図である。 図６Ａ、図６Ｂ、及び図６Ｃは、製造途中段階における第１実施例によるＨＢＴの断面図である。 図７Ａ、図７Ｂ、及び図７Ｃは、製造途中段階における第１実施例によるＨＢＴの断面図である。 図８Ａ、図８Ｂ、及び図８Ｃは、製造途中段階における第１実施例によるＨＢＴの断面図である。 図９Ａ、図９Ｂ、及び図９Ｃは、製造途中段階における第１実施例によるＨＢＴの断面図である。 図１０Ａ及び図１０Ｂは、第２実施例によるＨＢＴの断面図であり、図１０Ｃは、第２実施例によるＨＢＴのベース電極及びその近傍の断面図である。 図１１Ａ及び図１１Ｂは、製造途中段階における第２実施例によるＨＢＴの断面図である。 図１２は、第３実施例によるＨＢＴの断面図である。 図１３Ａ、図１３Ｂ、及び図１３Ｃは、製造途中段階における第３実施例によるＨＢＴの断面図である。 図１４Ａは、第４実施例によるＨＢＴの断面図であり、図１４Ｂは、製造途中段階における第４実施例によるＨＢＴの断面図である。 図１５は、第５実施例によるＨＢＴの断面図である。 図１６Ａ、図１６Ｂ、及び図１６Ｃは、製造途中段階における第５実施例によるＨＢＴの断面図である。 図１７Ａは、第６実施例によるＨＢＴのコレクタ、ベース、及びエミッタに接続される電極、及びその上に配置される配線の平面図であり、図１７Ｂは、図１７Ａの一点鎖線１７Ｂ−１７Ｂにおける断面図である。 図１８Ａ及び図１８Ｂは、それぞれ、図１７Ａの一点鎖線１８Ａ−１８Ａ及び一点鎖線１８Ｂ−１８ＢにおけるＨＢＴの断面図である。 図１９Ａ、図１９Ｂ、及び図１９Ｃは、製造途中段階における第６実施例によるＨＢＴの断面図である。 図２０Ａ、図２０Ｂ、及び図２０Ｃは、製造途中段階における第６実施例によるＨＢＴの断面図である。 図２１Ａ、図２１Ｂ、及び図２１Ｃは、製造途中段階における第６実施例によるＨＢＴの断面図である。 図２２は、第７実施例によるＨＢＴの断面図である。 図２３は、第８実施例によるＨＢＴの断面図である。 図２４は、第９実施例によるＨＢＴの断面図である。 図２５は、第１０実施例によるＨＢＴのコレクタ、ベース、及びエミッタに接続される電極、及びその上に配置される配線の平面図である。 図２６は、図２５の一点鎖線２６−２６における断面図である。 図２７は、第１０実施例によるＨＢＴの等価回路図である。 図２８は、第１１実施例によるＨＢＴのコレクタ、ベース、及びエミッタに接続される電極、及びその上に配置される配線の平面図である。 図２９は、図２８の一点鎖線２９−２９における断面図である。 図３０Ａは、第１２実施例による高周波パワーアンプモジュールのブロック図であり、図３０Ｂは、出力段ＨＢＴの等価回路図である。
［第１実施例］
図１Ａから図３Ｂまでの図面を参照して、第１実施例によるヘテロ接合バイポーラトランジスタ（ＨＢＴ）について説明する。
図１Ａは、第１実施例によるＨＢＴのコレクタ、ベース、及びエミッタに接続される電極、及びその上に配置される配線の平面図である。ベース電極Ｂ０がエミッタ電極Ｅ０の両側に配置されるとともに、エミッタ電極Ｅ０の両側のベース電極Ｂ０がエミッタ電極Ｅ０の側方（図１Ａにおいて上）で相互に連続している。すなわち、ベース電極Ｂ０はエミッタ電極Ｅ０を三方向（図１Ａにおいて左右及び上）から取り囲むＵ字形（馬蹄形）の平面形状を有する。エミッタ電極Ｅ０の両側に、ベース電極Ｂ０を介してそれぞれコレクタ電極Ｃ０が配置されている。すなわち、エミッタ電極Ｅ０とコレクタ電極Ｃ０との間にベース電極Ｂ０が配置される。
１層目のエミッタ配線Ｅ１が、エミッタ電極Ｅ０と重なり、エミッタ電極Ｅ０に接続されている。２層目のエミッタ配線Ｅ２が、エミッタ電極Ｅ０、ベース電極Ｂ０、及びコレクタ電極Ｃ０が並ぶ方向（以下、電極配列方向という。）に延び、ベース電極Ｂ０及びコレクタ電極Ｃ０と部分的に重なっている。２層目のエミッタ配線Ｅ２は、１層目のエミッタ配線Ｅ１と重なる箇所において、１層目のエミッタ配線Ｅ１に接続されている。エミッタ電極Ｅ０及び一対のコレクタ電極Ｃ０の各々の平面形状は長方形であり、その長辺は、電極配列方向に対して直交する。
一対の１層目のコレクタ配線Ｃ１が、それぞれ一対のコレクタ電極Ｃ０と部分的に重なり、電極配列方向に対して直交する方向に、２層目のエミッタ配線Ｅ２と重ならない領域まで引き出されている。１層目のコレクタ配線Ｃ１は、コレクタ電極Ｃ０と重なる箇所においてコレクタ電極Ｃ０に接続されている。２層目のエミッタ配線Ｅ２の側方（図１Ａにおいて下側）に、２層目のコレクタ配線Ｃ２が配置されており、２層目のコレクタ配線Ｃ２は一対の１層目のコレクタ配線Ｃ１に接続されている。
１層目のベース配線Ｂ１が、２層目のエミッタ配線Ｅ２から見て２層目のコレクタ配線Ｃ２とは反対側に配置され、電極配列方向に延びている。１層目のベース配線Ｂ１は、ベース電極Ｂ０と部分的に重なり、重なった個所においてベース電極Ｂ０に接続されている。
図１Ｂは、図１Ａの一点鎖線１Ｂ−１ＢにおけるＨＢＴの断面図である。基板５０の上にサブコレクタ層５１が配置されている。サブコレクタ層５１の一部の領域の上にコレクタ層５２、ベース層５３がこの順番に積層されている。ベース層５３の上にエミッタ層５４が配置されている。エミッタ層５４は、平面視においてベース層５３の縁より内側に配置されている。このため、ベース層５３の縁から内側に向かってエミッタ層５４が配置されていない領域が存在する。
エミッタ層５４の一部の領域の上に、第１コンタクト層５５及び第２コンタクト層５６がこの順番に積層されている。第１コンタクト層５５及び第２コンタクト層５６は、平面視において、エミッタ層５４の縁より内側に配置されている。
基板５０として、例えば半絶縁性のＧａＡｓが用いられる。サブコレクタ層５１は、例えばＳｉのドーピング濃度が５×１０１８ｃｍ−３のｎ型ＧａＡｓで形成され、その膜厚は６００ｎｍである。コレクタ層５２は、例えばＳｉのドーピング濃度が１×１０１６ｃｍ−３のｎ型ＧａＡｓで形成され、その膜厚は１０００ｎｍである。ベース層５３は、例えばＣのドーピング濃度が５×１０１９ｃｍ−３のｐ型ＧａＡｓで形成され、その膜厚は５０ｎｍである。エミッタ層５４は、例えばＩｎＰのモル比が０．４８、Ｓｉのドーピング濃度が４×１０１７ｃｍ−３のｎ型ＩｎＧａＰで形成され、その膜厚は３５ｎｍである。第１コンタクト層５５は、例えばＳｉのドーピング濃度が５×１０１８ｃｍ−３のｎ型ＧａＡｓで形成され、その膜厚は５０ｎｍである。第２コンタクト層５６は、例えばＩｎＡｓのモル比が０．５、Ｓｉのドーピング濃度が１×１０１９ｃｍ−３のｎ型ＩｎＧａＡｓで形成され、その膜厚は５０ｎｍである。
コレクタ層５２の両側のサブコレクタ層５１の上に、それぞれコレクタ電極Ｃ０が配置されている。コレクタ電極Ｃ０は、厚さ６０ｎｍのＡｕＧｅ膜、厚さ１０ｎｍのＮｉ膜、及び厚さ２００ｎｍのＡｕ膜がこの順番に積層された多層金属構造を有する。最下層のＡｕＧｅ膜がサブコレクタ層５１に接し、ＡｕＧｅとサブコレクタ層５１との反応により、コレクタ電極Ｃ０とサブコレクタ層５１との界面にコレクタ電極合金層６１が形成されている。コレクタ電極合金層６１により、コレクタ電極Ｃ０とサブコレクタ層５１との間で、オーミック性の電気的接続が得られる。サブコレクタ層５１は、コレクタ層５２に流出入する電流の経路となる。
第１コンタクト層５５の両側のエミッタ層５４の上に、ベース電極Ｂ０が配置されている。ベース電極Ｂ０は、エミッタ層５４の上から、エミッタ層５４の縁とベース層５３の縁との間の領域を通過し、ベース層５３の縁より外側まで延びている。これにより、ベース電極Ｂ０は、ベース層５３の縁より外側に張り出した庇状の部分を含む。ベース層５３のうち、エミッタ層５４と重なっていない部分とベース電極Ｂ０との間に、絶縁膜６２が配置されている。
ベース電極Ｂ０は、厚さ２０ｎｍのＰｔ膜、厚さ５０ｎｍのＴｉ膜、厚さ５０ｎｍのＰｔ膜、厚さ２００ｎｍのＡｕ膜がこの順番に積層された多層金属構造を有する。最下層のＰｔ膜がエミッタ層５４に接し、Ｐｔとエミッタ層５４、Ｐｔとベース層５３との反応により、ベース電極合金層６５が形成されている。ベース電極合金層６５は、エミッタ層５４を厚さ方向に貫通し、ベース層５３まで達する。ベース電極合金層６５により、ベース電極Ｂ０とベース層５３との間で、オーミック性の電気的接続が得られる。ベース電極合金層６５は、ベース電極Ｂ０の一部の構成元素と、エミッタ層５４及びベース層５３の構成元素を含む。ベース電極Ｂ０の内側の縁（内縁）と第１コンタクト層５５の縁との間の領域のエミッタ層５４は空乏化している。
第２コンタクト層５６の一部の領域の上にエミッタ電極Ｅ０が配置されている。エミッタ電極Ｅ０は、厚さ１０ｎｍのＭｏ膜、厚さ５ｎｍのＴｉ膜、厚さ３０ｎｍのＰｔ膜、厚さ２００ｎｍのＡｕ膜がこの順番に積層された多層金属構造を有する。最下層のＭｏ膜が第２コンタクト層５６に接する。エミッタ電極Ｅ０は、第２コンタクト層５６及び第１コンタクト層５５を介してエミッタ層５４に電気的に接続される。
ベース層５３とベース電極Ｂ０との間に配置された絶縁膜６２は、エミッタ層５４からエミッタ電極Ｅ０までの積層構造を覆う。ベース電極Ｂ０は、絶縁膜６２に形成された開口部内を経由してエミッタ層５４に接している。
サブコレクタ層５１の上面のうち、コレクタ電極Ｃ０が配置された領域以外の領域を層間絶縁膜７１が覆う。層間絶縁膜７１は、コレクタ層５２から第２コンタクト層５６までの積層構造、ベース電極Ｂ０、及びエミッタ電極Ｅ０を覆う。層間絶縁膜７１及びコレクタ電極Ｃ０を覆うように、層間絶縁膜７２が配置されている。
コレクタ電極Ｃ０の上に、１層目のコレクタ配線Ｃ１が配置されている。１層目のコレクタ配線Ｃ１は、層間絶縁膜７２に設けられた開口部内を経由してコレクタ電極Ｃ０に接続されている。エミッタ電極Ｅ０の上に１層目のエミッタ配線Ｅ１が配置されている。１層目のエミッタ配線Ｅ１は、絶縁膜６２、層間絶縁膜７１、及び層間絶縁膜７２に設けられた開口部内を経由してエミッタ電極Ｅ０に接続されている。層間絶縁膜７２、１層目のコレクタ配線Ｃ１、及び１層目のエミッタ配線Ｅ１を覆うように、層間絶縁膜７３が配置されている。
１層目のコレクタ配線Ｃ１、１層目のエミッタ配線Ｅ１、及び１層目のベース配線Ｂ１（図１Ａ）は、例えば厚さ１μｍのＡｕ膜で構成される。絶縁膜６２、及び層間絶縁膜７１、７２、７３は、例えばＳｉＮで形成される。なお、絶縁膜６２を、ＳｉＯＮ、ＳｉＯ等の絶縁材料で形成してもよい。絶縁膜６２の厚さは、例えば５０ｎｍであり、層間絶縁膜７１、７２、７３の各々の厚さは、例えば２００ｎｍである。
層間絶縁膜７３の上に平坦化絶縁膜７６が形成されている。平坦化絶縁膜７６は、例えばポリイミドで形成され、最も厚い部分の厚さが、例えば４μｍである。平坦化絶縁膜７６の上面は、ほぼ平坦である。
平坦化絶縁膜７６の上に、２層目のエミッタ配線Ｅ２及び２層目のコレクタ配線Ｃ２（図１Ａ）が配置されている。２層目のエミッタ配線Ｅ２は、平坦化絶縁膜７６及び層間絶縁膜７３に設けられた開口部内を経由して１層目のエミッタ配線Ｅ１に接続されている。２層目のエミッタ配線Ｅ２及び２層目のコレクタ配線Ｃ２（図１Ａ）は、例えばＡｕで形成され、その厚さは例えば４μｍである。
図２Ａは、図１Ａの一点鎖線２Ａ−２ＡにおけるＨＢＴの断面図である。図２Ａに示した断面には、Ｕ字形の平面形状を有するベース電極Ｂ０のうち開口部とは反対側に位置する部分の断面が表れている。図２Ａに示した断面においても、ベース電極Ｂ０がベース電極合金層６５を介してベース層５３に接続されている。ベース電極Ｂ０とベース層５３との間には、図１Ｂに示した断面と同様に絶縁膜６２が配置されている。また、ベース電極Ｂ０の外側の縁（外縁）は、図１Ｂに示した断面と同様にコレクタ層５２及びベース層５３の縁より外側まで張り出している。
ベース電極Ｂ０の上に、層間絶縁膜７１、７２を介して１層目のベース配線Ｂ１が配置されている。ベース配線Ｂ１は、層間絶縁膜７１、７２に設けられた開口部内を経由してベース電極Ｂ０に接続されている。１層目のベース配線Ｂ１は、１層目のエミッタ配線Ｅ１と同様に層間絶縁膜７３で覆われている。層間絶縁膜７３を覆う平坦化絶縁膜７６の上に２層目のコレクタ配線Ｃ２が配置されている。
図２Ｂは、図１Ａの一点鎖線２Ｂ−２ＢにおけるＨＢＴの断面図である。コレクタ電極Ｃ０の上に、層間絶縁膜７１、７２を介して１層目のコレクタ配線Ｃ１が配置されている。１層目のコレクタ配線Ｃ１は、層間絶縁膜７１、７２に設けられた開口部内を経由してコレクタ電極Ｃ０に接続されている。１層目のコレクタ配線Ｃ１は、コレクタ電極Ｃ０が配置されていない領域まで延びている。
平坦化絶縁膜７６の上に、２層目のコレクタ配線Ｃ２及びエミッタ配線Ｅ２が配置されている。２層目のコレクタ配線Ｃ２は、平坦化絶縁膜７６及び層間絶縁膜７３に設けられた開口部内を経由して、コレクタ電極Ｃ０が配置されていない箇所の１層目のコレクタ配線Ｃ１に接続されている。
次に、図３Ａ及び図３Ｂを参照して、第１実施例によるＨＢＴの持つ優れた効果について、参考例と比較しながら説明する。
図３Ａは、第１実施例によるＨＢＴの部分断面図である。ベース層５３の一部の領域の上にエミッタ層５４が配置されている。エミッタ層５４の縁は、ベース層５３の縁より内側に位置する。ベース層５３の縁とエミッタ層５４の縁との間のベース層５３、及びエミッタ層５４の上に絶縁膜６２が配置されている。絶縁膜６２の上にベース電極Ｂ０が配置されている。ベース電極Ｂ０の内縁（図３Ａにおいて右側の縁）は、エミッタ層５４の縁より内側に位置し、外縁（図３Ａにおいて左側の縁）は、ベース層５３の縁より外側に位置する。絶縁膜６２もベース電極Ｂ０と同様に、ベース層５３の縁より外側まで張り出しており、ベース電極Ｂ０の下面を覆っている。絶縁膜６２の張り出し部分の先端の位置は、ベース電極Ｂ０の外縁の位置にほぼ一致する。
エミッタ層５４とベース電極Ｂ０との間に配置された絶縁膜６２に開口部が設けられている。ベース電極Ｂ０は、この開口部内を経由してエミッタ層５４に接する。ベース電極Ｂ０とエミッタ層５４とが接する領域に、ベース電極合金層６５が形成されている。ベース電極合金層６５は、エミッタ層５４を厚さ方向に貫通し、ベース層５３まで達するが、コレクタ層５２までは達していない。エミッタ層５４の縁とベース層５３の縁との間の領域には絶縁膜６２が配置されているため、この領域にはベース電極合金層６５は形成されない。絶縁膜６２は、合金化を防止する機能を有する。
図３Ｂは、参考例によるＨＢＴの部分断面図である。この参考例では、図３Ａの絶縁膜６２が配置されていない。このため、ベース電極Ｂ０とベース層５３とが直接接触する。その結果、エミッタ層５４が配置されていない領域においても、ベース層５３内にベース電極合金層６５が形成される。
ベース電極合金層６５がエミッタ層５４を貫通してベース層５３まで達するためには、ベース電極合金層６５をエミッタ層５４より厚くしなければならない。この条件は、図３Ａに示した第１実施例及び図３Ｂに示した参考例のいずれにおいても満たされなければならない。
図３Ｂに示した参考例では、上記条件に加えて、ベース電極合金層６５がコレクタ層５２に達しないようにするために、ベース層５３を、ベース電極合金層６５より厚くしなければならない。ベース電極合金層６５の厚さ（合金化する深さ）は、ベース電極Ｂ０の最も下のＰｔ膜の厚さに依存する。一般的に、ベース電極合金層６５の厚さはＰｔ膜の厚さの約２．５倍になる。このため、ベース層５３を、ベース電極Ｂ０のＰｔ膜の厚さの２．５倍より厚くしなければならない。
これに対し、図３Ａに示した第１実施例においては、エミッタ層５４とベース層５３との合計の厚さを、ベース電極Ｂ０のＰｔ膜の厚さの２．５倍より厚くすればよい。
Ｐｔ膜を薄くし過ぎると、下地表面を隈なく覆う膜が形成されず、堆積したＰｔがアイランド状になってしまう。このため、Ｐｔ膜の厚さの好適な範囲には下限値が存在する。ベース電極合金層６５の厚さの取り得る範囲にも下限値が存在することになる。図３Ｂに示した参考例においては、ベース層５３を、ベース電極合金層６５の厚さの下限値より薄くすることは好ましくない。
これに対し、図３Ａに示した第１実施例においては、エミッタ層５４とベース層５３との合計の厚さを、ベース電極合金層６５の厚さの下限値より厚くすればよい。このため、ベース層５３をベース電極合金層６５より薄くすることも可能である。
上述のように、第１実施例においては、図３Ｂに示した参考例と比べて、ベース層５３をより薄くすることが可能である。ベース層５３を薄くすると、ベース層５３内における電子の走行時間が短縮されるため、ＨＢＴの高速動作が可能になる。
さらに、第１実施例では、ベース層５３とコレクタ層５２との接合界面の縁が、ベース電極Ｂ０の外縁より内側に入り込んでいる。このため、ベースコレクタ接合界面の縁に比べて、ベース電極Ｂ０の外縁を外側まで広げてパターニングすることができる。このため、プロセス制御性が向上するという効果も得られる。ベースコレクタ接合界面の面積を小さくすることにより、高周波的な帰還容量（ベースコレクタ間容量）が小さくなり、その結果、高速化を図ることができる。
次に、図４Ａから図９Ｃまでの図面を参照して、第１実施例によるＨＢＴの製造方法について説明する。図４Ａから図９Ｃまでの図面は、製造途中段階におけるＨＢＴの図１Ｂの断面に対応する。
図４Ａに示すように、半絶縁性のＧａＡｓからなる厚さ約６５０μｍの基板５０の上に、サブコレクタ層５１から第２コンタクト層５６までの半導体層を成長させる。これらの半導体層の成長には、例えば有機金属気相エピタキシー法（ＭＯ−ＶＰＥ）を適用することができる。基板５０の表面の結晶面方位は、例えば（００１）±４°の範囲内である。
第２コンタクト層５６の一部の領域の上にエミッタ電極Ｅ０を形成する。エミッタ電極Ｅ０の形成には、例えば真空蒸着法及びリフトオフ法を適用することができる。
図４Ｂに示すように、第２コンタクト層５６及び第１コンタクト層５５の不要領域をエッチングして除去する。このエッチングには、例えば濃度８５重量％のリン酸と、濃度３５重量％の過酸化水素水と、水とを体積比で１：２：４０の割合で混合したエッチング液を用いたウェットエッチングを適用することができる。以下、この混合比のエッチング液を、単にリン酸過酸化水素混合液という。このエッチング液は、ＩｎＧａＰからなるエミッタ層５４が露出した時点でエッチングが停止するエッチング選択性を有する。
図４Ｃに示すように、エミッタ層５４の不要領域をエッチングして除去する。このエッチングには、例えば塩酸を用いたウェットエッチングを適用することができる。塩酸は、ＧａＡｓからなるベース層５３が露出した時点でエッチングが停止するエッチング選択性を有する。
図５Ａに示すように、露出している表面の全域に、化学気相成長（ＣＶＤ）法によりＳｉＮからなる絶縁膜６２を堆積させる。
図５Ｂに示すように、絶縁膜６２に、エミッタ層５４の上面の一部を露出させる開口部６２ａを形成する。
図５Ｃに示すように、ベース電極Ｂ０を、真空蒸着法及びリフトオフ法を用いて形成する。ベース電極Ｂ０は、図１Ａに示した平面形状を有する。ベース電極Ｂ０は、開口部６２ａ（図５Ｂ）内を経由してエミッタ層５４に接触する。開口部６２ａ（図５Ｂ）が形成されていない領域においては、ベース電極Ｂ０はエミッタ層５４及びベース層５３に接触しない。
図６Ａに示すように、ホトレジスト膜９０を形成する。ホトレジスト膜９０の縁は、ベース電極Ｂ０の内縁より外側で、かつ外縁より内側に位置する。
図６Ｂに示すように、ホトレジスト膜９０及びベース電極Ｂ０をエッチングマスクとして利用し、絶縁膜６２の露出している部分をエッチング除去する。ベース電極Ｂ０とベース層５３との間には、絶縁膜６２が残る。
図６Ｃに示すように、ホトレジスト膜９０、ベース電極Ｂ０、及び絶縁膜６２をエッチングマスクとして利用し、リン酸過酸化水素混合液を用いてベース層５３及びコレクタ層５２を、サブコレクタ層５１が露出するまでエッチングする。エッチング量は、エッチング時間によって制御される。ベース層５３及びコレクタ層５２がサイドエッチングされることにより、ベース層５３とコレクタ層５２との側面（両者の接合界面の縁）が、ベース電極Ｂ０の外縁から内側に向かって後退する。
図７Ａに示すように、エッチングマスクとして用いたホトレジスト膜９０（図６Ｃ）を除去する。これにより、ベース電極Ｂ０の上面の全域及び絶縁膜６２が露出する。
図７Ｂに示すように、露出している表面の全域に層間絶縁膜７１をＣＶＤ法により堆積させる。層間絶縁膜７１は、コレクタ層５２とベース層５３とのｐｎ接合界面の露出した縁を保護する機能を持つ。
図７Ｃに示すように、層間絶縁膜７１の所定の領域をエッチングして開口部を形成し、この開口部内のサブコレクタ層５１の上に、コレクタ電極Ｃ０を形成する。層間絶縁膜７１への開口部の形成には、リフトオフ用のホトレジスト膜をエッチングマスクとして用いる。コレクタ電極Ｃ０は、真空蒸着法及びリフトオフ法を用いて形成する。
図８Ａに示すように、露出している表面の全域に、ＣＶＤ法により層間絶縁膜７２を堆積させる。その後、窒素雰囲気中で３５０℃、３０分の熱処理を行い、ベース電極合金層６５及びコレクタ電極合金層６１を形成する。
図８Ｂに示すように、層間絶縁膜７２に、コレクタ電極Ｃ０の上面を露出させる開口部７２ａを形成する。同時に、絶縁膜６２、層間絶縁膜７１、７２の３層に、エミッタ電極Ｅ０の上面を露出させる開口部７２ｂを形成する。
図８Ｃに示すように、コレクタ電極Ｃ０の上に１層目のコレクタ配線Ｃ１を形成し、エミッタ電極Ｅ０の上に１層目のエミッタ配線Ｅ１を形成する。１層目のコレクタ配線Ｃ１及びエミッタ配線Ｅ１の形成には、真空蒸着法及びリフトオフ法を用いることができる。
図９Ａに示すように、露出している表面の全域に、ＣＶＤ法により層間絶縁膜７３を堆積させる。
図９Ｂに示すように、層間絶縁膜７３に、１層目のエミッタ配線Ｅ１の上面を露出させる開口部７３ａを形成する。
図９Ｃに示すように、露出している表面の全域にポリイミドを塗布することにより、平坦化絶縁膜７６を形成する。その後、平坦化絶縁膜７６に開口部７６ａを形成する。開口部７６ａは、層間絶縁膜７３に形成された開口部７３ａを平面視において内包する。
その後、平坦化絶縁膜７６の上に、真空蒸着法及びリフトオフ法を用いて２層目のエミッタ配線Ｅ２（図１Ｂ）及びコレクタ配線Ｃ２（図１Ａ）を形成する。２層目のエミッタ配線Ｅ２及びコレクタ配線Ｃ２の上に、Ｃｕピラーバンプまたはハンダバンプ等のバンプを形成してもよい。
［第１実施例の変形例］
第１実施例によるＨＢＴでは、ベース層５３にＧａＡｓを用いたが、その他の化合物半導体を用いてもよい。例えば、ベース層５３に、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＳｂ、ＧａＡｓＰＢｉ、ＧａＩｎＮＡｓ、ＧａＡｓＢｉ、ＧａＡｓＮ、ＧａＡｓＢｉＮ等を用いてもよい。または、ベース層５３がこれらの化合物半導体からなる複数の層を含む多層ベース構造を採用してもよい。その他に、組成傾斜ベース構造、ドーピング濃度傾斜ベース構造を採用してもよい。
第１実施例によるＨＢＴでは、コレクタ層５２にＧａＡｓを用いたが、その他の化合物半導体を用いてもよい。例えば、コレクタ層５２に、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ等を用いてもよい。また、コレクタ層５２がこれらの化合物半導体からなる複数の層を含む多層コレクタ構造を採用してもよい。その他に、組成傾斜コレクタ構造、ドーピング濃度傾斜コレクタ構造を採用してもよい。
第１実施例によるＨＢＴでは、基板５０にＧａＡｓを用いたが、その他の化合物半導体を用いてもよい。例えば、ＩｎＰ基板を用いてもよい。
第１実施例では、ｎｐｎ型ＨＢＴについて例示したが、第１実施例によるＨＢＴの特徴的な構造は、ｐｎｐ型ＨＢＴに適用することも可能である。第１実施例では、ヘテロ接合を持つバイポーラトランジスタを例示したが、第１実施例の特徴的な構造は、一般的なバイポーラトランジスタに適用することも可能である。
［第２実施例］
次に、図１０Ａから図１１Ｂまでの図面を参照して、第２実施例によるＨＢＴについて説明する。以下、第１実施例によるＨＢＴと共通の構成については説明を省略する。
図１０Ａ及び図１０Ｂは、それぞれ第２実施例によるＨＢＴの断面図であり、それぞれ第１実施例によるＨＢＴの図１Ｂ及び図２Ａの断面に対応する。図１０Ｃは、第２実施例によるＨＢＴのベース電極Ｂ０及びその近傍の断面図である。第１実施例では、ベース電極Ｂ０のうちベース層５３の縁よりも外側に突出した部分の下面が絶縁膜６２（図１Ｂ、図２Ａ）に覆われていた。
第２実施例においては、ベース電極Ｂ０のうちベース層５３の縁よりも外側まで突出した部分の下面が絶縁膜６２で覆われていない。平面視において、絶縁膜６２の縁はベース層５３の縁とほぼ一致する。
さらに、第１実施例では、図２Ａに示したベース層５３の左側の縁より外側に、絶縁膜６２が突出していた。第２実施例では、この部分においても、絶縁膜６２の縁がベース層５３の縁とほぼ一致する。
次に、図１１Ａ及び図１１Ｂを参照して、第２実施例によるＨＢＴの製造方法について説明する。
図１１Ａは、第１実施例によるＨＢＴの図６Ｃに示した製造途中段階における断面図と同一のものである。この段階で、ベース電極Ｂ０のうちベース層５３の縁よりも外側に突出した部分の下面が絶縁膜６２で覆われている。
図１１Ｂに示すように、ベース層５３の縁より外側の絶縁膜６２を、例えばバッファードフッ酸を用いてエッチング除去する。その後の工程は、第１実施例によるＨＢＴの製造工程と共通である。ベース電極Ｂ０の内縁より内側の絶縁膜６２はホトレジスト膜９０で覆われているため、エッチングされない。
次に、第２実施例によるＨＢＴの持つ優れた効果について説明する。第２実施例においても、第１実施例と同様に、高速動作が可能になるという効果が得られる。第１実施例のように、ベース電極Ｂ０の突出した部分の下面に絶縁膜６２が残っていると、その後の工程で剥がれ等のプロセス不良が発生する可能性が高まる。第２実施例では、この部分の絶縁膜６２を除去するため、プロセス不良の発生を抑制することができる。
［第３実施例］
次に、図１２から図１３Ｃまでの図面を参照して、第３実施例によるＨＢＴについて説明する。以下、第１実施例によるＨＢＴと共通の構成については説明を省略する。
図１２は、第３実施例によるＨＢＴの断面図であり、第１実施例によるＨＢＴの図１Ｂに示した断面図に対応する。第１実施例では、コレクタ層５２（図ＢＡ）の下面から上面までの側面がベース層５３の縁に一致していた。第３実施例では、図１２に示すように、コレクタ層５２の上側の一部分である上部コレクタ層５２Ｂの縁がベース層５３の縁に平面視において一致し、下側の残りの部分である下部コレクタ層５２Ａの縁は、ベース層５３の縁よりも外側に位置する。または、上部コレクタ層５２Ｂの側面が、ベース層５３の側面に滑らかに（段差を形成することなく）連続する。
次に、図１３Ａから図１３Ｃまでの図面を参照して、第３実施例によるＨＢＴの製造方法について説明する。
図１３Ａは、第１実施例の図６Ｃに示した製造途中段階に対応する断面図である。第１実施例ではサブコレクタ層５１（図６Ｃ）の上面までエッチングしたが、第３実施例では、コレクタ層５２の厚さ方向の途中までエッチングする。
図１３Ｂに示すように、コレクタ層５２の途中までエッチングした後、露出している表面の全域に層間絶縁膜７４を、例えばＣＶＤ法により堆積させる。層間絶縁膜７４は、例えばＳｉＮで形成され、その厚さは、例えば５０ｎｍである。
図１３Ｃに示すように、コレクタ電極Ｃ０（図１Ｂ）を形成すべき領域に、層間絶縁膜７４及びコレクタ層５２を貫通する開口部７４ａを形成する。開口部７４ａ内にサブコレクタ層５１が露出する。その後の工程は、第１実施例の図７Ｃに示した工程以降の工程と共通である。なお、第３実施例では、コレクタ層５２とベース層５３とのｐｎ接合界面の縁が層間絶縁膜７４で保護されているため、第１実施例の層間絶縁膜７１（図７Ｃ）は不要である。
次に、第３実施例によるＨＢＴの持つ優れた効果について説明する。第３実施例においても、第１実施例と同様に、高速動作が可能になるという効果が得られる。第１実施例では、図６Ｃに示した工程で、ベース層５３及びコレクタ層５２の厚さ方向のエッチング時間によって、横方向のエッチング深さが決まってしまう。これに対し、第３実施例では、ベース層５３及びコレクタ層５２の上側の一部分を横方向に目標とする深さまでエッチング（図１３Ａ）した後に、コレクタ層５２の残りの部分を厚さ方向にエッチング（図１３Ｃ）することができる。このため、ベース層５３及びコレクタ層５２の上側の一部分を横方向にエッチングする深さの自由度が高まる。さらに、ベース層５３及びコレクタ層５２の上側の一部分を横方向にエッチングする深さが第１実施例の場合と比べて浅い。このため、プロセス制御性を高めることができる。
［第３実施例の変形例］
第３実施例において、第２実施例（図１０Ａ、図１０Ｂ、図１０Ｃ）と同様に、ベース電極Ｂ０の突出部分の下面を覆う絶縁膜６２を除去してもよい。
第３実施例では、コレクタ層５２のドーピング濃度を均一にしたが、上部コレクタ層５２Ｂ（図１２）のドーピング濃度を、下部コレクタ層５２Ａ（図１２）のドーピング濃度より低くするとよい。このようなドーピング濃度の分布にすることにより、高周波的な線形性を高めることができる。なお、コレクタ層５２のドーピング濃度が変化する位置を、上部コレクタ層５２Ｂと下部コレクタ層５２Ａとの境界に一致させる必要はない。
上部コレクタ層５２Ｂ（図１２）の厚さを、下部コレクタ層５２Ａの厚さより薄い構成とすることが好ましい。このような構成とすることにより、横方向へのエッチングの制御性が向上するという効果が得られる。その結果、ベース電極Ｂ０の外縁と、ベース層５３の縁との位置関係を高精度に制御することが可能になる。
［第４実施例］
次に、図１４Ａ及び図１４Ｂを参照して、第４実施例によるＨＢＴについて説明する。以下、第１実施例によるＨＢＴと共通の構成については説明を省略する。
図１４Ａは、第４実施例によるＨＢＴの断面図であり、第１実施例によるＨＢＴの図１Ｂの断面図に対応する。第１実施例では、サブコレクタ層５１が単一の化合物半導体層で構成されていた。第４実施例では、サブコレクタ層５１が、基板５０の上に配置された第１サブコレクタ層５１Ａと、第１サブコレクタ層５１Ａの上に配置された第２サブコレクタ層５１Ｂとを含む。
第２サブコレクタ層５１Ｂのエッチング特性が、コレクタ層５２のうち、第２サブコレクタ層５１Ｂに接する部分のエッチング特性とは異なる。例えば、第１サブコレクタ層５１ＡはＳｉのドーピング濃度が５×１０１８ｃｍ−３のｎ型ＧａＡｓで形成され、その厚さは６００ｎｍである。第２サブコレクタ層５１Ｂは、ＩｎＰのモル比が０．４８、Ｓｉのドーピング濃度が５×１０１８ｃｍ−３のｎ型ＩｎＧａＰで形成され、その厚さは２０ｎｍである。コレクタ層５２は、第１実施例と同様に、ｎ型ＧａＡｓで形成される。
図１４Ｂは、製造途中段階におけるＨＢＴの断面図であり、第１実施例の図６Ｃに示した製造途中段階の断面図に対応する。ホトレジスト膜９０、ベース電極Ｂ０、及び絶縁膜６２をエッチングマスクとして、ベース層５３及びコレクタ層５２をエッチングする。エッチング条件は第１実施例の場合と同一である。このエッチング条件では、ｎ型ＩｎＧａＰからなる第２サブコレクタ層５１Ｂが実質的にエッチングされず、ベース層５３及びコレクタ層５２を選択的にエッチングすることができる。その後の工程は、第１実施例によるＨＢＴの製造工程と共通である。
次に、第４実施例によるＨＢＴの持つ優れた効果について説明する。第４実施例においても、第１実施例と同様に、高速動作が可能になるという効果が得られる。さらに、第４実施例では、図１４Ｂに示したエッチング工程において、第２サブコレクタ層５１Ｂがエッチングストッパとして機能するため、サブコレクタ層５１が露出した後も、ベース層５３及びコレクタ層５２のサイドエッチングを継続することができる。このため、ベース層５３及びコレクタ層５２の横方向へのエッチング量を、厚さ方向のエッチング量から独立して制御することができる。
［第４実施例の変形例］
第４実施例において、第２実施例（図１０Ａ、図１０Ｂ、図１０Ｃ）の構成と同様に、ベース電極Ｂ０の突出部分の下面を覆う絶縁膜６２を除去してもよい。
［第５実施例］
次に、図１５から図１６Ｃまでの図面を参照して、第５実施例によるＨＢＴについて説明する。以下、第３実施例（図１２）によるＨＢＴと共通の構成については説明を省略する。
図１５は、第５実施例によるＨＢＴの断面図であり、第３実施例の図１２に示した断面図に対応する。第３実施例では、コレクタ層５２が上部コレクタ層５２Ｂと下部コレクタ層５２Ａとに区分されていたが、両者の境界は明確ではなかった。第５実施例では、コレクタ層５２が、厚さ方向の中間位置に他の部分の半導体材料とはエッチング特性の異なる半導体材料からなる中間コレクタ層５２Ｃを含む。中間コレクタ層５２Ｃにより、コレクタ層５２が上部コレクタ層５２Ｂと下部コレクタ層５２Ａとに区分される。
例えば、下部コレクタ層５２Ａ及び上部コレクタ層５２Ｂは、Ｓｉのドーピング濃度が１×１０１６ｃｍ−３のｎ型ＧａＡｓで形成される。下部コレクタ層５２Ａ及び上部コレクタ層５２Ｂの厚さは、例えばそれぞれ７００ｎｍ及び３００ｎｍである。中間コレクタ層５２Ｃは、例えばＩｎＰのモル比が０．４８のアンドープのＩｎＧａＰで形成される。中間コレクタ層５２Ｃの厚さは、例えば１０ｎｍである。中間コレクタ層５２Ｃの厚さは、キャリアの移動を妨げない程度に薄く設定される。
サブコレクタ層５１は、第４実施例（図１４Ａ）の構成と同様に、第１サブコレクタ層５１Ａと第２サブコレクタ層５１Ｂとを含む。
次に、図１６Ａ、図１６Ｂ、及び図１６Ｃを参照して、第５実施例によるＨＢＴの製造方法について説明する。図１６Ａ、図１６Ｂ、及び図１６Ｃは、それぞれ第３実施例の図１３Ａ、図１３Ｂ、及び図１３Ｃに示した製造途中段階におけるＨＢＴの断面図に対応する。
図１６Ａに示すように、ホトレジスト膜９０、ベース電極Ｂ０、及び絶縁膜６２をエッチングマスクとして、ベース層５３及び上部コレクタ層５２Ｂをエッチングする。このエッチング条件は、図１３Ａに示したエッチング工程の条件と同一である。このエッチング条件では、ＩｎＧａＰからなる中間コレクタ層５２Ｃが実質的にエッチングされない。このため、中間コレクタ層５２Ｃに対してベース層５３及び上部コレクタ層５２Ｂを選択的にエッチングすることができる。
これにより、ベース層５３の縁と、上部コレクタ層５２Ｂの縁とが、平面視において一致する構造が得られる。さらに、ベース層５３の側面が上部コレクタ層５２Ｂの側面に、段差を有することなく滑らかに連続する。
図１６Ｂに示すように、露出している表面の全域を覆うように、層間絶縁膜７４を堆積させる。層間絶縁膜７４は、ベース層５３と上部コレクタ層５２Ｂとのｐｎ接合界面の露出した端部を保護する。
図１６Ｃに示すように、層間絶縁膜７４、中間コレクタ層５２Ｃ、及び下部コレクタ層５２Ａを貫通する開口部７４ａを形成する。層間絶縁膜７４のエッチングにはバッファードフッ酸を用い、中間コレクタ層５２Ｃのエッチングには塩酸を用い、下部コレクタ層５２Ａのエッチングには、リン酸過酸化水素混合液を用いることができる。上部コレクタ層５２Ｂは、平面視において中間コレクタ層５２Ｃ及び下部コレクタ層５２Ａの内側に配置される。その後の工程は、第３実施例によるＨＢＴの製造工程と共通である。
次に、第５実施例によるＨＢＴの持つ優れた効果について説明する。第５実施例においても、第１実施例と同様に、高速動作が可能になるという効果が得られる。さらに、第５実施例では、図１６Ａに示したエッチング工程で中間コレクタ層５２Ｃがエッチングストッパとして機能する。このため、第３実施例の図１３Ａに示したエッチング工程と比べて、深さ方向へのエッチングとは独立に、ベース層５３及び上部コレクタ層５２Ｂの横方向へのエッチングの時間を設定することができる。これにより、横方向へのエッチングの深さの自由度が高まる。
横方向へのエッチングの制御性を高めるために、上部コレクタ層５２Ｂを下部コレクタ層５２Ａよる薄くすることが好ましい。
中間コレクタ層５２Ｃは、量子力学的なトンネル効果が発現する程度の厚さ、例えば２０ｎｍ以下の厚さにすることが好ましい。中間コレクタ層５２Ｃの厚さをこのように設定することにより、コレクタ層５２内における電子の走行が中間コレクタ層５２Ｃによって阻害されることを抑制することができる。
［第５実施例の変形例］
第５実施例において、第２実施例（図１０Ａ、図１０Ｂ、図１０Ｃ）の構成と同様に、ベース電極Ｂ０の突出部分の下面を覆う絶縁膜６２を除去してもよい。
［第６実施例］
次に、図１７Ａから図２１Ｃまでの図面を参照して、第６実施例によるＨＢＴについて説明する。以下、第１実施例（図１Ａから図９Ｃまでの図面）によるＨＢＴと共通の構成については説明を省略する。
図１７Ａは、第６実施例によるＨＢＴのコレクタ、ベース、及びエミッタに接続される電極、及びその上に配置される配線の平面図である。図１７Ａにおいてベース電極Ｂ０及びエミッタ電極Ｅ０に、それぞれ濃いハッチング及び淡いハッチングを付している。
第１実施例では、図１Ａに示したように、平面視において、エミッタ電極Ｅ０が馬蹄形のベース電極Ｂ０によって三方向から取り囲まれ、ベース電極Ｂ０の内縁から離れて配置されていた。第６実施例では、図１７Ａに示すように、エミッタ電極Ｅ０がベース電極Ｂ０によって四方向から取り囲まれ、エミッタ電極Ｅ０の縁が、ベース電極Ｂ０の内縁に一致する。
図１７Ｂは、図１７Ａの一点鎖線１７Ｂ−１７Ｂにおける断面図である。エミッタ電極Ｅ０が、下層Ｅ０ａと、その上に配置された上層Ｅ０ｂとの２層構造を有する。エミッタ電極Ｅ０の下層Ｅ０ａは、例えばＳｉのモル比が０．３のＷＳｉで形成され、その厚さは、例えば３００ｎｍである。エミッタ電極Ｅ０の上層Ｅ０ｂは、ベース電極Ｂ０と同一の積層構造を有する。
エミッタ電極Ｅ０の縁が、平面視において、その下の第１コンタクト層５５及び第２コンタクト層５６の縁より外側に配置されている。すなわち、エミッタ電極Ｅ０が、第１コンタクト層５５及び第２コンタクト層５６の縁より外側まで突出しており、庇状の構造を有している。エミッタ電極Ｅ０の縁の直下にベース電極Ｂ０の内縁が配置されている。
第１実施例では、図１Ｂ及び図７Ａに示したように、ベース電極Ｂ０の内縁より内側の領域に絶縁膜６２が配置されていた。第６実施例では、ベース電極Ｂ０の下面に絶縁膜６２が配置されているが、ベース電極Ｂ０の内縁より内側の領域には絶縁膜６２が配置されていない。
図１８Ａは、図１７Ａの一点鎖線１８Ａ−１８Ａにおける断面図である。この断面においても、図１７Ｂに示した断面と同様に、エミッタ電極Ｅ０が、第１コンタクト層５５及び第２コンタクト層５６の縁より外側まで突出しており、庇状の構造を有している。さらに、エミッタ電極Ｅ０の縁の直下にベース電極Ｂ０の内縁が配置されている。
図１８Ｂは、図１７Ａの一点鎖線１８Ｂ−１８Ｂにおける断面図である。図１８Ｂに示されている断面構造は、第１実施例の図２Ｂに示した断面構造と同一である。
次に、図１９Ａから図２１Ｃまでの図面を参照して、第６実施例によるＨＢＴの製造方法について説明する。図１９Ａから図２１Ｃまでの図面は、製造途中段階におけるＨＢＴの断面図である。
図１９Ａに示すように、基板５０の上に、サブコレクタ層５１から第２コンタクト層５６までの半導体層を形成する。この工程は、第１実施例の図４Ａに示した第２コンタクト層５６を形成するまでの工程と共通である。第２コンタクト層５６の上に、エミッタ電極Ｅ０の下層Ｅ０ａを、例えば高周波スパッタリング法により堆積させる。
図１９Ｂに示すように、エミッタ電極Ｅ０の下層Ｅ０ａの不要な部分を除去する。これにより、第２コンタクト層５６が露出する。エミッタ電極Ｅ０の下層Ｅ０ａのエッチングには、ＣＦ４を用いたドライエッチングを適用することができる。
図１９Ｃに示すように、エミッタ電極Ｅ０の下層Ｅ０ａをエッチングマスクとして第２コンタクト層５６及び第１コンタクト層５５の不要な部分を除去する。このエッチングには、第１実施例の図４Ｂに示したエッチングと同一の条件を適用することができる。このエッチングにおいて、エミッタ層５４がエッチングストッパとして機能する。第２コンタクト層５６及び第１コンタクト層５５が横方向にもエッチングされることにより、第２コンタクト層５６及び第１コンタクト層５５の縁が、平面視においてエミッタ電極Ｅ０の下層Ｅ０ａの縁より内側に位置するようになる。
図２０Ａに示すように、エミッタ層５４の不要な部分を除去する。エミッタ層５４のエッチングには、第１実施例の図４Ｃに示したエッチングの条件と同一の条件を適用することができる。エッチング後のエミッタ層５４は、平面視においてエミッタ電極Ｅ０の下層Ｅ０ａを内側に含む。このエッチングにおいて、ベース層５３がエッチングストッパとして機能する。
図２０Ｂに示すように、露出している表面の全域に、絶縁膜６２を堆積させる。
図２０Ｃに示すように、絶縁膜６２の不要な部分を除去する。具体的には、エミッタ層５４の縁より内側の領域に堆積している絶縁膜６２を除去する。なお、エッチングマスクとして用いるホトレジスト膜の位置合わせ精度を考慮して、実際には、絶縁膜６２の縁が、エミッタ層５４の縁よりやや内側に位置するように、位置合わせされる。平面視において、絶縁膜６２の縁は、エミッタ電極Ｅ０の下層Ｅ０ａの縁より外側に位置する。
図２１Ａに示すように、形成すべきベース電極Ｂ０の外縁よりも外側にホトレジスト膜９１を形成する。この状態で、ベース電極Ｂ０を真空蒸着する。ベース電極Ｂ０と同一の積層構造を持つエミッタ電極Ｅ０の上層Ｅ０ｂが、下層Ｅ０ａの上に蒸着される。ベース電極Ｂ０の内縁と、エミッタ電極Ｅ０の縁とが、自己整合的に位置決めされる。
図２１Ｂに示すように、ホトレジスト膜９１（図２１Ａ）を、その上に堆積している金属膜とともに除去する。これにより、ベース電極Ｂ０の外縁より外側の領域に絶縁膜６２が露出する。
図２１Ｃに示すように、ベース電極Ｂ０の外縁と内縁との間に縁を持つホトレジスト膜９２を形成する。ホトレジスト膜９２及びベース電極Ｂ０をエッチングマスクとして絶縁膜６２をエッチングする。このエッチングにより、ベース電極Ｂ０の外縁より外側の絶縁膜６２（図２１Ｂ）が除去され、ベース電極Ｂ０の下には絶縁膜６２が残る。その後の工程は、第１実施例の図６Ｃに示したエッチング工程以降の工程と共通である。
次に、第６実施例によるＨＢＴの持つ優れた効果について説明する。第６実施例においても、第１実施例と同様に、高速動作が可能になるという効果が得られる。第１実施例では、図５Ｃに示したように、ベース電極Ｂ０の内縁と第１コンタクト層５５の縁との間隔は、フォトリソグラフィの位置合わせ精度を考慮して設計しなければならない。これに対し、第６実施例では、ベース電極Ｂ０の内縁と第１コンタクト層５５の縁との間隔は、図１９Ｃの工程で第２コンタクト層５６及び第１コンタクト層５５を横方向にエッチングする深さにほぼ一致する。このため、フォトリソグラフィの位置合わせ精度の影響を受けることなく、ベース電極Ｂ０を第１コンタクト層５５に近づけることができる。ベース電極Ｂ０を第１コンタクト層５５に近づけることにより、ベース抵抗を低減させることができる。
［第６実施例の変形例］
第６実施例において、第２実施例（図１０Ａ、図１０Ｂ、図１０Ｃ）の構成と同様に、ベース電極Ｂ０の突出部分の下面を覆う絶縁膜６２を除去してもよい。
［第７実施例］
次に、図２２を参照して、第７実施例によるＨＢＴについて説明する。以下、第６実施例（図１７Ａから図２１Ｃまでの図面）によるＨＢＴと共通の構成については説明を省略する。
図２２は、第７実施例によるＨＢＴの断面図であり、第６実施例の図１７Ｂに示した断面図に対応する。第６実施例では、コレクタ層５２（図１７Ｂ）の下面から上面までの側面が、平面視においてベース層５３の縁に一致していた。第７実施例では、第３実施例（図１２）と同様に、コレクタ層５２の上側の一部分である上部コレクタ層５２Ｂの縁がベース層５３の縁に平面視において一致し、下側の残りの部分である下部コレクタ層５２Ａの縁は、ベース層５３の縁よりも外側に位置する。
第７実施例では、このような構成とすることにより、第６実施例によるＨＢＴが持つ優れた効果に加えて、第３実施例によるＨＢＴが持つ優れた効果が得られる。
［第７実施例の変形例］
第７実施例において、第２実施例（図１０Ａ、図１０Ｂ、図１０Ｃ）の構成と同様に、ベース電極Ｂ０の突出部分の下面を覆う絶縁膜６２を除去してもよい。
［第８実施例］
次に、図２３を参照して、第８実施例によるＨＢＴについて説明する。以下、第６実施例（図１７Ａから図２１Ｃまでの図面）によるＨＢＴと共通の構成については説明を省略する。
図２３は、第８実施例によるＨＢＴの断面図であり、第６実施例の図１７Ｂに示した断面図に対応する。第６実施例では、サブコレクタ層５１（図１７Ｂ）が単一の化合物半導体層で構成されていた。これに対し、第８実施例では、第４実施例（図１４Ａ）と同様に、サブコレクタ層５１が、基板５０の上に配置された第１サブコレクタ層５１Ａと、第１サブコレクタ層５１Ａの上に配置された第２サブコレクタ層５１Ｂとを含む。
第８実施例では、このような構成とすることにより、第６実施例によるＨＢＴが持つ優れた効果に加えて、第４実施例によるＨＢＴが持つ優れた効果が得られる。
［第８実施例の変形例］
第８実施例において、第２実施例（図１０Ａ、図１０Ｂ、図１０Ｃ）の構成と同様に、ベース電極Ｂ０の突出部分の下面を覆う絶縁膜６２を除去してもよい。
［第９実施例］
次に、図２４を参照して、第９実施例によるＨＢＴについて説明する。以下、第６実施例（図１７Ａから図２１Ｃまでの図面）によるＨＢＴと共通の構成については説明を省略する。
図２４は、第９実施例によるＨＢＴの断面図であり、第６実施例の図１７Ｂに示した断面図に対応する。第９実施例では、コレクタ層５２が、第５実施例（図１５）と同様に、下部コレクタ層５２Ａ、中間コレクタ層５２Ｃ、及び上部コレクタ層５２Ｂを含む。さらに、サブコレクタ層５１が、第８実施例（図１４Ａ）と同様に、第１サブコレクタ層５１Ａ及び第２サブコレクタ層５１Ｂを含む。
第９実施例では、このような構成とすることにより、第６実施例によるＨＢＴが持つ優れた効果に加えて、第５実施例によるＨＢＴが持つ優れた効果、及び第８実施例によるＨＢＴが持つ優れた効果が得られる。
［第９実施例の変形例］
第９実施例において、第２実施例（図１０Ａ、図１０Ｂ、図１０Ｃ）の構成と同様に、ベース電極Ｂ０の突出部分の下面を覆う絶縁膜６２を除去してもよい。
［第１０実施例］
次に、図２５、図２６、及び図２７を参照して、第１０実施例によるＨＢＴについて説明する。以下、第１実施例（図１Ａから図９Ｃまでの図面）によるＨＢＴと共通の構成については説明を省略する。
図２５は、第１０実施例によるＨＢＴのコレクタ、ベース、及びエミッタに接続される電極、及びその上に配置される配線の平面図である。第１実施例（図１Ａ）によるＨＢＴは、１つのエミッタ電極Ｅ０を含んでいた。これに対し第１０実施例によるＨＢＴは、複数、例えば３個のエミッタ電極Ｅ０を含んでいる。３個のエミッタ電極Ｅ０は、一列（図２５において横方向）に並んで配置されている。エミッタ電極Ｅ０のそれぞれに対応して、１層目のエミッタ配線Ｅ１が配置されている。複数の１層目のエミッタ配線Ｅ１は、共通の２層目のエミッタ配線Ｅ２に接続されている。
ベース電極Ｂ０は、櫛歯状の平面形状を有する。ベース電極Ｂ０の複数の櫛歯部分が、それぞれエミッタ電極Ｅ０の間、及び両端のエミッタ電極Ｅ０の外側に配置されている。この複数の櫛歯部分が連結されてベース電極Ｂ０が構成される。複数の櫛歯部分を連結する部分に重なるように、１層目のベース配線Ｂ１が配置されている。
ベース電極Ｂ０の両端の櫛歯部分の外側に、それぞれコレクタ電極Ｃ０が配置されている。コレクタ電極Ｃ０の各々に対応して１層目のコレクタ配線Ｃ１が配置されている。１層目のコレクタ配線Ｃ１が、電極配列方向と直交する方向に引き出され、２層目のコレクタ配線Ｃ２に接続されている。
図２６は、図２５の一点鎖線２６−２６における断面図である。１つのエミッタ層５４の上に、第１コンタクト層５５及び第２コンタクト層５６からなる３つのメサ構造５７が面内方向に並んで配置されている。３つのメサ構造５７の上に、それぞれエミッタ電極Ｅ０が配置されている。
隣り合うメサ構造５７の間に、それぞれベース電極Ｂ０が配置されるとともに、両端のメサ構造５７の外側にも、それぞれベース電極Ｂ０が配置されている。ベース電極Ｂ０に対応して、ベース電極合金層６５が形成されている。両端のメサ構造５７の外側に配置されたベース電極Ｂ０は、第１実施例（図１Ｂ）と同様に、ベース層５３の縁よりも外側まで突出した構造を有する。ベース電極Ｂ０とベース層５３との間に、絶縁膜６２が配置されている。
図２６の一点鎖線２Ａ−２Ａ及び一点鎖線２Ｂ−２Ｂにおける断面の構造は、それぞれ第１実施例の図２Ａ及び図２Ｂの断面図に示した構造と同一である。
図２７は、第１０実施例によるＨＢＴの等価回路図である。第１０実施例によるＨＢＴ８０は、第１実施例によるＨＢＴ（図１Ａ、図１Ｂ、図２Ａ、図２Ｂ）を基本ＨＢＴ８１として、３個の基本ＨＢＴ８１を並列に接続した構成と等価である。
第１０実施例においても、第１実施例と同様に、ベース層５３を薄くすることによりＨＢＴの高速動作が可能になるという優れた効果が得られる。
［第１０実施例の変形例］
第１０実施例では、３個の基本ＨＢＴ８１（図２７）を並列に接続したが、２個または４個以上の基本ＨＢＴ８１を並列に接続してもよい。第１０実施例においては、第１実施例によるＨＢＴを基本ＨＢＴ８１として、同一基板上の複数の基本ＨＢＴ８１を並列接続した。第２実施例から第５実施例までの各ＨＢＴを基本ＨＢＴ８１として、第１０実施例と同様に、複数の基本ＨＢＴ８１を並列接続してもよい。
第１０実施例において、第２実施例（図１０Ａ、図１０Ｂ、図１０Ｃ）の構成と同様に、ベース電極Ｂ０の突出部分の下面を覆う絶縁膜６２を除去してもよい。
［第１１実施例］
次に、図２８及び図２９を参照して、第１１実施例によるＨＢＴについて説明する。以下、第１０実施例（図２５、図２６、図２７）によるＨＢＴと共通の構成については説明を省略する。
図２８は、第１１実施例によるＨＢＴのコレクタ、ベース、及びエミッタに接続される電極、及びその上に配置される配線の平面図である。第１０実施例では、第１実施例のＨＢＴ（図１Ａ、図１Ｂ、図２Ａ、図２Ｂ）を基本ＨＢＴ８１（図２７）として、複数の基本ＨＢＴ８１を並列に接続した。第１１実施例では、第６実施例のＨＢＴ（図１７Ａ、図１７Ｂ、図１８Ａ、図１８Ｂ）を基本ＨＢＴ８１とする。
第１０実施例では、ベース電極Ｂ０（図２５）が櫛歯状の平面形状を有していた。第１１実施例では、ベース電極Ｂ０の複数の櫛歯部分の先端同士が相互に接続された梯子状の平面形状を有する。相互に隣り合う櫛歯部分、櫛歯部分の基部同士を接続する部分、及び櫛歯部分の先端同士を接続する部分によって囲まれた複数の領域に、それぞれエミッタ電極Ｅ０が配置されている。図２８において、ベース電極Ｂ０に濃いハッチングを付し、エミッタ電極Ｅ０に淡いハッチングを付している。コレクタ電極Ｃ０、１層目のコレクタ配線Ｃ１、エミッタ配線Ｅ１、ベース配線Ｂ１、２層目のコレクタ配線Ｃ２、２層目のエミッタ配線Ｅ２の配置は、第１０実施例（図２５）のこれらの電極及び配線の配置と同一である。
図２９は、図２８の一点鎖線２９−２９における断面図である。第１０実施例では、エミッタ電極Ｅ０が平面視においてメサ構造５７の内側に配置されていた。これに対し、第１１実施例では、第６実施例のＨＢＴ（図１７Ｂ）と同様に、エミッタ電極Ｅ０がメサ構造５７の縁よりも外側まで突出している。相互に隣り合うエミッタ電極Ｅ０の間に、ベース電極Ｂ０が配置されている。ベース電極Ｂ０の両側の縁は、平面視において、当該ベース電極Ｂ０の両側のエミッタ電極Ｅ０の縁に一致する。
両端のエミッタ電極Ｅ０の外側にそれぞれ配置されたベース電極Ｂ０の構造は、第６実施例のＨＢＴ（図１７Ｂ）のベース電極Ｂ０の構造と同一である。ベース電極Ｂ０とベース層５３との間に絶縁膜６２が配置されている。両端のベース電極Ｂ０の内縁より内側の領域には、絶縁膜６２は配置されていない。
第１１実施例においても、第６実施例と同様に、ベース層５３を薄くすることによりＨＢＴの高速動作が可能になるという優れた効果が得られる。
［第１１実施例の変形例］
第１１実施例では、３個の基本ＨＢＴ８１（図２７）を並列に接続したが、２個または４個以上の基本ＨＢＴ８１（図２７）を並列に接続してもよい。第１１実施例においては、第６実施例によるＨＢＴを基本ＨＢＴ８１として、同一基板上の複数の基本ＨＢＴ８１を並列接続した。第７実施例から第９実施例までの各ＨＢＴを基本ＨＢＴ８１として、第１１実施例と同様に、複数の基本ＨＢＴ８１を並列接続することも可能である。
第１１実施例において、第２実施例（図１０Ａ、図１０Ｂ、図１０Ｃ）の構成と同様に、ベース電極Ｂ０の突出部分の下面を覆う絶縁膜６２を除去してもよい。
［第１２実施例］
次に、図３０Ａ及び図３０Ｂを参照して、第１２実施例による高周波パワーアンプモジュールについて説明する。第１２実施例による高周波パワーアンプモジュールには、第１実施例から第１１実施例までのいずれかの実施例によるＨＢＴが用いられる。
図３０Ａは、第１２実施例による高周波パワーアンプモジュール１００のブロック図である。第１２実施例による高周波パワーアンプモジュール１００は、増幅用ＩＣ１３０、制御ＩＣ１４０、インダクタ１３５、１３６、マッチング回路１３１、１３３を含む。これらの素子が実装基板１５０に実装される。
増幅用ＩＣは、初段ＨＢＴ１１０、出力段ＨＢＴ１２０、及び両者の間に挿入されたマッチング回路１３２を含む。高周波入力端子１０１から入力された高周波信号が、マッチング回路１３１、初段ＨＢＴ１１０、マッチング回路１３２、出力段ＨＢＴ１２０、及びマッチング回路１３３を通って高周波出力端子１０２に出力される。電源端子１０４及び電源端子１０５から、それぞれインダクタ１３５及びインダクタ１３６を介して初段ＨＢＴ１１０のコレクタ端子１１４及び出力段ＨＢＴ１２０のコレクタ端子１２４に電源電圧Ｖｃｃが印加される。
複数の制御端子１０３から制御ＩＣ１４０に制御信号が入力される。制御ＩＣ１４０は、初段ＨＢＴ１１０のバイアス端子１１２及び出力段ＨＢＴ１２０のバイアス端子１２２にバイアス信号を与える。
図３０Ｂは、出力段ＨＢＴ１２０の等価回路図である。複数の基本ＨＢＴ１２５が並列に接続されている。基本ＨＢＴ１２５には、第１実施例から第１１実施例までのいずれかの実施例によるＨＢＴが用いられる。
複数の基本ＨＢＴ１２５のベースが、それぞれバラスト抵抗１２６を介してバイアス端子１２２に接続されている。バラスト抵抗１２６は熱暴走を防止し、基本ＨＢＴ１２５を破壊から守る。さらに、複数の基本ＨＢＴ１２５のベースが、それぞれＤＣカットキャパシタ１２７を介してマッチング回路１３２（図３０Ａ）に接続されている。ＤＣカットキャパシタ１２７は、バラスト抵抗１２６を有効に機能させるために、基本ＨＢＴ１２５ごとに設けられる。
複数の基本ＨＢＴ１２５のコレクタが、マッチング回路１３３（図３０Ａ）及びコレクタ端子１２４（図３０Ａ）に接続される。
初段ＨＢＴ１１０も、出力段ＨＢＴ１２０と類似した回路構成を有する。通常、初段ＨＢＴ１１０においては、並列接続される基本ＨＢＴの個数が、出力段ＨＢＴ１２０の基本ＨＢＴ１２５の個数より少ない。
第１２実施例による高周波パワーアンプモジュールには、第１実施例から第１１実施例までのいずれかの実施例によるＨＢＴが用いられているため、各ＨＢＴのベース層を薄くすることによって高速動作を行うことが可能になる。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
５０ 基板
５１ サブコレクタ層
５１Ａ 第１サブコレクタ層
５１Ｂ 第２サブコレクタ層
５２ コレクタ層
５２Ａ 下部コレクタ層
５２Ｂ 上部コレクタ層
５２Ｃ 中間コレクタ層
５３ ベース層
５４ エミッタ層
５５ 第１コンタクト層
５６ 第２コンタクト層
５７ メサ構造
６１ コレクタ電極合金層
６２ 絶縁膜
６２ａ 開口部
６５ ベース電極合金層
７１、７２ 層間絶縁膜
７２ａ、７２ｂ 開口部
７３ 層間絶縁膜
７３ａ 開口部
７４ 層間絶縁膜
７４ａ 開口部
７６ 平坦化絶縁膜
７６ａ 開口部
８０ ＨＢＴ
８１ 基本ＨＢＴ
９０、９１、９２ ホトレジスト膜
１００ 高周波パワーアンプモジュール
１０１ 高周波入力端子
１０２ 高周波出力端子
１０３ 制御端子
１０４、１０５ 電源端子
１１０ 初段ＨＢＴ
１１２ バイアス端子
１１４ コレクタ端子
１２０ 出力段ＨＢＴ
１２２ バイアス端子
１２４ コレクタ端子
１２５ 基本ＨＢＴ
１２６ バラスト抵抗
１２７ ＤＣカットキャパシタ
１３０ 増幅用ＩＣ
１３１、１３２、１３３ マッチング回路
１３５、１３６ インダクタ
１４０ 制御ＩＣ
１５０ 実装基板
Ｂ０ ベース電極
Ｂ１ １層目のベース配線
Ｃ０ コレクタ電極
Ｃ１ １層目のコレクタ配線
Ｃ２ ２層目のコレクタ配線
Ｅ０ エミッタ電極
Ｅ０ａ エミッタ電極の下層
Ｅ０ｂ エミッタ電極の上層
Ｅ１ １層目のエミッタ配線
Ｅ２ ２層目のエミッタ配線
例えば、ベース電極を蒸着するときに、エミッタ電極に対してベース電極を自己整合的に形成することができる。
本発明の第６の観点によるバイポーラトランジスタは、第５の観点によるバイポーラトランジスタの構成に加えて、
前記コンタクト層は、前記エミッタ層の上面に、面内方向に並んで配置された複数の半導体層で構成され、
前記ベース電極は、前記コンタクト層を構成する複数の前記半導体層の間に配置された部分を含むという特徴を有する。
図１２は、第３実施例によるＨＢＴの断面図であり、第１実施例によるＨＢＴの図１Ｂに示した断面図に対応する。第１実施例では、コレクタ層５２（図１Ｂ）の下面から上面までの側面がベース層５３の縁に一致していた。第３実施例では、図１２に示すように、コレクタ層５２の上側の一部分である上部コレクタ層５２Ｂの縁がベース層５３の縁に平面視において一致し、下側の残りの部分である下部コレクタ層５２Ａの縁は、ベース層５３の縁よりも外側に位置する。または、上部コレクタ層５２Ｂの側面が、ベース層５３の側面に滑らかに（段差を形成することなく）連続する。
図２４は、第９実施例によるＨＢＴの断面図であり、第６実施例の図１７Ｂに示した断面図に対応する。第９実施例では、コレクタ層５２が、第５実施例（図１５）と同様に、下部コレクタ層５２Ａ、中間コレクタ層５２Ｃ、及び上部コレクタ層５２Ｂを含む。さらに、サブコレクタ層５１が、第８実施例（図２３）と同様に、第１サブコレクタ層５１Ａ及び第２サブコレクタ層５１Ｂを含む。
図２５の一点鎖線２Ａ−２Ａ及び一点鎖線２Ｂ−２Ｂにおける断面の構造は、それぞれ第１実施例の図２Ａ及び図２Ｂの断面図に示した構造と同一

Claims (9)

  1. 化合物半導体からなる基板の上に形成されたコレクタ層と、
    前記コレクタ層の上に形成されたベース層と、
    前記ベース層の上に形成され、平面視において前記ベース層の縁より内側に配置されたエミッタ層と、
    平面視において、前記エミッタ層の内側から前記ベース層の外側まで達するように前記エミッタ層及び前記ベース層の一部の領域の上に配置されたベース電極と、
    前記ベース層のうち前記エミッタ層と重なっていない部分と、前記ベース電極との間に配置された絶縁膜と、
    前記ベース電極から前記エミッタ層を厚さ方向に貫通し、前記ベース層まで達し、前記ベース電極の一部の構成元素と、前記エミッタ層及び前記ベース層の構成元素とを含む合金層と
    を有するバイポーラトランジスタ。
  2. 前記コレクタ層の上側の一部分の側面が前記ベース層の側面に連続し、下側の残りの部分の側面は、前記ベース層の側面よりも外側に位置する請求項１に記載のバイポーラトランジスタ。
  3. 前記コレクタ層は、厚さ方向の中間位置に、他の部分の半導体材料とはエッチング特性の異なる半導体材料からなる中間コレクタ層を含み、前記中間コレクタ層より上側の前記コレクタ層の側面が、前記ベース層の側面に連続し、下側の前記コレクタ層の側面は、前記ベース層の側面より外側に位置する請求項１に記載のバイポーラトランジスタ。
  4. さらに、前記基板と前記コレクタ層との間に配置され、前記コレクタ層に流出入する電流の経路となるサブコレクタ層を有し、
    前記サブコレクタ層は、前記基板の上に配置された第１サブコレクタ層と、前記第１サブコレクタ層の上に配置された第２サブコレクタ層とを含み、前記第２サブコレクタ層のエッチング特性が、前記コレクタ層のうち、前記第２サブコレクタ層に接する部分のエッチング特性とは異なる請求項１乃至３のいずれか１項に記載のバイポーラトランジスタ。
  5. さらに、前記エミッタ層の一部の領域の上に配置され、前記エミッタ層に流出入する電流の経路となるコンタクト層と、
    前記コンタクト層の上に配置され、前記コンタクト層の縁よりも外側に張り出しているエミッタ電極と
    を有し、
    平面視において、前記エミッタ電極の張り出し部分の先端が、前記ベース電極の縁に一致している請求項１乃至４のいずれか１項に記載のバイポーラトランジスタ。
  6. 前記コンタクト層は、前記エミッタ層の上面に、面内方向に並んで配置された複数の半導体層で構成され、
    前記ベース電極は、前記エミッタ層を構成する複数の前記半導体層の間に配置された部分を含む請求項５に記載のバイポーラトランジスタ。
  7. さらに、前記エミッタ層に接続され、面内方向に並んだ複数のエミッタ電極を有し、
    前記ベース電極は、前記エミッタ電極の間に配置された部分を含む請求項１乃至４のいずれか１項に記載のバイポーラトランジスタ。
  8. 前記基板、前記コレクタ層、及び前記ベース層は、ＧａＡｓからなる層を含み、
    前記エミッタ層はＩｎＧａＰで形成され、
    前記絶縁膜はＳｉＮからなる層を含み、
    前記合金層に含まれる前記ベース電極の一部の構成元素はＰｔである請求項１乃至７のいずれか１項に記載のバイポーラトランジスタ。
  9. バイポーラトランジスタを含む増幅用ＩＣと、
    前記バイポーラトランジスタの動作を制御する制御ＩＣと
    を有し、
    前記増幅用ＩＣは、
    化合物半導体からなる基板の上に形成されたコレクタ層と、
    前記コレクタ層の上に形成されたベース層と、
    前記ベース層の上に形成され、平面視において前記ベース層の縁より内側に配置されたエミッタ層と、
    平面視において、前記エミッタ層の内側から前記ベース層の外側まで達するように前記エミッタ層及び前記ベース層の一部の領域の上に配置されたベース電極と、
    前記ベース層のうち前記エミッタ層と重なっていない部分と、前記ベース電極との間に配置された絶縁膜と、
    前記ベース電極から前記エミッタ層を厚さ方向に貫通し、前記ベース層まで達し、前記ベース電極の一部の構成元素と、前記エミッタ層及び前記ベース層の構成元素とを含む合金層と
    を有する高周波パワーアンプモジュール。
JP2017177619A 2017-09-15 2017-09-15 バイポーラトランジスタ及び高周波パワーアンプモジュール Pending JP2019054120A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017177619A JP2019054120A (ja) 2017-09-15 2017-09-15 バイポーラトランジスタ及び高周波パワーアンプモジュール
TW107123716A TWI757522B (zh) 2017-09-15 2018-07-09 雙極性電晶體及高頻功率放大模組
CN202210311146.2A CN114823883A (zh) 2017-09-15 2018-09-04 双极晶体管以及高频功率放大器模块
CN201811024684.3A CN109616516B (zh) 2017-09-15 2018-09-04 双极晶体管以及高频功率放大器模块
US16/125,234 US10665704B2 (en) 2017-09-15 2018-09-07 Bipolar transistor and radio-frequency power amplifier module
US16/854,262 US11164963B2 (en) 2017-09-15 2020-04-21 Bipolar transistor and radio-frequency power amplifier module
US17/495,588 US11978786B2 (en) 2017-09-15 2021-10-06 Bipolar transistor and radio-frequency power amplifier module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017177619A JP2019054120A (ja) 2017-09-15 2017-09-15 バイポーラトランジスタ及び高周波パワーアンプモジュール

Publications (1)

Publication Number Publication Date
JP2019054120A true JP2019054120A (ja) 2019-04-04

Family

ID=65721138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017177619A Pending JP2019054120A (ja) 2017-09-15 2017-09-15 バイポーラトランジスタ及び高周波パワーアンプモジュール

Country Status (4)

Country Link
US (3) US10665704B2 (ja)
JP (1) JP2019054120A (ja)
CN (2) CN109616516B (ja)
TW (1) TWI757522B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022049752A1 (ja) * 2020-09-07 2022-03-10 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2023032888A1 (ja) 2021-09-01 2023-03-09 東レ株式会社 粘着剤、粘着剤付き基板、粘着剤層付き回路基板、積層体、積層体の製造方法、および半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310984B (zh) * 2019-06-28 2022-07-15 北京工业大学 等温共发射区横向SiGe异质结双极晶体管
TWI754997B (zh) * 2019-07-31 2022-02-11 日商村田製作所股份有限公司 半導體裝置及高頻模組
JP2021052150A (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 パワーアンプ単位セル及びパワーアンプモジュール
CN110797401A (zh) * 2019-11-29 2020-02-14 厦门市三安集成电路有限公司 晶体管及其制备方法
JP2021132100A (ja) * 2020-02-19 2021-09-09 株式会社村田製作所 高周波電力増幅素子
JP2021158641A (ja) * 2020-03-30 2021-10-07 株式会社村田製作所 電力増幅素子
US11244914B2 (en) * 2020-05-05 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad with enhanced reliability
JP2022036468A (ja) * 2020-08-24 2022-03-08 株式会社村田製作所 半導体装置
US11411080B2 (en) * 2021-01-05 2022-08-09 Win Semiconductors Corp. Heterojunction bipolar transistor and method for forming the same
US20240006491A1 (en) * 2022-06-29 2024-01-04 Globalfoundries U.S. Inc. Bipolar transistor with stepped emitter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3762966A (en) * 1968-09-18 1973-10-02 Gen Electric Method of fabricating high emitter efficiency semiconductor device with low base resistance by selective diffusion of base impurities
JPS6381855A (ja) * 1986-09-25 1988-04-12 Mitsubishi Electric Corp ヘテロ接合バイポ−ラトランジスタの製造方法
JPH098055A (ja) * 1995-06-20 1997-01-10 Fujitsu Ltd ヘテロバイポーラ型半導体装置及びその製造方法
JP3368452B2 (ja) * 1995-04-25 2003-01-20 富士通株式会社 化合物半導体装置及びその製造方法
EP1079438B1 (en) * 1995-12-29 2008-07-09 Texas Instruments Incorporated High frequency semiconductor device
JP3634976B2 (ja) 1999-03-11 2005-03-30 株式会社日立製作所 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置
JP2001308103A (ja) 2000-04-19 2001-11-02 Sharp Corp ヘテロ接合バイポーラトランジスタおよびその製造方法
JP4895421B2 (ja) * 2000-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 ヘテロ接合型バイポーラトランジスタの製造方法
JP2003347307A (ja) * 2002-05-22 2003-12-05 Sony Corp 半導体装置
CN1495909A (zh) * 2002-08-29 2004-05-12 ���µ�����ҵ��ʽ���� 双极晶体管及其制造方法
JP2004327904A (ja) * 2003-04-28 2004-11-18 Renesas Technology Corp バイポーラトランジスタおよびその製造方法
JP4933024B2 (ja) * 2003-11-26 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
WO2005096365A1 (ja) * 2004-03-30 2005-10-13 Nec Corporation 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022049752A1 (ja) * 2020-09-07 2022-03-10 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
JP7480854B2 (ja) 2020-09-07 2024-05-10 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2023032888A1 (ja) 2021-09-01 2023-03-09 東レ株式会社 粘着剤、粘着剤付き基板、粘着剤層付き回路基板、積層体、積層体の製造方法、および半導体装置の製造方法

Also Published As

Publication number Publication date
US11164963B2 (en) 2021-11-02
TWI757522B (zh) 2022-03-11
TW201926712A (zh) 2019-07-01
US20190088768A1 (en) 2019-03-21
CN109616516B (zh) 2022-04-12
US20220029004A1 (en) 2022-01-27
US10665704B2 (en) 2020-05-26
CN114823883A (zh) 2022-07-29
CN109616516A (zh) 2019-04-12
US20200251579A1 (en) 2020-08-06
US11978786B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
CN109616516B (zh) 双极晶体管以及高频功率放大器模块
JP5011549B2 (ja) 半導体装置
US6392258B1 (en) High speed heterojunction bipolar transistor, and RF power amplifier and mobile communication system using the same
TWI604530B (zh) Heterojunction Bipolar Transistors and Power Amplifier Modules
US11139390B2 (en) Bipolar transistor
KR20030081094A (ko) 반도체장치와 그 제조방법 및 전력증폭기 모듈
KR101275724B1 (ko) 단일 기판 집적 회로 장치 및 그 제조 방법
CN109994540B (zh) 半导体装置
JP4217429B2 (ja) 半導体装置
JP4494739B2 (ja) バイポーラトランジスタ及びその製造方法
JP4157287B2 (ja) 化合物半導体装置及びその製造方法
JP4159535B2 (ja) 半導体装置及びその製造方法
JP2002246587A (ja) 半導体装置及びその製造方法
JP2005101402A (ja) 半導体装置およびその製造方法
JP5783241B2 (ja) 半導体装置
JP4075514B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP5527313B2 (ja) 半導体装置およびそれを用いた無線通信機器
JP2007035809A (ja) 半導体装置及びその製造方法
JP2001060662A (ja) 化合物半導体装置
JP2007012968A (ja) 半導体装置及びその製造方法
JPH03296222A (ja) 半導体装置とその製造方法
JPH09134926A (ja) バイポーラ半導体装置
JP2005101134A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180713