CN110797401A - 晶体管及其制备方法 - Google Patents
晶体管及其制备方法 Download PDFInfo
- Publication number
- CN110797401A CN110797401A CN201911210383.4A CN201911210383A CN110797401A CN 110797401 A CN110797401 A CN 110797401A CN 201911210383 A CN201911210383 A CN 201911210383A CN 110797401 A CN110797401 A CN 110797401A
- Authority
- CN
- China
- Prior art keywords
- notch
- base
- contact electrode
- edge
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 15
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 6
- 238000004891 communication Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 4
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本申请提供了一种晶体管及其制备方法，涉及半导体和通信技术领域。所述晶体管包括衬底和依次形成在所述衬底上的基极平台和基极接触电极；所述基极平台的两侧边缘设置有缺口，以使所述基极接触电极超出所述基极平台顶面的边缘。这样，能够在后续加工中对应减小Cbc的面积，提高功率增益。
Description
技术领域
本申请涉及半导体和通信技术领域，具体而言，涉及一种晶体管及其制备方法。
背景技术
现有的功率放大器中采用砷化镓异质结双极型晶体管(GaAsHBT)，具有高频特性、大功率密度大、高工作效率、线性度好等优势。其中，限制异质结双极型晶体管(HBT)的线性度的主要原因之一，就是其内部的集电结电容(Cbc)的面积较大。
但是，在HBT中，Cbc的面积与基极平台的面积密切相关，在目前的主流工艺中，无论是采用湿法刻蚀或者是采用干法刻蚀，基极平台顶面的边缘超出基极接触电极的边缘，因此，基极平台的面积也比较大，Cbc的面积也比较大，从而导致功率增益(Power Gain)较小。
发明内容
有鉴于此，本申请的目的在于，提供一种晶体管及其制备方法以改善上述问题。
本申请实施例提供一种晶体管，所述晶体管包括衬底(110)和依次形成在所述衬底(110)上的基极平台(111)和基极接触电极(124)；所述基极平台(111)的两侧边缘设置有缺口(120)，以使所述基极接触电极(124)超出所述基极平台(111)顶面的边缘。
在上述实施例的晶体管中，所述基极平台(111)的边缘与所述基极接触电极(124)的边缘的距离为D1，D1的取值范围为：0.2μm～0.8μm。
在上述实施例的晶体管中，所述缺口(120)包括第一缺口(140)，所述第一缺口(140)的边缘与所述基极接触电极(124)的边缘相接。
在上述实施例的晶体管中，所述缺口(120)包括第二缺口(150)，所述第二缺口(150)设置在所述第一缺口(140)的侧面，所述第二缺口(150)的边缘与所述基极接触电极(124)的边缘的距离为D2，D2的取值范围为：0.2μm～0.8μm。
在上述实施例的晶体管中，所述基极平台(111)包括从下至上依次设置的集电极接触电极(112)、基座(113)和外延层(114)。
本申请实施例提供一种晶体管的制备方法，所述晶体管的制备方法包括：
在衬底(110)上依次形成基极平台(111)和基极接触电极(124)；
刻蚀掉所述基极平台(111)的两侧边缘的部分材料，形成缺口(120)，以使所述基极接触电极(124)超出所述基极平台(111)顶面的边缘。
在上述实施例的晶体管的制备方法中，所述缺口(120)包括第一缺口(140)和第二缺口(150)，所述第二缺口(150)设置在所述第一缺口(140)的侧面，所述第二缺口(150)采用湿法刻蚀形成。
在上述实施例的晶体管的制备方法中，所述湿法刻蚀采用的溶液中，磷酸与双氧水的配比范围为：3：1～30：1。
在上述实施例的晶体管的制备方法中，所述湿法刻蚀中，正向刻蚀率与侧向刻蚀率之比的范围为：1：1～5：1。
本申请实施例提供的晶体管及其制备方法的有益效果：
先在所述基极平台上位于所述基极平台(111)的两侧边缘形成缺口，从而减小了所述基极平台的宽度，减小了所述基极平台的面积，以使所述基极接触电极(124)超出所述基极平台(111)顶面的边缘，在后续加工中就可以对应减小Cbc的面积，提高功率增益(PowerGain)。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的晶体管的制备方法的流程图。
图2为形成基极平台和基极的流程图。
图3～图9为制备晶体管的过程中结构示意图。
图标：100－晶体管；110－衬底；111－基极平台；112－集电极接触电极；113－基座；114－外延层；120－缺口；121－发射极台面；122－发射极接触电极；123－氮化硅层；124－基极接触电极；130－光阻层；140－第一缺口；150－第二缺口。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
目前，在HBT的制备工艺中，无论是采用湿法刻蚀或者是采用干法刻蚀，基极平台顶面的边缘超出基极接触电极的边缘，因此，基极平台的面积也比较大，Cbc的面积也比较大，从而导致功率增益(Power Gain)较小。
值得注意的是，本实施例中所说的面积是指对应层结构的横截面的面积，即图3～图9中垂直纸面的截面的面积。例如，基极平台的面积是指基极平台顶面的面积。
本申请的实施例提供一种晶体管及其制备方法，能够使所述基极接触电极超出所述基极平台顶面的边缘，在后续加工中就可以对应减小Cbc的面积，提高功率增益(PowerGain)。
请参阅图1，本实施例提供的晶体管100的制备方法，包括以下步骤：
S1：在衬底111上依次形成基极平台111和基极接触电极124。
本实施例中，定义基极平台111包括从下至上依次设置的集电极接触电极112、基座113和外延层114，所以，S1具体包括以下步骤，请参阅图2：
S11：请参阅图3，提供一衬底110。
其中，衬底110的材料可以选择砷化镓(GaAs)或磷化铟(InP)。本实施例中，衬底110的材料选择砷化镓(GaAs)。可以对衬底110进行退火以及表面清洁处理。
S12：在衬底110上形成集电极接触电极112。
其中，集电极接触电极112的材料可以选择砷化镓(GaAs)或砷化铟镓(InGaAs)。优选地，集电极接触电极112的材料与衬底110的材料不同。
S13：在集电极接触电极112上形成基座113。
其中，基座113的材料可以选择砷化镓(GaAs)或砷化铟镓(InGaAs)。对基座113进行p型掺杂，这里的p型掺杂可以为碳掺杂。
S14：在基座113上形成外延层114。
其中，外延层114的材料可以与基座113的材料相同，外延层114的掺杂类型也可以与基座113的掺杂类型相同。
S15：请参阅图4，在外延层114上形成基极接触电极124、发射极台面121和发射极接触电极122。
其中，发射极台面121的作用在于支撑即将形成的发射极接触电极122。基极接触电极124的数量为两个，两个基极接触电极124分布在发射极台面121的两侧。
发射极接触电极122的材料选择为砷化铝镓(AIGaAs)、磷化铟镓(GaInP)、磷化铟(InP)或磷化铝铟(InAlP)。
S16：在基极平台111、发射极台面121和发射极接触电极122上沉积氮化硅层123。
其中，氮化硅层123是沉积在器件已生成的结构的上表面，所以，氮化硅层123覆盖在基极平台111、发射极台面121和发射极接触电极122上。
S17：在氮化硅层123上涂布光阻层130。
涂布光阻层130用于曝光显影制作基极平台111的图案。
S18：请参阅图5，刻蚀掉光阻层130外围的氮化硅层123。
其中，这里的刻蚀采用干法刻蚀，光照从图5中箭头的方向进行曝光，未被光阻层130覆盖的氮化硅层123的部分被刻蚀掉，露出外延层114的部分。这里所说的光阻层130的外围即为未被光阻层130覆盖的区域。
S2：请参阅图6，刻蚀掉所述基极平台111的两侧边缘的部分材料，形成第一缺口140。
其中，这里的刻蚀采用干法刻蚀，光照从图6中箭头的方向进行曝光，未被光阻层130覆盖的外延层114和基座113的部分被刻蚀掉，形成第一缺口140，第一缺口140的边缘与基极接触电极124的边缘相接。
第一缺口140的侧面为相对于竖直面倾斜的斜面，并且随着第一缺口140的深度越深，第一缺口140的底面就越窄。这里的第一缺口140的深度方向也就是图6中的竖直方向，第一缺口140的侧向也就是图6中的水平方向。
第一缺口140的深度，也就是刻蚀的深度的范围可以是：2000A～8000A，依照器件不同的设计需要，可以灵活调整刻蚀的深度。
本实施例中，第一缺口140由外延层114和基座113刻蚀掉部分材料形成。在其它实施例中，第一缺口140还可以仅由外延层114刻蚀掉部分材料形成，或者还可以仅由外延层114、基座113和衬底110均刻蚀掉部分材料形成。
S3：请参阅图7，刻蚀第一缺口140的侧面，形成第二缺口150，以使所述基极接触电极124超出所述基极平台111顶面的边缘。
其中，第二缺口150采用湿法刻蚀形成。这里的湿法刻蚀采用的溶液中，磷酸与双氧水的配比范围为：3：1～30：1。湿法刻蚀的方向为第一缺口140的深度方向和侧向，正向(深度方向)刻蚀率与侧向刻蚀率之比的范围为：1：1～5：1。这样，就能在第一缺口140的侧面形成第二缺口150，也就进一步减小了外延层114的面积、基座113的面积以及集电极接触电极112的宽度。在后续加工中就可以对应减小Cbc的面积，提高功率增益(Power Gain)。
请参阅图8，经过实验测试，第二缺口150的侧向刻蚀的量，可以达到第二缺口150的边缘与基极接触电极124的边缘的距离为0.8μm，采用一般常规的湿法刻蚀，也能够使第二缺口150的边缘与基极接触电极124的边缘的距离为0.2μm，所以，定义第二缺口150的边缘与基极接触电极124的边缘的距离为D2，D2的取值范围为：0.2μm～0.8μm。定义基极平台111的边缘与基极接触电极124的边缘的距离为D1，则D1等于D2，D1的取值范围也为：0.2μm～0.8μm。
本实施例中可以将第一缺口140和第二缺口150统称为缺口120，只要是在所述基极平台111顶面的两侧边缘设置缺口120，以使所述基极接触电极124超出所述基极平台111顶面的边缘，都该属于本申请的保护范围。
值得注意的是，只要能够使所述基极接触电极124超出所述基极平台111顶面的边缘，就能够在后续加工中就可以对应减小Cbc的面积，提高功率增益(Power Gain)。所以，在第一缺口140的边缘与基极接触电极124的边缘相接的前提下，第二缺口150的侧向深度只要大于零。可以得出，无论第二缺口150的侧向深度是多少，都应该属于本申请的构思，属于本申请要求保护的范围。
本实施例中，采用湿法刻蚀同时从第一缺口140的正向和侧向进行刻蚀，从而获得减小基极平台111的面积的效果。在其它实施例中，也可以采用湿法刻蚀仅从第一缺口140的侧向进行刻蚀，直接获得减小基极平台111的面积的效果。
S4：请参阅图9，去除光阻层130。
其中，在形成第二缺口150之后，去除剩余的光阻层130，完成对基极平台111的加工，形成晶体管100。
本实施例还提供上述制备方法制成的晶体管100，晶体管100包括衬底110和依次形成在所述衬底110上的基极平台111和基极接触电极124；基极平台111顶面的两侧边缘设置有缺口120，所述缺口120包括第一缺口140和第二缺口150，所述第一缺口140的边缘与所述基极接触电极124的边缘相接，所述第二缺口150设置在所述第一缺口140的侧面，以使所述基极接触电极124超出所述基极平台111顶面的边缘。其中，基极平台111包括从下至上依次设置的集电极接触电极112、基座113和外延层114。
上述制备方法中形成的各层结构的特征均包含在晶体管100的各层结构中，这里不再赘述。
本实施例提供的晶体管100及其制备方法能够适用于加工成异质接面双极晶体管HBT，异质接面双极晶体管HBT包括异质结磷化铟镓晶体管器件(InGaP HBT)、异质结磷化铟晶体管器件(InP HBT)和异质结砷化铝镓晶体管器件(AlGaAs HBT)。
本实施例提供的晶体管100及其制备方法的有益效果：
先在基极平台111上位于基极接触电极124外围的位置形成第一缺口140，然后，刻蚀第一缺口140的侧面，形成第二缺口150，从而减小了基极平台111的宽度，在后续加工中就可以对应减小Cbc的面积，提高功率增益(Power Gain)。
本实施例主要表达的技术核心：在对基极平台111进行一次干法刻蚀之后，再进行一次湿法刻蚀，并且湿法刻蚀的方向包括侧向，从而使基极接触电极124超出基极平台111顶面的边缘。只要运用了该技术核心的方法和产品均应该属于本申请要求的保护范围。
本申请中只详细介绍了将晶体管100的制备方法运用于HBT的制备方法中的例子，本申请提供的晶体管100的制备方法当然还可以运用到其它结构形式的晶体管的制备中，在这里不再赘述，只要运用了本申请中在第一缺口140的基础上，再采用湿法刻蚀减小基极平台111的面积的构思，都应该属于本申请要求保护的范围。
本申请中提供的制备方法形成的晶体管100也应该属于本申请要求保护的范围，采用上述制备方法形成的晶体管，还可以运用在功率放大器或其它电器中，都应该属于本申请要求保护的范围。
需要说明的是，本申请中提到的数值，包括长度的取值、配比的范围、刻蚀率之比等，都只是申请人通过实验和测算获得的较为可靠的数值，而不是严格限定对应的参数只能是这些取值。本领域的技术人员可能会在本申请的方案的基础上，做进一步的实验，获得其他效果相近的取值，这些取值也没有脱离本申请的核心，也应该属于本申请要求保护的范围。
本申请中各个层结构以及前驱物采用的材料，都只是申请人通过实验获得的较为可靠材料，而不是严格限定只能采用这些材料。本领域的技术人员可能会在本申请的方案的基础上，做进一步的实验，获得其他效果相近的材料，这些材料也没有脱离本申请的核心，也应该属于本申请要求保护的范围。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种晶体管，其特征在于，所述晶体管包括衬底(110)和依次形成在所述衬底(110)上的基极平台(111)和基极接触电极(124)；所述基极平台(111)的两侧边缘设置有缺口(120)，以使所述基极接触电极(124)超出所述基极平台(111)顶面的边缘。
2.根据权利要求1所述的晶体管，其特征在于，所述基极平台(111)的边缘与所述基极接触电极(124)的边缘的距离为D1，D1的取值范围为：0.2μm～0.8μm。
3.根据权利要求1所述的晶体管，其特征在于，所述缺口(120)包括第一缺口(140)，所述第一缺口(140)的边缘与所述基极接触电极(124)的边缘相接。
4.根据权利要求3所述的晶体管，其特征在于，所述缺口(120)包括第二缺口(150)，所述第二缺口(150)设置在所述第一缺口(140)的侧面，所述第二缺口(150)的边缘与所述基极接触电极(124)的边缘的距离为D2，D2的取值范围为：0.2μm～0.8μm。
5.根据权利要求1所述的晶体管，其特征在于，所述基极平台(111)包括从下至上依次设置的集电极接触电极(112)、基座(113)和外延层(114)。
6.一种晶体管的制备方法，其特征在于，所述晶体管的制备方法包括：
在衬底(110)上依次形成基极平台(111)和基极接触电极(124)；
刻蚀掉所述基极平台(111)顶面的两侧边缘的部分材料，形成缺口(120)，以使所述基极接触电极(124)超出所述基极平台(111)顶面的边缘。
7.根据权利要求6所述的晶体管的制备方法，其特征在于，所述缺口(120)包括第一缺口(140)和第二缺口(150)，所述第二缺口(150)设置在所述第一缺口(140)的侧面，所述第二缺口(150)采用湿法刻蚀形成。
8.根据权利要求7所述的晶体管的制备方法，其特征在于，所述湿法刻蚀采用的溶液中，磷酸与双氧水的配比范围为：3：1～30：1。
9.根据权利要求7所述的晶体管的制备方法，其特征在于，所述湿法刻蚀中，正向刻蚀率与侧向刻蚀率之比的范围为：1：1～5：1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911210383.4A CN110797401A (zh) | 2019-11-29 | 2019-11-29 | 晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911210383.4A CN110797401A (zh) | 2019-11-29 | 2019-11-29 | 晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110797401A true CN110797401A (zh) | 2020-02-14 |
Family
ID=69447012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911210383.4A Pending CN110797401A (zh) | 2019-11-29 | 2019-11-29 | 晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110797401A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195400A (ja) * | 1995-01-13 | 1996-07-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2001035857A (ja) * | 1999-07-21 | 2001-02-09 | Nec Corp | 化合物ヘテロバイポーラトランジスタおよびその製造方法 |
| US6392258B1 (en) * | 1999-03-11 | 2002-05-21 | Hitachi, Ltd. | High speed heterojunction bipolar transistor, and RF power amplifier and mobile communication system using the same |
| JP2005101636A (ja) * | 2004-11-08 | 2005-04-14 | Hitachi Ltd | 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置 |
| CN1744290A (zh) * | 2004-09-01 | 2006-03-08 | 松下电器产业株式会社 | 异构双极晶体及其制造方法 |
| US20070131971A1 (en) * | 2005-12-08 | 2007-06-14 | Kim Yong W | Hetero junction bipolar transistor and method of manufacturing the same |
| US20190088768A1 (en) * | 2017-09-15 | 2019-03-21 | Murata Manufacturing Co., Ltd. | Bipolar transistor and radio-frequency power amplifier module |
-
2019
- 2019-11-29 CN CN201911210383.4A patent/CN110797401A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195400A (ja) * | 1995-01-13 | 1996-07-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6392258B1 (en) * | 1999-03-11 | 2002-05-21 | Hitachi, Ltd. | High speed heterojunction bipolar transistor, and RF power amplifier and mobile communication system using the same |
| JP2001035857A (ja) * | 1999-07-21 | 2001-02-09 | Nec Corp | 化合物ヘテロバイポーラトランジスタおよびその製造方法 |
| CN1744290A (zh) * | 2004-09-01 | 2006-03-08 | 松下电器产业株式会社 | 异构双极晶体及其制造方法 |
| JP2005101636A (ja) * | 2004-11-08 | 2005-04-14 | Hitachi Ltd | 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置 |
| US20070131971A1 (en) * | 2005-12-08 | 2007-06-14 | Kim Yong W | Hetero junction bipolar transistor and method of manufacturing the same |
| US20190088768A1 (en) * | 2017-09-15 | 2019-03-21 | Murata Manufacturing Co., Ltd. | Bipolar transistor and radio-frequency power amplifier module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007142365A (ja) | ｐ型ひずみＩｎＧａＮベース層を有するＧａＮヘテロ接合バイポーラトランジスタとその製造方法 | |
| US5717228A (en) | Heterojunction bipolar transistor with crystal orientation | |
| Miyamoto et al. | Reduction of base-collector capacitance by undercutting the collector and subcollector in GaInAs/InP DHBTs | |
| JPH06295922A (ja) | トランジスタ及びその製造方法 | |
| CN110797401A (zh) | 晶体管及其制备方法 | |
| JPH077015A (ja) | ＧａＡｓ／ＧａＩｎＰ構造を含む半導体装置及びその形成方法 | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| JPH0845958A (ja) | ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法 | |
| JP2004342733A (ja) | 半導体装置の製造方法及びその製造方法による半導体装置 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| US20030138984A1 (en) | Chemistry for etching quaternary interface layers on InGaAsP mostly formed between GaAs and InxGa(1-x)P layers | |
| KR20060041459A (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| KR100860068B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2557430B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN113921598B (zh) | 一种hbt器件的金属连线方法 | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| KR20210058620A (ko) | 이종접합 바이폴라 트랜지스터 | |
| JP2001135642A (ja) | ヘテロ接合バイポーラトランジスタおよびその作製方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0298937A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2008218636A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100494559B1 (ko) | 에미터 렛지를 갖는 이종접합 쌍극자 트랜지스터 제조방법 | |
| CN118783230A (zh) | 一种光子集成芯片结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200214 |