JP2001035857A - 化合物ヘテロバイポーラトランジスタおよびその製造方法 - Google Patents

化合物ヘテロバイポーラトランジスタおよびその製造方法

Info

Publication number
JP2001035857A
JP2001035857A JP11205717A JP20571799A JP2001035857A JP 2001035857 A JP2001035857 A JP 2001035857A JP 11205717 A JP11205717 A JP 11205717A JP 20571799 A JP20571799 A JP 20571799A JP 2001035857 A JP2001035857 A JP 2001035857A
Authority
JP
Japan
Prior art keywords
base
emitter
layer
layer region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11205717A
Other languages
English (en)
Inventor
Shuji Asai
周二 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11205717A priority Critical patent/JP2001035857A/ja
Publication of JP2001035857A publication Critical patent/JP2001035857A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 ベース・エミッタ間の接合容量やリーク電流
をあまり増加させずに、再結合を抑制して電流増幅率の
低下を防ぐことができる化合物ヘテロバイポーラトラン
ジスタおよびその製造方法を提供する。 【解決手段】 半絶縁性GaAs基板上に、n形半導体
のコレクタ層領域と、p形半導体のベース層領域と、n
形半導体で禁制帯幅が大きくメサ形状のエミッタ層領域
とが記載順に積層され、メサ形状領域の外側のベース層
領域からp形不純物がエミッタ層領域及びコレクタ層領
域に拡散してp形となったベースコンタクト領域を有す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、化合物半導体の
ヘテロ接合を利用したバイポーラトランジスタおよびそ
の製造方法に関し、特に高周波性能及び信頼性を高めた
化合物ヘテロバイポーラトランジスタおよびその製造方
法に関する。
【0002】
【従来の技術】化合物半導体のヘテロ接合を利用したヘ
テロ接合バイポーラトランジスタ(HBT)は、エミッ
タ層にベース層より禁制帯幅の大きい半導体を用いてい
る。このため、禁制帯のエネルギ差でベース層にキャリ
アが注入され、ベースからエミッタへの少数キャリアの
逆注入が小さくなってエミッタ注入効率が高くなり、高
い電流利得が得られる。特に、化合物半導体では、電子
の方が正孔より移動度や拡散長が大きいため、電子を主
キャリアとしたnpn型が主に用いられる。また、ホモ
接合のように、ベース層のキャリア不純物濃度をエミッ
タ層に比べて数十倍以下に下げる必要がなく、ベース不
純物濃度を高めてベース抵抗を下げ、ベース幅を小さく
してベース走行時間を短くし、遮断周波数等の高周波性
能を高めることができる。
【0003】ところで、現実には、稼働により再結合が
増大して電流利得が低下するため、信頼性の低下をもた
らす。この信頼性低下の要因として、エミッタメサ側面
やこの外側の外部ベース表面におけるドライ加工の損傷
等による表面再結合が指摘される。
【0004】加工損傷による表面再結合を低減する方法
は2種類に大別される。第1は、外部ベース表面にエミ
ッタ層を薄く残して保護膜とするガードリング構造と呼
ばれるものである。エミッタ層を薄く残したガードリン
グ層は、空乏化する厚さに設定され、真性のベース領域
やエミッタ領域が直接影響を受けないようにする。例え
ば、1985年10月のアプライド・フィジクス・レタ
ーズ(AppliedPhysics Letter
s,47(8),15 October 1985,A
merican Institute of Phys
ics)の第47巻8号の839〜841ページに記載
されている。
【0005】第2は外部ベースにコンタクト領域を設け
てキャリア濃度を高め、空乏化しないようにすることで
再結合を抑制するものである。この発明はこの部類に属
するものであり、以下の従来例が知られている。
【0006】図9は従来例1に係る化合物ヘテロバイポ
ーラトランジスタの断面図、図10は従来例1に係る化
合物ヘテロバイポーラトランジスタの断面図、図11は
従来例2に係る化合物ヘテロバイポーラトランジスタの
断面図、図12は従来例3に係る化合物ヘテロバイポー
ラトランジスタの断面図、図13は従来例4に係る化合
物ヘテロバイポーラトランジスタの断面図、図14は従
来例5に係る化合物ヘテロバイポーラトランジスタの断
面図である。
【0007】従来例1は、図9に示すように、加工した
エミッタメサ1の側面に両側から斜めにイオン注入して
ベースコンタクト不純物2を形成するものである。一般
に、イオン注入はチャネリング防止で数度傾ける必要が
ある(特許2683552号(特開平1−273353
号公報)参照)。図10に示すようにイオン注入が一方
向のみで、影になりイオン注入を受けない側面は再結合
が生じ易く、電流増幅率が低下する。側面に確実にイオ
ン注入されるように両側から行い、高濃度化して空乏化
させないようにすることで再結合を抑制する。
【0008】従来例2は、図11に示すように、低いベ
ース抵抗を実現するため、エミッタメサを設けず、表面
エミッタ層を通してイオン注入を行いベースコンタクト
を設け、ベース層まで掘り込んでベース電極3を設ける
ものである。イオン注入でベースコンタクトを設けてエ
ミッタ層のAlGaAs表面にベース電極3のAuZn
を設けると、AlとAuが反応してコンタクト抵抗が大
きくなるため、エミッタのAlGaAs層をエッチング
除去した後、ベース層のGaAsにオーミック電極を設
ける(特許2506074号(特開昭61−28066
5号公報)参照)。
【0009】従来例3は、図12に示すように、エミッ
タメサや外部ベースの加工された表面での再結合を抑制
するため、エミッタメサ側面及び外部ベース表面に、高
抵抗或いはベース極性p形と同じ低濃度なp形半導体層
4を再成長で設けるものである。設けられた半導体層4
により、拡散電位で表面近傍に存在する正孔が減少し、
表面再結合が抑制される(特公平6−71003号(特
開昭62−141769号公報)参照)。
【0010】従来例4は、図13に示すように、外部ベ
ース表面の加工損傷による再結合電流を抑制するため、
外部ベースの表面に同一極性で浅いエネルギ準位の不純
物を高濃度に導入するものである。p形ベースに対する
不純物としてZnやMgを外部表面5に浅くイオン注
入、若しくはZnを拡散させる(特公平7−89557
号(特開平6−283540号公報)参照)。
【0011】従来例5は、図14に示すように、外部ベ
ース抵抗を小さくして高周波特性を向上させるため、n
形コレクタ層まで成長した後、p形ベースコンタクト領
域6をイオン注入で形成し、改めてp形ベース層とバン
ドギャップの大きいn形エミッタ層を再成長し、p形ベ
ースコンタクト領域6を覆うようにn形エミッタ層をエ
ミッタ領域に加工するものである。また、実施例にコレ
クタ層とエミッタ層を入れ替えてもよいことが述べられ
る(特開昭63−252475号公報参照)。
【0012】
【発明が解決しようとする課題】しかしながら、従来例
1〜3においては、ベース極性と同じ導電性半導体領域
がエミッタ領域の側面に広く設けられて、ベース・エミ
ッタ間の接合容量が大きくなり、高周波特性としての遮
断周波数が低下する。一方、エミッタ領域表面には、エ
ミッタ電極のために超高濃度の半導体層が設けられる。
この側面にベース型導電性半導体領域が接触すると、高
濃度同士の反対極性の接合のため、トンネリング等でオ
ーム性に近くなりリーク電流が増加して電流増幅率が低
下する。
【0013】従来例4においては、外部ベース表面は高
濃度化されて空乏化が生ぜず再結合が抑制されるが、エ
ミッタメサ側面への対策は施されていない。
【0014】従来例5においては、コレクタ側でベース
コンタクト領域がエミッタメサ端より内側に入り込む
が、ベース層を含む内側横方向にはベースコンタクトの
濃度勾配がつかない。また、薄いベース層以上を再成長
することは、再成長界面に酸化層や結晶性が悪い層が生
じ、キャリア再結合が増大するため、技術的な困難が多
い。
【0015】この発明の目的は、ベース・エミッタ間の
接合容量やリーク電流をあまり増加させずに、再結合を
抑制して電流増幅率の低下を防ぐことができる化合物ヘ
テロバイポーラトランジスタおよびその製造方法を提供
することである。
【0016】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る化合物ヘテロバイポーラトランジス
タは、基板上に、n形半導体のコレクタ層領域と、p形
半導体のベース層領域と、n形半導体で禁制帯幅が大き
くメサ形状のエミッタ層領域とが記載順に積層され、前
記メサ形状領域の外側のベース層領域からp形不純物が
前記エミッタ層領域及び前記コレクタ層領域に拡散して
p形となったベースコンタクト領域を有することを特徴
としている。
【0017】上記構成を有することにより、基板上に、
n形半導体のコレクタ層領域と、p形半導体のベース層
領域と、n形半導体で禁制帯幅が大きくメサ形状のエミ
ッタ層領域とが記載順に積層された、化合物ヘテロバイ
ポーラトランジスタは、メサ形状領域の外側のベース層
領域からp形不純物がエミッタ層領域及びコレクタ層領
域に拡散してp形となったベースコンタクト領域を有す
る。
【0018】これにより、ベース・エミッタ間の接合容
量やリーク電流をあまり増加させずに、再結合を抑制し
て電流増幅率の低下を防ぐことができる。
【0019】また、この発明に係る化合物ヘテロバイポ
ーラトランジスタの製造方法により、上記化合物ヘテロ
バイポーラトランジスタを製造することができる。
【0020】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。 (第1の実施の形態)図1は、この発明の第1の実施の
形態に係る化合物ヘテロバイポーラトランジスタ(HB
T)素子の断面図である。図1に示すように、化合物ヘ
テロバイポーラトランジスタ素子10は、半絶縁性Ga
As基板11上に、コレクタコンタクト層12、コレク
タ層13、ベース層14、第1エミッタ層15、第2エ
ミッタ層16、エミッタコンタクト層17、及びエミッ
タ電極18が、記載順に積層されている。
【0021】コレクタコンタクト層12は、キャリア濃
度が3×1018cm-3で厚さが500nmのn形GaA
sからなり、コレクタ層13は、キャリア濃度が5×1
16cm-3で厚さが500nmのn形GaAsからな
り、ベース層14は、キャリア濃度が1×1019cm-3
で濃度が60nmのp形GaAsからなる。
【0022】第1エミッタ層15は、キャリア濃度が3
×1017cm-3で濃度が100nmのn形AlxGa1-x
As(x:0.25)からなり、第2エミッタ層16
は、キャリア濃度が1×1018cm-3で濃度が200n
mのn形GaAsからなる。
【0023】エミッタコンタクト層17は、キャリア濃
度が2×1019cm-3で濃度が100nmのn形Inx
Ga1-xAs(x:0.5)からなり、エミッタ電極1
8は、厚さ300nmのWSiからなる。半導体層のキ
ャリア不純物は、n形がシリコンSi、p形が炭素Cで
ある。
【0024】単位フィンガのエミッタ電極18は2.5
×50μmで、第2エミッタ層16のn形GaAsまで
がメサ加工され、幅100nmのプラズマ成長SiNの
側壁19がある。この側壁19をマスクに、ベースコン
タクト20の亜鉛Znが第1エミッタ層15のn形Al
GaAsを通して拡散される。
【0025】表面の不純物濃度は1020cm-3に近く、
拡散の濃度勾配があり、先端での不純物濃度は1016
-3程度である。縦方向の拡散深さは約200nmでコ
レクタ層13のn形GaAsに達する。横方向もSiN
側壁19の下側を同程度に拡散し、エミッタメサ内の第
2エミッタ層16のn形GaAsの一部にも回り込む
が、超高キャリア濃度のInGaAsのエミッタコンタ
クト層17には達していない。
【0026】拡散で設けられたベースコンタクト20の
上に、エミッタメサから約0.5μm離れて幅2.5μ
mの、Ti−Moからなるベース電極21がある。ベー
スメサは、このベース電極21をマスクに等方的にエッ
チングされ、コレクタコンタクト層12のn形GaAs
が露出され、この上に、合金AuGeNiからなるコレ
クタ電極22が設けられる。
【0027】図示しないが、素子以外の領域はホウ素B
がイオン注入され、この欠陥で素子分離される。また、
増幅素子では、図中の横端面を対称として繰り返され
る。また、素子の表面は、プラズマ成長SiNの保護膜
で覆われ、低応力のプラズマ成長SiON膜に埋め込ま
れて平坦化され、各電極にスルーホールと配線が設けら
れる。
【0028】次に、図1に示したHBT素子構造の製造
方法を図2〜図6の工程断面図を用いて説明する。この
製造方法においては、各々の化合物半導体層を有機金属
化学気相成長法(MOVPE法)により形成する。な
お、図示しないが、成長始めに、厚さ300nmのアン
ドープi形GaAsバッファ層を成長させ、若しくはこ
のバッファ層の一部にi形AlGaAsを含ませて成長
させた後、n形GaAsのコレクタコンタクト層12か
らn形InGaAsのエミッタコンタクト層17まで成
長させる。その後、エミッタ電極18のWSiを厚さ3
00nmにスパッタ堆積する。
【0029】次に図2に示すように、先ず、表面にホト
レジスト膜23のレジストパターンを設け、SF6等の
ガスでエミッタ電極18のWSiをエッチングする、低
損傷性のドライエッチングを行なう。次に、BCl3
の塩素系ガスのみで、エミッタコンタクト層17のn形
InGaAsと第2エミッタ層16のn形GaAsの途
中まで、エッチングする。更に、BCl3等の塩素系ガ
スにSF6等の弗素系ガスを数十%添加してエッチング
を続け、第1エミッタ層15のn形AlGaAs表面で
自動停止させる。表面に弗化アルミニウムが生成するこ
とにより、自動的に停止する。その後、マスクとしたホ
トレジスト膜23を除去する。
【0030】次に図3に示すように、プラズマ成長のS
iN膜を150nm堆積し、CF4ガスを用いた低損傷
性のドライエッチングで側壁19に加工する。側面の厚
さは約100nmとなる。その後、燐酸と過酸化水素水
を純水で希釈したエッチング液で第1エミッタ層15の
n形AlGaAsを約30nm溶かす。これにより、ド
ライエッチングの損傷や汚染を除去し清浄な結晶面とす
る。
【0031】次に図4に示すように、この基板11の表
面に、亜鉛Znを気相拡散させ、ベースコンタクト20
を形成する。この場合、先ず、基板11を立てて気相拡
散装置(図示しない)の管内に設置し、空気を排出し
て、基板11付近の温度を600℃に上昇させる。次
に、塩化水素をアルゴンArと水素で希釈して流し、表
面の自然酸化層を数十nm溶かし清浄な結晶面とする。
次に、ジエチル亜鉛(C252ZnをArと水素で希
釈して、数十Paの減圧状態に保持する。これにより、
ジエチル亜鉛が熱分解して基板11の表面に付着し結晶
中に拡散する。約10分間で約200nm拡散するよう
に希釈割合を調整する。また、側壁19のSiN膜に酸
素の混入が多いと、界面をZnが異常拡散するため注意
が必要である。最後に、真空引きして表面に付着したZ
nを昇華させた後、希釈ガスを流して冷却し大気に戻
す。
【0032】次に図5に示すように、ベースコンタクト
20の上に、ベース電極21をリフトオフ形成する。ホ
トレジスト膜パターンを設け、厚さ50nmのチタンT
iと厚さ150nmのモリブデンMoを蒸着し、有機溶
剤中に浸漬し超音波を加えてホトレジストを溶かし、余
分な金属膜を除く。その後の熱処理で、TiがGaAs
中に拡散してトンネリング・オーミックが形成される。
【0033】次に図6に示すように、エミッタメサを覆
うように、ベース電極21にかけてホトレジスト膜24
を設け、前記の湿式エッチングによりGaAsを約70
0nmエッチングし、コレクタコンタクト層12のn形
GaAsを露出する。その後、ベース電極21をマスク
として、この下側のベースコンタクト20とコレクタ層
13がサイドエッチングされる。
【0034】サイドエッチングにより、ベースコンタク
ト20に接触するベース電極21の寸法が約1.5μm
と狭まるが、コンタクトはまだ十分に得られる。高周波
性能には、フィンガ状電極への給電配線の抵抗による電
圧降下の方が影響し易い。このサイドエッチングによ
り、ベース・コレクタ間の接合面積が削減され寄生容量
が低減する。
【0035】また、外部ベースを通しイオン注入を行っ
て欠陥を生じさせ、コレクタのキャリア濃度を低減して
寄生容量を削減する方法が知られているが、結晶欠陥が
信頼性に影響するためここでは採用していない。また、
コレクタ層13の側面をドライ加工ではなく湿式エッチ
ングすることで、損傷や汚染を生じさせずコレクタ耐圧
や信頼性を高めている。
【0036】次に、素子領域を厚いホトレジスト膜で覆
い、ホウ素Bをイオン注入して欠陥を生じさせることに
より、素子外のコレクタコンタクト層を高抵抗化させ、
素子分離する。コレクタコンタクト層12上にコレクタ
電極22のAuGeNiをリフトオフ形成し、合金化の
熱処理をすることでオーミック電極とすると、HBT構
造が得られる(図1参照)。
【0037】この後、保護膜として、プラズマ成長のS
iN膜を厚さ100nm成長させる。層間膜として、酸
素を添加し応力緩和したプラズマ成長のSiON膜を2
μm堆積し、ホトレジスト膜を塗布してエッチバックの
ドライエッチングすることにより、SiON膜の表面を
平坦化する。
【0038】次に、各電極にスルーホールを設ける。コ
レクタ電極22は深いため、開口形成を2段階とする。
第1段階として、各電極の位置に、長方形の開口パター
ンのあるホトレジストでベース電極21の深さまでドラ
イ加工で開口し、コレクタ電極22に対しては広い開口
を途中の深さまで設ける。第2段階として、コレクタ電
極22だけの開口パターンのホトレジスト膜を設けて、
残りのSiON膜を開口する。
【0039】配線金属としてTi−Pt−Auをスパッ
タ堆積し、配線箇所にAuメッキを施し、余分な箇所の
金属をイオンミリングで除去して、配線を形成する。更
に、絶縁膜と多層配線を形成し、各フィンガの電極配線
をボンディングパッドに集める。
【0040】次に、基板11の裏面を研磨して厚さ約1
00μmに薄くし、裏面にTi−Auの接地金属をスパ
ッタ形成し、ダイシングしてチップとする。このチップ
をパッケージにはんだ付けし、Auワイヤでボンディン
グ接続する。
【0041】信頼性の比較実験として、ベースコンタク
ト20のZn拡散深さを、従来例4のようにベース層1
4より浅い50nm程度の場合と、この発明による深く
横に広い場合を比較した。
【0042】この発明に係るHBT素子10は、2.5
×50μmのエミッタフィンガが8本で、エミッタ面積
1000μm2 である。また、異常発振が生じないよう
に、インダクタとキャパシタを付加して回路対策した。
バイアス条件として、コレクタ電圧が3.0V、コレク
タ電流密度が2×104Acm-2で、接合温度を250
℃とした。試験素子は各10本用意した。
【0043】初期の電流利得は両者共に約80であっ
た。ベースコンタクトが浅い従来例の場合、電流利得の
50%減少(半減)が数百時間であったが、この発明の
ように、ベースコンタクトが深く横に広い場合は、20
00時間でも電流利得の減少が10%以下に留まった。
従って、この発明に係るHBT素子10の素子構造の有
効性が認められる。
【0044】なお、高い信頼性が確保される他の要因と
して、ベース層14の炭素濃度を1×1019cm-3と一
般に比べて低く設定していることがある。周期表の第4
族の炭素は、第5族のAs格子位置にあってp形となる
が、この支援をする水素が抜けるとAs空孔や格子間A
s等の格子欠陥が生じること、若しくは炭素がGa格子
位置に移ってn形化することが推定された。
【0045】これらの現象は、炭素濃度が1×1020
-3に近づく程生じ易いと考えられ、一般に炭素濃度
は、5×1019cm-3程度に設定されるが、この濃度を
下げた。その他の要因として、ベースコンタクト(外部
ベース)の下のコレクタ層13に、キャリア濃度を下げ
るイオン注入の欠陥を生じさせてないこと、コレクタ層
13の側面に損傷を生じさせないように湿式エッチング
を用いていること等がある。
【0046】高周波性能等を1本のエミッタフィンガ素
子で比較実験した。実験に際し、Zn拡散の深さを、5
0nm、200nm、300nm、400nmとに変化
させた。200nmがこの発明による実施条件である。
【0047】Zn拡散の深さが400nmになると、ベ
ース・エミッタ間の順方向電圧が下がってオーミックな
特性に近づき、電流利得が小さかった。これは、拡散Z
nがエミッタコンタクト層17のInGaAsに到達し
たためと考えられる。
【0048】これ以外の50nm、200nm、300
nmの深さでは、深くなるに従い電流利得は78、8
3、75と変化した。遮断周波数ftは68、72、6
3GHzと変化した。ベースコンタクト20の深さが5
0nmから200nmへと深くなることにより、ベース
濃度を1×1019cm-3と一般より低く設定したので横
方向のZn拡散でベースコンタクト20が改善され寄生
抵抗が下がるため、電流利得と遮断周波数が向上したも
のと考えられる。また、拡散層は緩やかな濃度勾配を有
し、先端では濃度が低く急峻なpn接合ではないため、
接合容量がそれほど大きくならないと考えられる。
【0049】ベースコンタクト20の深さが200nm
から300nmへと更に深くなると、拡散ZnがInG
aAsエミッタコンタクト層17に近づくため、ベース
順方向電圧は下がり、リーク電流が増加する傾向にあ
る。また、遮断周波数の低下は、等価的な寄生容量の増
加が認められる。Zn拡散が深いものは、等価的に従来
例1〜3の構造に近い。エミッタメサの側面をp形のベ
ースコンタクトが覆うと寄生容量が増加して高周波特性
が悪化するため、この発明の素子構造の有効性が認めら
れる。 (第2の実施の形態)この第2の実施の形態において
は、エミッタ・ベース間にワイドギャップで薄いアンド
ープ層を設けることにより、エミッタ注入効率を高めこ
の間の接合容量を低減する。ベース・コレクタ間に薄い
アンドープ層を設けることにより、この間の接合容量を
低減しコレクタ耐圧を向上させる。この原理は、特公平
6−12778号(特開昭63−90848号公報)に
紹介されている。
【0050】図7は、この発明の第2の実施の形態に係
る化合物ヘテロバイポーラトランジスタ(HBT)素子
の断面図である。図7に示すように、このHBT素子2
5は、半絶縁性GaAs基板11上に、コレクタコンタ
クト層12、第1コレクタ層26、第2コレクタ層2
7、ベース層14、エミッタバリア層28、第1エミッ
タ層15、第2エミッタ層16、エミッタコンタクト層
17、及びエミッタ電極18が、記載順に積層されてい
る。
【0051】コレクタコンタクト層12は、キャリア濃
度が3×1018cm-3で厚さが500nmのn形GaA
sからなり、第1コレクタ層26は、キャリア濃度が5
×1016cm-3で濃度が500nmのn形GaAsから
なり、第2コレクタ層27は、厚さが50nmの無添加
i形GaAsからなる。
【0052】ベース層14は、キャリア濃度が1×10
19cm-3で厚さが60nmのp形GaAsからなり、エ
ミッタバリア層28は、厚さが10nmのi形Inx
1-xP(x:0.4)からなり、第1エミッタ層15
は、キャリア濃度が3×1017cm-3で厚さが100n
mのn形AlxGa1-xAs(x:0.25)からなる。
【0053】第2エミッタ層16は、キャリア濃度が1
×1018cm-3で厚さが200nmのn形GaAsから
なり、エミッタコンタクト層17は、キャリア濃度が2
×1019cm-3で厚さが100nmのn形InxGa1-x
As(x:0.5)からなり、エミッタ電極18は、厚
さが300nmのWSiからなる。
【0054】即ち、このHBT素子25は、i形GaA
sの第2コレクタ層17とi形InGaPのエミッタバ
リア層18が追加挿入されている他は、HBT素子10
と同様の構成を有している。
【0055】また、第2エミッタ層16のn形GaAs
までがメサ加工され、幅100nmのプラズマ成長Si
Nの側壁19を有し、この側壁19をマスクに、ベース
コンタクト20のZnが第1エミッタ層15のn形Al
GaAsを通して拡散させることは、HBT素子10の
場合と同様である。
【0056】このような薄いアンドープ層を挿入するこ
とにより、電流利得は83が85に、遮断周波数ftは
72GHzが80GHzに、コレクタ耐圧は13Vから
約25Vに向上した。
【0057】電流利得は、エミッタ側のアンドープ・ワ
イドギャップ層で高められるが、コレクタ側のアンドー
プ層で下げられるので、差し引きした電流利得の増加は
少ない。ベース層14の両側にアンドープ層を挿入する
ことで、接合容量が低減され遮断周波数は大きく向上す
る。
【0058】また、コレクタ側のアンドープ層の効果で
コレクタ耐圧は向上する。ベースコンタクトのZnがア
ンドープ層にも拡散するが、拡散の先端に近く不純物濃
度としては低いことから、接合容量の増大やコレクタ耐
圧への影響が小さいと考えられる。
【0059】高温通電の信頼度を確認するために、コレ
クタ電流密度を2×104Acm-2から5×104Acm
-2へと高め、接合温度を250℃に設定して試験を行っ
た。この信頼度試験において2000時間経過しても、
電流利得が10%以下の減少に留まっている。薄いアン
ドープ層を挿入しコレクタ耐圧を向上させた効果が反映
していると考えられる。 (第3の実施の形態)上記各実施の形態では、エミッタ
のメサが上部の素子構造で説明してきたが、逆に、コレ
クタのメサが上部の素子構造においても、同様の効果を
得ることが可能である。コレクタメサが上部の場合、ミ
ラー効果で増倍されるベース・コレクタ間容量を低減す
るのに有効である。
【0060】図8は、この発明の第3の実施の形態に係
る化合物ヘテロバイポーラトランジスタ(HBT)素子
の断面図である。図8に示すように、このHBT素子3
0は、半絶縁性GaAs基板11上に、エミッタコンタ
クト層31、第1エミッタ層32、第2エミッタ層3
3、エミッタバリア層34、ベース層35、第1コレク
タ層36、第2コレクタ層37、コレクタコンタクト層
38、及びコレクタ電極39が、記載順に積層されてい
る。
【0061】エミッタコンタクト層31は、キャリア濃
度が3×1018cm-3で厚さが500nmのn形GaA
sからなり、第1エミッタ層32は、キャリア濃度が1
×1018cm-3で厚さが200nmのn形GaAsから
なり、第2エミッタ層33は、キャリア濃度が3×10
17cm-3で厚さが100nmのn形AlxGa1-xAs
(x:0.25)からなる。
【0062】エミッタバリア層34は、厚さが10nm
のi形InxGa1-xP(x:0.4)からなり、ベース
層35は、キャリア濃度が1×1019cm-3で厚さが6
0nmのp形InxGa1-xAs(x:0.07)からな
り、第1コレクタ層36は、厚さが50nmのi形In
xGa1-xAs(x:0.10)からなる。
【0063】第2コレクタ層37は、キャリア濃度が5
×1016cm-3で厚さが500nmのn形GaAsから
なり、コレクタコンタクト層38は、キャリア濃度が2
×1019cm-3で厚さが100nmのn形InxGa1-x
As(x:0.5)からなり、コレクタ電極39は、厚
さが300nmのWSiからなる。
【0064】2.5×50μmのコレクタ電極39に対
し、第2コレクタ層37のn形GaAsまでがメサ加工
され、幅100nmのプラズマ成長SiNの側壁19が
設けられる。塩素系ガスと弗素系ガスを混合した低損傷
ドライエッチングを行い、第1コレクタ層36のi形I
nGaAsで停止させる。
【0065】側壁19をマスクに、ベースコンタクト2
0のZnを第1コレクタ層36のi形InGaAsを通
して拡散させる。拡散で設けられたベースコンタクト2
0の上に、エミッタメサから約0.5μm離れて幅が
2.5μmの、Ti−Moからなるベース電極21があ
る。
【0066】ベースメサは、このベース電極をマスクに
等方的に湿式エッチングされて、エミッタコンタクト層
31のn形GaAsが露出され、この上に、合金AuG
eNiからなるエミッタ電極40が設けられる。
【0067】図示しないが、素子以外の領域はホウ素B
がイオン注入され、この欠陥で素子分離される。また、
素子の表面は、プラズマ成長SiNの保護膜で覆われ、
低応力のプラズマ成長SiON膜に埋め込まれて平坦化
され、各電極にスルーホールと配線が設けられる。
【0068】このHBT素子30は、HBT素子25の
エミッタとコレクタの上下をほぼ逆転させており、HB
T素子30のコレクタ上部では、電流利得が82、遮断
周波数ftが77GHz、コレクタ耐圧が約30Vであ
った。HBT素子25のエミッタ上部では、電流利得が
85、遮断周波数ftが80GHz、コレクタ耐圧が約
25Vであったことから、コレクタ耐圧が向上し、電流
利得と遮断周波数は少し低下している。
【0069】これは、エミッタ層のキャリア濃度がコレ
クタ層より高いため、ベースコンタクトとの寄生容量と
リーク電流の増加が大きく、電流利得と遮断周波数が低
下したと考えられる。一方、コレクタ層とベースコンタ
クトの接合面積が大幅に少なくなるため、コレクタ耐圧
が向上したと考えられる。
【0070】上記各実施の形態では、縦方向の半導体層
構造として、ベース層とエミッタ層或いはコレクタ層の
間に薄いアンドープ層を挿入した構造、コレクタメサを
上部にした構造を有するHBT素子を説明したが、これ
に限らず、HBT素子の目的や機能に応じて半導体層を
付加したり変化させた構造としてもよい。
【0071】例えば、エミッタの結晶組成をベース境界
から変化させる傾斜エミッタ構造、ベース層内でコレク
タ側に向けてバンドギャップを小さくするように結晶組
成を変化させた傾斜ベース構造、ベース層等の結晶種類
を変化させて繰り返し積層した超格子構造等がある。ま
た、化合物半導体としてGaAs系を取り上げたが、I
nP系でも同様に対応することができる。
【0072】また、ベースコンタクトは、亜鉛Znの減
圧気相拡散で説明したが、これに限るものではなく、純
金属の亜鉛や酸化亜鉛を蒸着し熱拡散させる固相拡散で
もよい。更に、拡散を緩やかにするために結晶成分のA
sやPを拡散源に含ませてもよい。
【0073】ベースコンタクトの形成は、従来技術にあ
るイオン注入でもよく、この場合、BeやMg等のp形
不純物を浅くイオン注入し、電気炉で熱処理を行い、時
間を長く設定することで拡散させる。GaAsやInP
等の化合物半導体において、BeやMg等のp形不純物
は600℃台で活性化し拡散し易く、この程度の温度で
は結晶層が拡散し崩れてしまうことも少ない。
【0074】この発明は、第1の実施の形態の比較実験
で述べたように、従来例4の実施検討に際し、外部ベー
スにZnを拡散させる深さをベース層の表面だけでなく
より深くした場合に、電流利得や信頼性が改善されるこ
とから見い出された。この条件に基づくHBT素子の断
面を透過型電子顕微鏡(TEM)で観察すると、拡散は
GaAsベース層を通して縦方向のn形GaAsコレク
タ側だけでなく、エミッタメサの横方向内側のGaAs
ベース層やAlGaAsエミッタ層の一部にも達してい
た。この横方向の拡散が特性改善の主要因と考えられ
る。
【0075】ベースコンタクトがエミッタメサの内側に
拡散されていない従来例4の場合、エミッタメサ角は、
ベース電流がエミッタへ方向を変えるため電界集中が生
じ易いと考えられる。また、ドライ加工損傷によるキャ
リア濃度低下や表面のピンニング等により、エミッタメ
サの側面に表面空乏層が伸びる。メサ角での電界集中に
より、空乏層内での再結合が促進されてベース電流がエ
ミッタへ流入し、コレクタへの電流がこの角へ引き寄せ
られるため、電界集中が更に高まって電力集中となり、
メサ角での結晶劣化が進むと考えられる。
【0076】つまり、ベースコンタクトをエミッタメサ
の内側に拡散させることで、メサ角での電界や電力の集
中が抑制される。コンタクト領域の形成により、端部で
等価的なベース層が厚くなってコレクタへの電流が端部
を流れ難くなるため、ドライ加工損傷を受けたエミッタ
メサ角でのトラップと電界集中が緩和される。また、ベ
ースコンタクトで高濃度p形化されるため空乏層が縮小
され、メサ角での再結合が抑制されて電流利得が向上す
る。
【0077】そして、エミッタメサの内側に拡散するこ
とにより、ベース層へ接続する抵抗成分が低減され、ま
た、ベースコンタクト領域が厚いため電流が奥まで回り
込み、ベース電極の接触抵抗が低減される。一方、p形
のベースコンタクトは、n形のエミッタ側面を広く覆わ
ずエミッタメサ角の近傍だけを覆うため、エミッタメサ
の側面全体がベース極性にならず、ベース・エミッタ容
量やリーク電流の増大が抑えられる。これらベースコン
タクト抵抗の低減とベース容量の増大抑制とで、高周波
特性が確保される。
【0078】従って、この発明に係る化合物ヘテロバイ
ポーラトランジスタ(HBT)は、ベースコンタクトを
エミッタ等の内側に拡散させて、再結合に関するエミッ
タ層側にも設けることにより、再結合を抑制して電流増
幅率を向上させ、信頼性を向上させることができる。ま
た、ベース層を含む内側横方向にもベースコンタクトの
濃度勾配を有するため、ベース・エミッタ間の接合容量
やリーク電流をあまり増加させずに、高周波性能を確保
することができる。
【0079】
【発明の効果】以上説明したように、この発明によれ
ば、基板上に、n形半導体のコレクタ層領域と、p形半
導体のベース層領域と、n形半導体で禁制帯幅が大きく
メサ形状のエミッタ層領域とが記載順に積層された、化
合物ヘテロバイポーラトランジスタは、メサ形状領域の
外側のベース層領域からp形不純物がエミッタ層領域及
びコレクタ層領域に拡散してp形となったベースコンタ
クト領域を有するので、ベース・エミッタ間の接合容量
やリーク電流をあまり増加させずに、再結合を抑制して
電流増幅率の低下を防ぐことができる。
【0080】また、この発明に係る化合物ヘテロバイポ
ーラトランジスタの製造方法により、上記化合物ヘテロ
バイポーラトランジスタを製造することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係る化合物ヘテ
ロバイポーラトランジスタ素子の断面図である。
【図2】図1に示したHBT素子構造の製造方法の工程
断面図である。
【図3】図1に示したHBT素子構造の製造方法の工程
断面図である。
【図4】図1に示したHBT素子構造の製造方法の工程
断面図である。
【図5】図1に示したHBT素子構造の製造方法の工程
断面図である。
【図6】図1に示したHBT素子構造の製造方法の工程
断面図である。
【図7】この発明の第2の実施の形態に係る化合物ヘテ
ロバイポーラトランジスタ素子の断面図である。
【図8】この発明の第3の実施の形態に係る化合物ヘテ
ロバイポーラトランジスタ素子の断面図である。
【図9】従来例1に係る化合物ヘテロバイポーラトラン
ジスタの断面図である。
【図10】従来例1に係る化合物ヘテロバイポーラトラ
ンジスタの断面図である。
【図11】従来例2に係る化合物ヘテロバイポーラトラ
ンジスタの断面図である。
【図12】従来例3に係る化合物ヘテロバイポーラトラ
ンジスタの断面図である。
【図13】従来例4に係る化合物ヘテロバイポーラトラ
ンジスタの断面図である。
【図14】従来例5に係る化合物ヘテロバイポーラトラ
ンジスタの断面図である。
【符号の説明】
10,25,30 化合物ヘテロバイポーラトランジス
タ素子 11 半絶縁性GaAs基板 12,38 コレクタコンタクト層 13 コレクタ層 14,35 ベース層 15,32 第1エミッタ層 16,33 第2エミッタ層 17,31 エミッタコンタクト層 18,40 エミッタ電極 19 側壁 20 ベースコンタクト 21 ベース電極 22,39 コレクタ電極 23,24 ホトレジスト膜 26,36 第1コレクタ層 27,37 第2コレクタ層 28,34 エミッタバリア層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板上に、n形半導体のコレクタ層領域
    と、p形半導体のベース層領域と、n形半導体で禁制帯
    幅が大きくメサ形状のエミッタ層領域とが記載順に積層
    され、 前記メサ形状領域の外側のベース層領域からp形不純物
    が前記エミッタ層領域及び前記コレクタ層領域に拡散し
    てp形となったベースコンタクト領域を有することを特
    徴とする化合物ヘテロバイポーラトランジスタ。
  2. 【請求項2】基板上に、n形半導体で禁制帯幅の大きい
    エミッタ層領域と、p形半導体のベース層領域と、n形
    半導体のメサ形状のコレクタ層領域とが記載順に積層さ
    れ、 前記メサ形状領域の外側のベース層領域からp形不純物
    が前記エミッタ層領域及び前記コレクタ層領域に拡散し
    てp形となったベースコンタクト領域を有することを特
    徴とする化合物ヘテロバイポーラトランジスタ。
  3. 【請求項3】前記ベースコンタクト領域の拡散層は濃度
    勾配を有することを特徴とする請求項1または2に記載
    の化合物ヘテロバイポーラトランジスタ。
  4. 【請求項4】前記エミッタ層領域と前記ベース層領域の
    間、或いは前記コレクタ層領域と前記ベース層領域の間
    に、キャリア不純物が無添加の半導体層を挿入したこと
    を特徴とする請求項1から3のいずれかに記載の化合物
    ヘテロバイポーラトランジスタ。
  5. 【請求項5】基板上に、n形半導体のコレクタ層領域と
    p形半導体のベース層領域とn形半導体で禁制帯幅が大
    きくメサ形状のエミッタ層領域と、或いはn形半導体で
    禁制帯幅の大きいエミッタ層領域とp形半導体のベース
    層領域とn形半導体のメサ形状のコレクタ層領域とを積
    層する工程と、 前記メサ形状領域の外側のベース層領域からp形不純物
    が前記エミッタ層領域及び前記コレクタ層領域に拡散し
    てp形となったベースコンタクト領域を形成する工程と
    を有することを特徴とする化合物ヘテロバイポーラトラ
    ンジスタの製造方法。
  6. 【請求項6】前記ベースコンタクト領域は、気相拡散若
    しくは固相拡散若しくはイオン注入後の加熱拡散により
    形成されることを特徴とする請求項5に記載の化合物ヘ
    テロバイポーラトランジスタの製造方法。
JP11205717A 1999-07-21 1999-07-21 化合物ヘテロバイポーラトランジスタおよびその製造方法 Pending JP2001035857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11205717A JP2001035857A (ja) 1999-07-21 1999-07-21 化合物ヘテロバイポーラトランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11205717A JP2001035857A (ja) 1999-07-21 1999-07-21 化合物ヘテロバイポーラトランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2001035857A true JP2001035857A (ja) 2001-02-09

Family

ID=16511532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11205717A Pending JP2001035857A (ja) 1999-07-21 1999-07-21 化合物ヘテロバイポーラトランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2001035857A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202862A (ja) * 2005-01-19 2006-08-03 Sony Corp ヘテロ接合半導体装置及びその製造方法
JP2011503871A (ja) * 2007-11-09 2011-01-27 クリー・インコーポレーテッド メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス
KR20110096142A (ko) * 2008-12-01 2011-08-29 크리, 인코포레이티드 전류 시프팅 영역들을 갖는 반도체 장치들 및 관련 방법들
US8460977B2 (en) 2008-08-11 2013-06-11 Cree, Inc. Mesa termination structures for power semiconductor devices and methods of forming power semiconductor devices with mesa termination structures
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
CN110797401A (zh) * 2019-11-29 2020-02-14 厦门市三安集成电路有限公司 晶体管及其制备方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202862A (ja) * 2005-01-19 2006-08-03 Sony Corp ヘテロ接合半導体装置及びその製造方法
JP2011503871A (ja) * 2007-11-09 2011-01-27 クリー・インコーポレーテッド メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8460977B2 (en) 2008-08-11 2013-06-11 Cree, Inc. Mesa termination structures for power semiconductor devices and methods of forming power semiconductor devices with mesa termination structures
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
JP2012510718A (ja) * 2008-12-01 2012-05-10 クリー インコーポレイテッド 電流シフト領域を有する半導体デバイスおよび関連方法
KR101630895B1 (ko) * 2008-12-01 2016-06-15 크리, 인코포레이티드 전류 시프팅 영역들을 갖는 반도체 장치들 및 관련 방법들
KR20110096142A (ko) * 2008-12-01 2011-08-29 크리, 인코포레이티드 전류 시프팅 영역들을 갖는 반도체 장치들 및 관련 방법들
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US9570560B2 (en) 2009-05-12 2017-02-14 Cree, Inc. Diffused junction termination structures for silicon carbide devices
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
US9385182B2 (en) 2011-02-10 2016-07-05 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
CN110797401A (zh) * 2019-11-29 2020-02-14 厦门市三安集成电路有限公司 晶体管及其制备方法

Similar Documents

Publication Publication Date Title
US7728357B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
WO2006003845A1 (ja) ヘテロ接合バイポーラトランジスタ
US6426266B1 (en) Manufacturing method for an inverted-structure bipolar transistor with improved high-frequency characteristics
US6885042B2 (en) Hetero-junction bipolar transistor and a manufacturing method of the same
EP0855748A1 (en) Heterojunction field effect transistor and method of fabricating the same
JP2001035857A (ja) 化合物ヘテロバイポーラトランジスタおよびその製造方法
US7176098B2 (en) Semiconductor element and method for fabricating the same
JP2003163218A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP3565274B2 (ja) バイポーラトランジスタ
CN111211176B (zh) 一种氮化镓基异质结集成器件结构及制造方法
CN113363320B (zh) 降低栅极漏电的p-GaN栅增强型GaN-HEMT器件及其制作方法
JP2001230261A (ja) 半導体装置及びその製造方法
JP2002016076A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP3859149B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP4405060B2 (ja) ヘテロ接合型バイポーラトランジスタ
JP4558161B2 (ja) ヘテロ接合型バイポーラトランジスタの製造方法
JP2005159112A (ja) 半導体装置および半導体装置の製造方法
JP4092597B2 (ja) 半導体装置及びその製造方法
JP3350426B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP3857609B2 (ja) 化合物半導体装置の製造方法
JP5290909B2 (ja) ヘテロ接合バイポーラトランジスタの製法
JP3228431B2 (ja) コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法
CN116759423A (zh) 半导体器件及其制造方法
CN116130523A (zh) 一种pin结垂直二极管及其制备方法
KR20210058620A (ko) 이종접합 바이폴라 트랜지스터