WO2006003845A1 - ヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
WO2006003845A1
WO2006003845A1 PCT/JP2005/011606 JP2005011606W WO2006003845A1 WO 2006003845 A1 WO2006003845 A1 WO 2006003845A1 JP 2005011606 W JP2005011606 W JP 2005011606W WO 2006003845 A1 WO2006003845 A1 WO 2006003845A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
bipolar transistor
heterojunction bipolar
base layer
emitter
Prior art date
Application number
PCT/JP2005/011606
Other languages
English (en)
French (fr)
Inventor
Yasuhiro Oda
Kenji Kurishima
Haruki Yokoyama
Takashi Kobayashi
Original Assignee
Nippon Telegraph And Telephone Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph And Telephone Corporation filed Critical Nippon Telegraph And Telephone Corporation
Priority to US10/560,756 priority Critical patent/US7242038B2/en
Priority to EP05765094A priority patent/EP1662557B1/en
Priority to CA2529595A priority patent/CA2529595C/en
Priority to JP2006523763A priority patent/JP4575378B2/ja
Publication of WO2006003845A1 publication Critical patent/WO2006003845A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Definitions

  • the present invention relates to a heterojunction bipolar transistor having a base made of GaAsSb.
  • GaAsSb is attracting attention as a compound semiconductor that serves as a base layer material for an InP heterojunction bipolar transistor (HBT)! GaAsSb is lattice matched to the InP substrate in the composition of GaAs Sb. GaAsS on base
  • the InPZGaAsSb-based HBT structure is designed to reduce the conduction band edge discontinuity ( ⁇ Ec) between the emitter Z base and further reverse the The potential of the conduction band edge> the potential of the base conduction band edge).
  • ⁇ Ec conduction band edge discontinuity
  • the potential of the conduction band edge of the base layer is made lower than that of GaAs Sb.
  • the above (1) can be realized by increasing the As yarn length x of the GaAs Sb base layer to more than 0.51 ⁇ (1- ⁇ )
  • the increase in tensile strain has a new problem that when a layer structure is formed by metal organic chemical vapor deposition (MOCVD), the hydrogen inertness resistance of the carbon acceptor in carbon-doped GaAsSb is greatly impaired. Arise.
  • MOCVD metal organic chemical vapor deposition
  • the above (2) is a method using In Al As lattice-matched to InP (for example, literature
  • the present invention has been made to solve the above-described problems.
  • the emitter Z base The purpose is to allow a heterojunction bipolar transistor using GaAsSb as the base to reduce the current gain and operate at higher speeds by reducing the capacitive component near the interface.
  • the heterojunction bipolar transistor according to the present invention is basically a heterojunction bipolar transistor structure having a GaAsSb-based material in the base layer, and a material containing In, Al, and P in at least one layer in the emitter layer.
  • the hetero-junction bipolar transistor structure is composed of: at least Ga as a constituent element of the compound semiconductor forming the base layer.
  • the compound semiconductor element containing As and Sb and forming the emitter layer contains at least In, A1 and P. As a result, the potential of the emitter layer can be made higher at the interface between the emitter layer and the base layer at the conduction band edge.
  • a heterojunction bipolar transistor includes a substrate composed of InP, a collector layer formed on the substrate and composed of a compound semiconductor cover containing indium and phosphorus, A base layer formed on a collector layer and made of a p-type compound semiconductor containing gallium, arsenic, and antimony, and an n-type formed on the base layer and containing indium, aluminum, and phosphorus.
  • the composition ratio of indium and aluminum in the emitter layer is at least the potential at the conduction band edge on the base layer side of the emitter layer. The composition ratio is in the above range.
  • At least one of the base layers is GaAs
  • At least one layer of Sb or emitter layer uses InAl (y) P, and the above X and y have mixed crystal composition.
  • Each composition may be in the range of 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1. Also, if the range of composition X is 0.2 ⁇ x ⁇ 0.8 and the range of y is 0 ⁇ y ⁇ 0.5! Also, the relationship between x and y should be 0.49 x + 1. 554y ⁇ 0.25. Thread and formation range force of x and y 0. 45 ⁇ x ⁇ 0. 55, 0 ⁇ y ⁇ 0. 25, relation force of x and y ⁇ ). 49x + l. 554y ⁇ 0. 36 If you become!
  • the composition ratio of A1 in the emitter layer may be a graded composition that decreases as the base layer force increases. Further, the composition ratio of As in the base layer may be a gradient composition that decreases as the emitter layer force increases.
  • the collector layer may be configured with a compound semiconductor force including indium, aluminum, and phosphorus.
  • the base layer is composed of GaAs Sb force
  • the collector layer is composed of In Al P
  • x and z are mixed ⁇ (1- ⁇ ) (l-z) ⁇
  • each composition may be in the range of 0 ⁇ X ⁇ 1, 0 ⁇ ⁇ 1. Also, the range of ⁇ is 0 ⁇ 0.18, and the relationship between X and ⁇ is 0.49x + l.554y ⁇ 0.36!
  • the composition ratio of A1 in the collector layer decreases as the base layer force increases. It is also possible to make a slanted thread.
  • each layer may be formed by a metal organic vapor phase growth method, and the base layer may be added with carbon as a dopant.
  • the base layer is formed at a growth temperature of 80 ° C or higher, the ratio of carbon acceptors that are inactivated by hydrogen is suppressed to 15% or lower. .
  • the emitter layer is composed of a compound semiconductor made of indium, aluminum, and phosphorus.
  • Emitter Z-based AEc can be reduced and reversed.
  • heterojunction using GaAsSb as the base such as reducing the capacitance component at the Emitter Z base interface and increasing the current amplification factor without compromising the resistance to hydrogen deactivation of GaAsSb and device reliability.
  • the bipolar transistor has an excellent effect that the decrease in current gain is suppressed and the bipolar transistor can operate at a higher speed.
  • FIG. 1 is a schematic cross-sectional view showing a configuration example of a heterojunction bipolar transistor in an embodiment of the present invention.
  • FIG. 2 is a schematic diagram of the band lineup from the emitter layer 7 to the base layer 4.
  • Figure 3 shows a heterojunction bipolar transistor using an In Al P emitter layer.
  • FIG. 5 is a characteristic diagram comparing the base current I of a Gummel-plot with a heterojunction bipolar transistor using an emitter layer composed of InP and InP.
  • FIG. 4 shows the composition x in In Al P / GaAs Sb of the present invention.
  • FIG. 5B is a cross-sectional view showing a configuration example of another heterojunction bipolar transistor in the embodiment of the present invention.
  • FIG. 5A shows another heterojunction bipolar transistor according to an embodiment of the present invention.
  • Figure 6 shows a heterojunction bipolar transistor using an In Al P emitter layer.
  • FIG. 6 is a characteristic diagram comparing the Gummel plots of a heterojunction bipolar transistor using an emitter layer and an emitter layer made of InP.
  • FIG. 7 is a characteristic diagram showing collector current I-current gain characteristics.
  • FIG. 8 is a cross-sectional view showing a configuration example of another heterojunction bipolar transistor according to an embodiment of the present invention.
  • FIG. 9 is a characteristic diagram comparing the Gummel plot with a heterojunction bipolar transistor using an emitter layer made of ⁇ and a heterojunction bipolar transistor using an emitter layer made of InP.
  • FIG. 10 is a characteristic diagram showing current gain characteristics of the heterojunction bipolar transistor shown in FIG.
  • FIG. 11 is a cross-sectional view showing a configuration example of another heterojunction bipolar transistor in the embodiment of the present invention.
  • FIG. 12 is a schematic diagram of the band lineup to the base layer force collector layer when a boundary layer mainly composed of InSb is formed at the GaAsSbZlnP interface.
  • FIG. 13 is a schematic diagram of a band lineup from the base layer to the collector layer in the heterojunction bipolar transistor shown in FIG. 11.
  • FIG. 14 is a schematic diagram of a type-end lineup that also has two types of semiconductor power.
  • FIG. 15 is a schematic diagram of a type-II band lineup that also has two types of semiconductor power.
  • FIG. 16 is a schematic diagram of a bandline nap in a heterojunction of an InP emitter layer and a GaAsSb base layer.
  • FIG. 1 is a schematic cross-sectional view showing a configuration example of a heterojunction bipolar transistor according to an embodiment of the present invention.
  • the heterojunction bipolar transistor shown in Fig. 1 has a high concentration of silicon (on the substrate 1) with a main surface of InP force (100) doped with iron (Fe) as an impurity and made high resistance.
  • Collector layer 2 made of InP
  • base layer 4 made of GaAs Sb force doped with carbon (C) at a high concentration and made p-type, made of In Al P doped with Si and made n-type
  • a collector electrode 6 that is ohmically connected to a region where the collector layer 3 is not formed on the sub-collector layer 2 is formed, and an ohmic layer is formed on the region where the emitter layer 7 is not formed on the base layer 4.
  • a connected base electrode 5 is formed, and an ohmic-connected emitter electrode 10 is formed on the contact layer 9.
  • the subcollector layer 2 is doped with, for example, Si 2 ⁇ 10 19 cm 3
  • the base layer 4 is doped with C, for example, 1.1 ⁇ 10 2 ° cm— 3
  • the emitter layer 7 is formed with, for example, Si.
  • the detailed structure of the heterojunction bipolar transistor shown in FIG. 1 is omitted as long as there is no problem with the description.
  • the dopant and the constituent materials of each layer are not limited to those described above, and other materials can be used as long as they can realize a predetermined device operation.
  • Sn can be applied to the dopant as n-type in addition to Si
  • Zn, Be, etc. can be applied as p-type in addition to C (carbon).
  • the above-described compound semiconductor layer is formed by a known crystal growth technique (apparatus) such as MBE (Molecular Beam Epitaxy) method or MOCVD (Metal Organic Chemical Vapor Deposition) method. Are sequentially formed (laminated) on the substrate 1.
  • a mesa structure as shown in FIG. 1 is formed by a known lithography technique and etching technique.
  • a mask pattern having an opening in the electrode forming portion is formed by lithography, Ti ZPtZAu is deposited on the mask pattern, and then the mask pattern is removed (lifted off), thereby removing the base electrode 5
  • the collector electrode 6 and the emitter electrode 10 are formed.
  • the emitter layer 7 is composed of In Al P (y> 0), it is shown in the band diagram of Fig. 2.
  • the emitter layer 7 has a higher potential at the interface between the emitter layer 7 and the base layer 4.
  • the potential force at the conduction band edge on the emitter side made of InP is less than the potential on the base side made of GaAsSb. Low.
  • the barrier force that has conventionally existed in the vicinity of the emitter Z base interface is eliminated by the heterojunction bipolar transistor shown in FIG.
  • the heterojunction bipolar transistor shown in FIG. 1 the accumulation of electrons in the vicinity of the emitter Z base interface is suppressed, and the capacitance component at the emitter Z base interface is reduced.
  • the difference between the conduction band on the emitter layer 7 side and the valence band on the base layer 4 side becomes large, so the tunnel recombination current at the emitter Z base interface decreases.
  • the current gain is increased as compared with the conventional one.
  • the composition of Al is 15% as shown by the solid line, compared to the dotted line showing the conventional state where the emitter is made of InP.
  • Figure 3 shows a heterojunction bipolar transistor using an InAlP emitter layer and InP.
  • composition of ⁇ ⁇ that constitutes the emitter layer and the composition of GaAsSb that constitutes the base layer will be described.
  • a composition capable of more effectively obtaining the above-described characteristics will be described.
  • ( ⁇ ) b is the lattice constant mismatch force 0.51 ⁇ x ⁇ l and compressive tensile strain, 0 ⁇ x ⁇ 0.51
  • the film thickness cannot generally be increased beyond the critical film thickness. On the other hand, thinning is limited for the following reasons.
  • the GaAs Sb base layer has a dough ⁇ (1- ⁇ )
  • the bing concentration is up to about 4 ⁇ 10 2 Q cm 3 in the case of carbon doping. For this reason, if the base resistance is lowered for the high speed operation of the heterojunction bipolar transistor, for example, when the base resistance is 600 ⁇ well (square cm), the film thickness is about 15 nm.
  • composition X is 0.2 ⁇ x ⁇ 0.8 and the range of y is 0 ⁇ y ⁇ 0.5.
  • the difference between can be estimated by the composition x and y. ⁇ of GaAs Sb ZlnP
  • a Ec is near 0 or the potential of the conduction band on the emitter layer side. It is desirable to use the condition (0.49x + 1.554y ⁇ 0.36) where is higher. Under these conditions, from the viewpoints of (c) and (d) below, further examination will be conducted for the composition range without adversely affecting the high-speed operation of the heterojunction bipolar transistor.
  • the degree of hydrogen inertness is determined by the total carbon ⁇ (1- ⁇ ) present in the carbon-doped GaAs Sb layer.
  • a Ec of / GaAs Sb is the potential of GaAsSb conduction band ⁇ (1- ⁇ ) as x decreases
  • the critical film thickness is lower than when it is on the InP substrate, and it further increases the defect density at the Emitter Z-base interface. This is the lower limit of the composition of the GaA s Sb layer and the upper limit of the composition of the InAlP layer as seen from the interaction of the strained layer.
  • FIG. 4 is an explanatory diagram that collectively shows the conditions for deriving the viewpoint powers of the above (a), (b), (c), and (d).
  • the range of the condition indicated by region 401 is a region where the effect of the invention appears wisely.
  • a region indicated by a region 402 is a region where the effects of the invention can be obtained.
  • the region 403 is a region where the conduction band edge discontinuity (A Ec) between the emitter Z bases is larger than when the emitter is also configured with an InP force.
  • the region 404 is a region where an element (heterojunction bipolar transistor) cannot be designed with a practical film thickness because the formed film is highly distorted.
  • the Al composition of the In Al P emitter layer close to the base junction surface is used as a method for reducing the influence of strain and further increasing the potential height of the conduction band on the emitter layer side.
  • composition graded layer that decreases the A1 composition and moves closer to InP as it moves away from the base joint surface (base layer side).
  • the As thread in the base layer made of GaAsSb and the resultant force of the emitter layer may be reduced as the lateral force is increased.
  • the potential decreases as the conduction band edge in the base layer moves away from the emitter layer force, and the minority carriers in the base layer are accelerated by the internal electric field generated by this inclination.
  • the recombination probability of minority carriers in the base layer is reduced, the current gain can be further improved, and the operation speed of the element can be improved.
  • FIG. 5A is a cross-sectional view showing a configuration example of another heterojunction bipolar transistor in accordance with the exemplary embodiment of the present invention
  • FIG. 5B is a plan view.
  • the heterojunction bipolar transistor shown in FIGS. 5A and 5B has a high concentration of silicon on a substrate 501 having a main surface made of InP doped with iron (Fe) as an impurity and made to have a high resistance of (100).
  • Si doped n-type subcollector layer 502 with InP force, InP collector layer 503, carbon (C) heavily doped p-type GaAs Sb
  • Powerful base layer 504 an emitter made of In Al P doped with Si and made n-type
  • a layer 507, a cap layer 508 that also has an n-type InP force doped with Si at a high concentration, and a contact layer 509 that is made of n-type InGa As doped with a high concentration of Si are stacked.
  • a collector electrode 506 is formed in an ohmic connection in a region where the collector layer 503 is not formed on the subcollector layer 502, and an ohmic is formed in a region where the emitter layer 507 is not formed on the base layer 504.
  • a connected base electrode 505 is formed, and an ohmic-connected emitter electrode 510 is formed on the contact layer 509.
  • the subcollector layer 502 is doped with, for example, Si 2 ⁇ 10 19 cm 3
  • the base layer 504 is doped with, for example, C 1.1 ⁇ 10 2 ° cm 3
  • the emitter layer 507 is doped with, for example, Si 5 is X 10 17 cm- 3 doped cap layer 508, for example, Si is 2 X 10 19 cm- 3 doped contact layer 509, for example, Si is 3 X 10 19 cm- 3 doped.
  • the collector layer 503 is formed with a thickness of about 150 nm
  • the base layer 504 is formed with a thickness of about 20 nm
  • the emitter layer 507 is formed with a thickness of about 30 nm.
  • the detailed structure of the heterojunction bipolar transistor shown in FIGS. 5A and 5B is omitted as long as it does not interfere with the description.
  • the dopant and the constituent materials of each layer are not limited to those described above, but other materials can be used as long as they can realize a predetermined device operation.
  • the above-described compound semiconductor layers are sequentially formed (laminated) on the substrate 501 by a known crystal growth technique (apparatus) such as MBE method or MOCVD method.
  • apparatus crystal growth technique
  • the substrate temperature during film formation should be 480 ° C or higher so that the inertness of the C-cceptor due to hydrogen is suppressed as much as possible. Is desirable.
  • collector layer by MOCVD method
  • the inertness of the C receptor in the base layer 504 is suppressed, such as when the layers after the base layer 504 are formed by the MBE method after forming up to 503, the conditions below the above substrate temperature It is also possible.
  • a mesa structure as shown in FIG. 5A is formed by a known lithography technique and etching technique.
  • an etching stopper layer or the like may be used in order to obtain higher selectivity in the etching process.
  • a mask pattern having an opening in the electrode forming portion is formed by lithography, TiZPtZAu is evaporated from above the mask pattern, and then the mask pattern is removed (lifted off) to thereby form a base.
  • An electrode 505, a collector electrode 506, and an emitter electrode 510 are formed.
  • the stacked structure of these electrodes may be different for each electrode, as long as it is in a state in which each electrode can make an ohmic contact with the lower layer.
  • the heterojunction bipolar transistor shown in FIGS. 5A and 5B formed as described above since the emitter layer 507 is composed of ⁇ , the heterojunction bipolar transistor shown in FIG. Similarly, the emitter layer 507 has a higher potential at the interface between the emitter layer 507 and the base layer 504 at the conduction band edge. As a result, according to the heterojunction bipolar transistor shown in FIGS. 5A and 5B, the barrier force that has conventionally existed in the vicinity of the emitter Z base interface is eliminated.
  • the electron accumulation near the emitter Z base interface is suppressed, and the capacitance component at the emitter Z base interface is reduced.
  • the difference between the conduction band on the emitter layer 507 side and the valence band on the base layer 504 side increases, so that the tunnel recombination current at the emitter Z base interface decreases. This As a result, even in the heterojunction bipolar transistor shown in FIGS. 5A and 5B, the current gain is increased as compared with the conventional case.
  • the current gain characteristic is improved as a whole as compared with the conventional case where InP is used as the emitter.
  • the characteristics of the heterojunction bipolar transistor are greatly improved.
  • Fig. 7 shows the collector current I vs. current gain characteristics.
  • FIG. 8 is a cross-sectional view showing a configuration example of another heterojunction bipolar transistor according to the embodiment of the present invention.
  • the heterojunction bipolar transistor shown in FIG. 8 has a high concentration of silicon (Si) on a substrate 801 having a main surface of (100) doped with iron (Fe) as an impurity and made to have a high resistance.
  • composition of In and A1 changes in the layer thickness direction! /, An emitter layer made of InAlP 8 07, a cap layer made of InP doped with Si at a high concentration and made n-type 808, a contact layer 809 made of InGaAs which is heavily doped with Si force S and made n-type is laminated.
  • the In thread ratio changes from 0.75 to 1.00
  • the A1 composition ratio changes from 0.25 to 0.
  • the gradient composition is such that In increases and A1 decreases.
  • a collector electrode 806 is formed in an ohmic connection in a region where the collector layer 803 is not formed on the sub-collector layer 802, and an ohmic is formed in a region where the emitter layer 807 is not formed on the base layer 804.
  • the connected base electrode 805 is formed and the contact layer 809
  • An emitter electrode 810 that is in ohmic connection is formed on the substrate.
  • the sub-collector layer 802 for example, Si is 2 X 10 19 cm- 3 doped base layer 804, for example, C is 7 X 10 19 cm- 3 doped
  • Emitta layer 807 for example, Si Is doped with 5 ⁇ 10 17 cm— 3
  • the cap layer 808 is, for example, Si doped with 1 ⁇ 10 19 cm— 3
  • the contact layer 809 is doped with, for example, Si, 1.5 ⁇ 10 19 cm— 3
  • the collector layer 803 is formed with a film thickness of about 180 nm
  • the base layer 804 is formed with a film thickness of about 20 nm
  • the emitter layer 807 is formed with a film thickness of about 30 nm.
  • heterojunction bipolar transistor shown in FIG. 8 is omitted as long as it does not interfere with the description.
  • the dopant and the constituent materials of each layer are not limited to those described above, and other materials can be used as long as they can realize a predetermined device operation.
  • the heterojunction bipolar transistor shown in FIG. 8 can be manufactured in the same manner as the heterojunction bipolar transistor shown in FIGS. 1, 5A, and 5B.
  • the emitter layer 807 is composed of ⁇ , and therefore, similar to the heterojunction bipolar transistor shown in FIG. At the band edge, at the interface between the emitter layer 807 and the base layer 804, the emitter layer 807 has a higher potential. As a result, according to the heterojunction bipolar transistor shown in FIG. 8, the barrier that existed in the vicinity of the emitter Z base interface in the past is eliminated.
  • the emitter layer 807 has a gradient composition as described above, and the composition ratio of A1 is high at the interface with the base layer 804. The closer the A1 is, the lower the composition ratio of A1! /, So the composition ratio of A1 is high! This will alleviate the problem of distortion.
  • Figure 9 compares the base current I of the Gummel-plot with a heterojunction bipolar transistor using an emitter layer made of ⁇ and a heterojunction bipolar transistor using an emitter layer made of InP. Shi
  • the current gain characteristic is improved as a whole as compared with the conventional case where InP is used as the emitter, and the heterojunction bipolar transistor is used.
  • the characteristics of the transistor are greatly improved.
  • the current gain is high even when the composition ratio of the emitter layer in the region is low near the base layer. This is thought to be due to the fact that the high composition ratio of A1 added the effect of launching electrons into the Emitter force base.
  • the effect of improving the current gain can be obtained more remarkably.
  • FIG. 11 is a cross-sectional view showing a configuration example of another heterojunction bipolar transistor in the embodiment of the present invention.
  • the heterojunction bipolar transistor shown in FIG. 11 has a high concentration of silicon (on a substrate 1101 whose main surface is made of InP doped with iron (Fe) as an impurity and made to have a high resistance (100)).
  • Si doped n-type sub-collector layer 1102 made of InP, collector layer 1103 made of InP, collector graded composition layer 1104 made of InAl P, heavily doped with carbon (C) and p-type GaAs Sb force base layer 1105, Si doped n-type, In and Al composition
  • the emitter layer 1108 also has a high ⁇ force, doped with Si at a high concentration.
  • a cap layer 1109 made of n-type InP, and a contact layer 1110 made of n-type InGaAs doped with Si at a high concentration are laminated.
  • the In composition ratio changed from 1. 00 force to 0.92 from the collector layer 1103 side to the base layer 1105 side, and the A1 composition ratio was 0.
  • the composition changed from 0.08 to 0.08, and the gradient composition was such that In decreased and A1 increased.
  • the In thread ratio changed from 0.75 to 1.00 from the base layer 1105 side to the cap layer 1109 side, and the A1 composition ratio changed from 0.25. Changed to 0, it is said to be in a gradient composition state where In increases and A1 decreases.
  • a collector electrode 1107 is formed in an ohmic connection in a region where the collector layer 1103 is not formed on the sub-collector layer 1102, and an emitter layer 1108 is formed on the base layer 1105.
  • a base electrode 1106 that is ohmic-connected to the region is formed, and an emitter electrode 1111 that is ohmic-connected to the contact layer 1110 is formed.
  • the subcollector layer 1102 is doped with, for example, Si 2 ⁇ 10 19 cm— 3
  • the base layer 1105 is doped with, for example, C 7 ⁇ 10 19 cm— 3
  • the emitter layer 1108 is, for example, Si is 5 X 10 17 cm- 3 doped cap layer 1109, for example, Si is 1 X 10 19 cm 3 doped contact layer 1110, for example, Si is 1. 5 X 10 19 cm 3 doped.
  • the collector layer 1103 is formed to a thickness of about llOnm
  • the collector gradient composition layer 1104 is formed to a thickness of about 30 nm
  • the base layer 1105 is formed to a thickness of about 20 nm
  • the emitter layer 1108 is formed to a thickness of It is formed to about 30nm.
  • heterojunction bipolar transistor shown in FIG. 11 is omitted as long as there is no problem with the description.
  • the dopant and the constituent materials of each layer are not limited to those described above, and other materials can be used as long as they can realize a predetermined device operation.
  • the heterojunction bipolar transistor shown in FIG. 11 can be manufactured in the same manner as the heterojunction bipolar transistor shown in FIGS. 1, 5A, 5B, and 8 described above.
  • the heterojunction bipolar transistor shown in FIG. 11 having the configuration described above, first, since the emitter layer 1108 is made of InAlP, the heterojunction shown in FIG. 1, FIG. 5A, and FIG. Similar to the bipolar transistor, at the conduction band edge, it is the same as the emitter layer 1108. At the interface of the source layer 1105, the emitter layer 1108 has a higher potential. As a result, the barrier that existed in the vicinity of the emitter Z base interface in the past is eliminated by the heterojunction neuropolar transistor shown in FIG.
  • the accumulation of electrons near the emitter Z base interface is suppressed, and the capacitance component at the emitter Z base interface is reduced.
  • the difference between the conduction band on the emitter layer 1108 side and the valence band on the base layer 1105 side becomes large, so that the tunnel recombination current at the emitter Z base interface decreases.
  • the current gain increases compared to the conventional case.
  • the emitter layer 1108 has a graded composition as described above, and the composition ratio of A1 is high at the interface with the base layer 1105! The closer to the cap layer 1109 side, the lower the composition ratio of A1. As a result, the problem of distortion due to the high composition ratio of A1 is alleviated, and a higher current gain can be obtained as in the heterojunction bipolar transistor shown in FIG.
  • compositional force ⁇ ⁇ of the collector in the region in contact with the base 1105 is also configured. This makes it possible to suppress the boundary layer problem occurring at the collector Z base interface described below.
  • a compound semiconductor containing Sb has a lower melting point than a compound semiconductor composed only of other group V atoms such as P and As.
  • a compound semiconductor having two elemental forces GaP (1467 ° C), InP (1060 ° C), GaAs (1240 ° C), InAs (942 ° C), GaSb (712 ° C), InSb (524 ° C).
  • the general growth temperature range of GaAsSb is 500 to 600 ° C.
  • this layer generates a strong strain locally to generate a transition defect, and locally raises and lowers the potential at the conduction band edge and the valence band edge near the interface.
  • a boundary layer composed mainly of InSb is formed at the GaAsSb / InP interface, a local drop in the conduction band edge as shown in Fig. 12 occurs.
  • the recombination current through the defect increases and the current gain decreases, and the conduction and drop of the conduction band edge impedes the movement of electrons between the collector base and the operating speed of the device decreases.
  • a collector gradient composition layer 1104 having a ⁇ ⁇ force is provided in the lower layer where the base layer 1 105 is formed, and a layer composed of the base layer 1105 force ⁇ 1 ⁇ is provided. It was made to form on the top. As a result, the formation of a boundary layer composed of In and Sb can be suppressed. The following explains the suppression of the boundary layer in more detail. To do.
  • a compound semiconductor containing Sb tends to have a high melting point.
  • A1P sublimation around 1060 ° C
  • A1 As (1740 ° C)
  • AlSb (1080 ° C).
  • the bonding energy of atoms is in the order of Al—Sb> Ga—Sb> In—Sb, and Al—Sb is most stable. Therefore, the force to insert a compound semiconductor containing aluminum at the interface between the collector layer and the base layer, or the collector layer
  • InAlSb having a higher melting point than InSb having a lower melting point is formed at the interface on the collector side of the base layer, and at the initial stage of growing GaAsSb, the interface temporarily It becomes possible to suppress the liquid phase.
  • compositional relationship in which the potential at the conduction band edge is (collector layer ⁇ base layer).
  • GiAs Sb on InP substrate is the lattice constant ⁇ (1- ⁇ )
  • the thickness of the strained layer is generally less than the critical thickness.
  • the top cannot be thickened. However, on the other hand, the following reasons are limited to thinning There is a world.
  • the GiAs Sb base layer has carbon ( ⁇ ) (1- ⁇ )
  • composition X is larger than x ⁇ 0.51
  • the GiAs Sb layer is subjected to tensile strain and the hydrogen inertness resistance decreases. Ignored for practical use ⁇ (1- ⁇ )
  • the possible degree of hydrogen inertness is the total ⁇ (1- ⁇ ) present in the carbon-doped GiAs Sb layer.
  • This condition is the upper limit of the composition of the GiAs Sb layer from the viewpoint of hydrogen inertness resistance.
  • the ⁇ Ec (conduction band edge discontinuity) of GiAs Sb is the transmission of GiAsSb ⁇ (1- ⁇ ) as X decreases.
  • the critical film thickness becomes lower than that on the substrate, and the defect density at the collector-base interface increases. This is seen from the interaction of the strained layer
  • the base layer is made of GaAs Sb, and the base ⁇ (1- ⁇ ) on the collector layer side
  • the interface with the layer is composed of In Al P, and the range of composition X and composition z is 0.40 respectively.
  • the base interface (base layer) is used for the Al composition of the In Al P collector layer close to the base interface.
  • composition gradient layer that decreases the A1 composition and moves it closer to ⁇ as it moves away from it.
  • the collector-gradient composition layer 1104 since the collector-gradient composition layer 1104 is provided, the composition of the base-collector interface changes abruptly. As a result, as shown in the band diagram of FIG. 13, a local drop in the conduction band edge near the base-collector interface is suppressed, and a state in which there is no obstacle to the travel of electrons can be realized.
  • the base layer made of GaAsSb is formed on the collector layer made of ⁇ , so that the above-described boundary layer is formed at the interface, so that the structure shown in FIG. 11 is formed.
  • the base layer force may also be exerted on the collector layer to hinder selective etching. If a boundary layer is present at the base Z collector interface, the etching behavior will change near the interface in either the base or collector etchant, making it difficult to achieve the structure as designed.
  • the stacked structure of the collector layer 1103, the collector gradient composition layer 1104, and the base layer 1105! In wet chemical etching for forming a structure as shown in FIG. Since no boundary layer is formed from the base layer 1105 to the collector gradient composition layer 1104 and the collector layer 1103, selective etching can be performed smoothly.
  • a heterojunction bipolar transistor capable of higher speed operation is provided. Can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　基板１の上に、高濃度にシリコン（Ｓｉ）がドープされてｎ型とされたＩｎＰからなるサブコレクタ層２、ＩｎＰからなるコレクタ層３、高濃度に炭素（Ｃ）がドープされてｐ型とされたＧａＡｓ(0.51)Ｓｂ(0.49)からなるベース層４、Ｓｉがドープされてｎ型とされたＩｎ(1-y)Ａｌ(y)Ｐからなるエミッタ層７、高濃度にＳｉがドープされてｎ型とされたＩｎＰからなるキャップ層８、高濃度にＳｉがドープされてｎ型とされたＩｎ(0.53)Ｇａ(0.47)Ａｓからなるコンタクト層９が積層されている。

Description

ヘテロ接合バイポーラトランジスタ
技術分野
[0001] 本発明は、ベースが GaAsSbから構成されたへテロ接合バイポーラトランジスタに 関する。
背景技術
[0002] InP系へテロ接合バイポーラトランジスタ（Heterostructure Bipolar Transistor:HBT )のベース層材料となる化合物半導体として GaAsSbが注目されて!/、る。 GaAsSbは 、 InP基板に対して GaAs Sb の組成において格子整合する。ベースに GaAsS
(0.51) (0.49)
bを用いた InPZGaAs Sb ZlnP系 HBTは、優れた高周波特性と高耐圧特性
(0.51) (0.49)
を同時に実現することが可能となる（文献 1 : "300GHz InP/GaAsSb/lnP Double HBT s with Highし urrent Capability and BVceo ^ 6V , M . W. Dvorak, Student Member, IE EE,C.R.Bolognesi,Member,IEEE,O.J.Pitts,and S.P.Watkins,Member,IEEE, :IEEE E LECTRON DEVICE LETTERS,VOL.22,N0.8,AUGUST 2001 p.361.)。ヘテロ接合 には、図 14に示すように、半導体 Aの伝導帯 E 及び価電子帯 E 力 半導体 Bの伝
CA VA
導帯 E 及び価電子帯 E とで、ポテンシャル（エネルギーポテンシャル）が「E >E
CB VB CA C
」かつ「E >E 」となる type- 1ヘテロ接合と、図 15に示すように、「E <E 」かつ「
B VA VB CA CB
E <E 」となる type-IIのへテロ接合とがあり、上記へテロ接合バイポーラトランジス
VA VB
タは type- IIのへテロ接合力 構成されている。
[0003] ベースに GaAs Sb を用いると、この伝導帯端のポテンシャル力 InPコレクタ
(0.51) (0.49)
層の伝導帯端のポテンシャルよりも高くなり、 InGaAsZlnP系 HBTで課題となって いたコレクタにおける電流ブロッキング効果が解消されるため、前述したように、優れ た高周波特性と高耐圧特性が同時に得られるようになる。さらに、 GaAsSbをベース 層に適用すると、拡散係数が小さい炭素原子を高濃度にドーピングすることが可能と なり、ベース寄生抵抗の低減に有利となる。
[0004] InGaAsをベース層に適用した場合でも炭素原子を p型ドーパントとして用いること は可能であるが、 5 X 1019cm_3以上の超高濃度ドーピングが困難である。また、一般 的な成長法である有機金属気相成長法 (MOCVD)により InGaAs層を作製する場 合、水素原子による炭素ァクセプタの不活性ィ匕が指摘されている。この水素による炭 素ァクセプタの不活性ィ匕は、ベース層を高抵抗ィ匕して素子の特性を劣化させるのみ ならず、通電中に水素不活性化されている炭素ァクセプタの割合が変化して抵抗値 が変動するなどのバーンイン (Burn-in)効果をもたらし、素子の信頼性をも劣化させ る。 GaAsSbは、この水素不活性ィ匕に対する耐性が非常に高い。
発明の開示
発明が解決しょうとする課題
[0005] しかしながら、 InPZGaAsSbZlnP系 HBTにも以下の課題が残されている。一つ は、ェミッタ Zベース間伝導帯端不連続によるェミッタ注入電子の過剰蓄積と、これ によるェミッタ接合容量の増加である。 InPェミッタ層と GaAsSbベース層のへテロ接 合は、図 16のバンド図に示すように、伝導帯端では、 p型の GaAsSbよりなるベース 層側が、 InPよりなるェミッタ層側よりもポテンシャルが高くなる。このバンド不連続によ り、ェミッタ空間電荷領域において過剰な電子蓄積が生じる恐れがある。さらに、高 電流を流すために順方向電圧を増加させると、ェミッタ Zベース界面近傍の伝導帯 端に局所的なポテンシャルの落ち込みが生じ、電子蓄積がさらに増加する。これらは いずれも素子動作に対して容量成分として働き、素子の高速動作を妨げる原因とな る。また、ェミッタ Zベース界面近傍に存在する欠陥準位を介したトンネル再結合電 流を増加させる原因にもなり、電流利得の低下を招く。
[0006] こうした課題を解決するために、 InPZGaAsSb系の HBT構造にお!、ては、ェミツ タ Zベース間の伝導帯端不連続量（ Δ Ec)を小さくし、さらには逆転化 (ェミッタの伝 導帯端のポテンシャル >ベースの伝導帯端のポテンシャル)する必要がある。この方 法として次に示す二つの試みがなされて！/、る。
(1)ベース層の伝導帯端のポテンシャルを、 GaAs Sb よりも低くする。
(0.51) (0.49)
(2)ェミッタ層に、 InPよりも伝導帯端のポテンシャルが高くなる材料を用いる。
[0007] 上記（1)は、 GaAs Sb ベース層の As糸且成 xを 0.51よりも多くすることで実現で ω (1-χ)
きる（例えば、文献 2 :特開 2002— 270616号公報)。この方法は、基本的に GaAsS bの成膜条件を変更するだけで容易に実現できる力 InPに対して GaAsSbの格子 定数が小さくなるために引っ張り歪みを受ける。このため、 As組成を増やすと GaAsS b層の臨界膜厚 (歪みの蓄積限界を超える膜厚、基板と成長層との格子不整合度と、 成長層材料の弾性係数などカゝら求められる）が小さくなり、臨界膜厚を超えると GaAs Sb層にマイクロクラックが生じる。このことから、 As組成の増加には限界があり、 Δ Εο を十分小さくすることができない。また、上記引っ張り歪みの増加は、有機金属気相 成長法 (MOCVD)にて層構造を作製する場合、炭素ドープした GaAsSb中の炭素 ァクセプタの水素不活性ィ匕耐性を大きく損なうという新たな問題を生じる。
[0008] 上記（2)は、 InPに格子整合した In Al Asを用いる方法である（例えば、文献
(0.52) (0.48)
3 :特開 2002— 270615号公報）。しかしながらこの材料系では、 A1組成が 0.48と大 きぐ 自然酸化への耐性が InPに比べてはるかに低い。また、 InAlAs層の n型ドーピ ング効率が低 ヽと 、う問題の他、 n型ドーパントとして一般的に用いられる Siがドープ された InAlAsは、フッ素 ）によってキャリアが容易に不活性ィ匕されるという問題もあ る。さらに、一般に A1を多く含む膜を結晶成長する際には、結晶品質の高い膜を得る ためには成長温度を高くする必要があるが（有機金属気相成長法による結晶成長で は一般に 600°C以上）、ベース層の成長温度（同 500°C台）との温度差が大きくなり、 ベース層やベース Zコレクタ界面の結晶品質劣化をまねくというリスクがある。また、 文献 2でも触れられて ヽるとおり、良好な InAlAsZGaAsSb界面を得るのが難し 、と いう問題もある。
[0009] 本発明は、以上のような問題点を解消するためになされたものであり、不純物の不 活性ィ匕ゃ界面の劣化などの製造過程における問題が抑制された状態で、ェミッタ Z ベース界面近傍の容量成分を減少させるなどのことにより、ベースに GaAsSbを用い たへテロ接合バイポーラトランジスタが、電流利得の低下が抑制され、より高速に動 作できるようにすることを目的とする。
課題を解決するための手段
[0010] 本発明に係るヘテロ接合バイポーラトランジスタは、基本的に、 GaAsSb系材料を ベース層に有するヘテロ接合バイポーラトランジスタ構造として、ェミッタ層に少なくと も 1層に In、 Al、 Pを含んだ材料によって構成されるへテロ接合バイポーラトランジス タ構造としたものであり、ベース層をなすィ匕合物半導体の構成元素に少なくとも Ga、 As、 Sbを含み、かつ、ェミッタ層をなすィ匕合物半導体の構成元素に少なくとも In、 A1 、 Pを含むようにしたものである。この結果、伝導帯端におけるェミッタ層とベース層の 界面で、ェミッタ層のポテンシャルをより高くできるようになる。
[0011] また、本発明に係るヘテロ接合バイポーラトランジスタは、 InPから構成された基板 と、この基板の上に形成されてインジウムとリンとを含む化合物半導体カゝら構成された コレクタ層と、このコレクタ層の上に形成されてガリウムとヒ素とアンチモンとを含む p型 の化合物半導体から構成されたベース層と、このベース層の上に形成されてインジゥ ムとアルミニウムとリンとを含む n型の化合物半導体カゝら構成されたェミッタ層とを少な くとも備え、ェミッタ層のインジウムとアルミとの組成比は、ェミッタ層のベース層側の 伝導帯端のポテンシャル力 ベース層の伝導帯端のポテンシャル以上となる範囲の 組成比とされて 、るようにしたものである。
[0012] 上記へテロ接合バイポーラトランジスタにおいて、ベース層に少なくとも 1層は GaAs
Sb 、ェミッタ層に少なくとも 1層は In Al(y)Pを用い、上記 X及び yは混晶組成を
(X) (l-x) (1-y)
表し、各組成は、 0< x< 1、 0<y< 1の範囲であればよい。また、組成 Xの範囲は 0. 2≤x≤0. 8であり、 yの範囲は 0<y≤0. 5であれば、よ!/、。また、 xと yの関係力 0. 49 x+ 1. 554y≥0. 25となればよい。カロえて、糸且成 x及び yの範囲力それぞれ 0. 45≤ x≤0. 55, 0<y≤0. 25で、 xと yの関係力^). 49x+ l. 554y≥0. 36となれば、よ!ヽ
[0013] また、上記へテロ接合バイポーラトランジスタにお！/、て、ェミッタ層における A1の組 成比は、ベース層力 遠ざかるにつれて小さくなるような傾斜組成としてもよい。また、 ベース層における Asの組成比は、ェミッタ層力 遠ざかるにつれて小さくなるような傾 斜組成としてもよい。
[0014] また、上記へテロ接合バイポーラトランジスタにおいて、コレクタ層は、インジウムと アルミニウムとリンとを含む化合物半導体力も構成されててもよい。この場合、ベース 層は GaAs Sb 力 構成され、コレクタ層は In Al Pから構成され、 x及び zは混 ω (1-χ) (l-z) ω
晶組成を表し、各組成は、 0く Xく 1、 0< ζ < 1の範囲であればよい。また、 ζの範囲 は、 0< ζ≤0. 18であり、 Xと ζの関係は、 0. 49x+ l . 554y≤0. 36であれば、よ!/、。 カロえて、コレクタ層における A1の組成比は、ベース層力も遠ざかるにつれて小さくな るような傾斜糸且成としてもよ 、。
[0015] なお、上記へテロ接合バイポーラトランジスタにおいて、各層は、有機金属気相成 長法により形成され、ベース層は、炭素がドーパントして添加されているようにすれば よい。また、ベース層は、成長温度力 80°C以上とされて形成されたものであれば、 水素に不活性ィ匕される炭素ァクセプタの割合が、 15%以下に抑えられた状態となつ ている。
発明の効果
[0016] 以上説明したように、本発明によれば、 GaAsSb系材料をベース層に有するヘテロ 接合バイポーラトランジスタにおいて、ェミッタ層をインジウムとアルミニウムとリンとか らなる化合物半導体から構成するようにしたので、ェミッタ Zベースの AEcを減少さ せ、また逆転させることが可能になる。これにより、 GaAsSbが持つ水素不活性に対 する耐性や素子の信頼性を損なうことなくェミッタ Zベース界面の容量成分を減少し 、かつ電流増幅率を増加させるなど、ベースに GaAsSbを用いたヘテロ接合バイポ 一ラトランジスタが、電流利得の低下が抑制され、より高速に動作できるようになると いう優れた効果が得られる。
図面の簡単な説明
[0017] [図 1]図 1は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成 例を示す模式的な断面図である。
[図 2]図 2は、ェミッタ層 7からベース層 4にかけてのバンドラインナップの模式図であ る。
[図 3]図 3は、 In Al Pよりなるェミッタ層を用いたヘテロ接合バイポーラトランジス
(0.85) (0.15)
タと InPよりなるェミッタ層を用いたヘテロ接合バイポーラトランジスタとのガンメル.プ ロット（gummd-plot)のうち、ベース電流 Iを比較した特性図である。
B
[図 4]図 4は、本発明の In Al P/GaAs Sb における組成 x
(l-y) (y) (χ) (1-χ) 、 yによる発明の 効果範囲を示す説明図である。
[図 5Α]図 5Αは、本発明の実施の形態における他のへテロ接合バイポーラトランジス タの構成例を示す断面図である。
[図 5Β]図 5Βは、本発明の実施の形態における他のへテロ接合バイポーラトランジス タの構成例を示す平面図である。
[図 6]図 6は、 In Al Pよりなるェミッタ層を用いたヘテロ接合バイポーラトランジス
(0.85) (0.15)
タと InPよりなるェミッタ層を用いたヘテロ接合バイポーラトランジスタとのガンメル.プ ロットを比較した特性図である。
[図 7]図 7は、コレクタ電流 I —電流利得特性を示した特性図である。
C
[図 8]図 8は、本発明の実施の形態における他のへテロ接合バイポーラトランジスタの 構成例を示す断面図である。
[図 9]図 9は、 ΙηΑΙΡよりなるェミッタ層を用いたヘテロ接合バイポーラトランジスタ及び InPよりなるェミッタ層を用いたヘテロ接合バイポーラトランジスタとのガンメル'プロッ トを比較した特性図である。
[図 10]図 10は、図 8に示すヘテロ接合バイポーラトランジスタの電流利得特性を示す 特性図である。
[図 11]図 11は、本発明の実施の形態における他のへテロ接合バイポーラトランジスタ の構成例を示す断面図である。
[図 12]図 12は、 GaAsSbZlnP界面において、 InSbを主成分とする境界層ができた 場合のベース層力 コレクタ層にかけてのバンドラインナップの模式図である。
[図 13]図 13は、図 11に示すヘテロ接合バイポーラトランジスタにおけるベース層から コレクタ層にかけてのバンドラインナップの模式図である。
[図 14]図 14は、 2種類の半導体力もなる type-レ ンドラインナップの模式図である。
[図 15]図 15は、 2種類の半導体力もなる type-IIバンドラインナップの模式図である。
[図 16]図 16は、 InPェミッタ層と GaAsSbベース層のへテロ接合におけるバンドライン ナップの模式図である。 発明を実施するための最良の形態
以下、本発明の実施の形態について図を参照して説明する。
図 1は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成例 を示す模式的な断面図である。図 1に示すヘテロ接合バイポーラトランジスタは、不 純物として鉄 (Fe)がドープされて高抵抗とされた InP力 なる主表面が（100)とされ た基板 1の上に、高濃度にシリコン (Si)がドープされて n型とされた InPからなるサブ コレクタ層 2、 InPからなるコレクタ層 3、高濃度に炭素（C)がドープされて p型とされた GaAs Sb 力もなるベース層 4、 Siがドープされて n型とされた In Al Pからな
(0.51) (0.49) (1-y) (y) るェミッタ層 7、高濃度に Siがドープされて n型とされた InPからなるキャップ層 8、高 濃度に Siがドープされて n型とされた In Ga Asからなるコンタクト層 9が積層さ
(0.53) (0.47)
れている。
[0019] また、サブコレクタ層 2の上のコレクタ層 3が形成されていない領域にォーミック接続 したコレクタ電極 6が形成され、ベース層 4の上のェミッタ層 7が形成されていない領 域にォーミック接続したベース電極 5が形成され、コンタクト層 9の上にォーミック接続 したェミッタ電極 10が形成されて 、る。
なお、サブコレクタ層 2は、例えば、 Siが 2 X 1019cm 3ドープされ、ベース層 4は、例 えば Cが 1. 1 X 102°cm— 3ドープされ、ェミッタ層 7は、例えば Siが 5 X 1017cm— 3ドープ され、キャップ層 8は、例えば Siが 2 X 1019cm— 3ドープされ、コンタクト層 9は、例えば S iが 3 X 1019cm— 3ドープされている。
[0020] なお、上述した図 1に示すヘテロ接合バイポーラトランジスタの詳細な構造につ!、 ては、説明に支障のない範囲で省略している。また、ドーパント及び各層の構成材料 については、上述したものに限定されることなぐ所定の素子動作を実現できる物で あれば他の材料でも力まわない。例えば、ドーパントに n型として Siの他に Snが適用 可能であり、 p型として C (炭素）の他に Zn、 Beなどが適用可能である。
[0021] 次に、図 1に示すヘテロ接合バイポーラトランジスタの製造方法例について簡単に 説明する。まず、例えば、 MBE (Molecular Beam Epitaxy:分子線エピタキシー）法や MOCVD (Metal Organic Chemical Vapor Deposition:有機金属気相成長）法などの 、公知の結晶成長技術 (装置）により、前述した化合物半導体の層が、基板 1の上に 順次に形成 (積層）された状態とする。次に、公知のリソグラフィ技術とエッチング技術 とにより、図 1に示すようなメサ構造が形成された状態とする。次に、電極形成部に開 口を備えたマスクパターンをリソグラフィにより形成し、このマスクパターンの上より Ti ZPtZAuを蒸着し、この後、マスクパターンを除去（リフトオフ）することで、ベース電 極 5,コレクタ電極 6,ェミッタ電極 10が形成された状態とする。
[0022] 上述したように形成された図 1に示すヘテロ接合バイポーラトランジスタによれば、 ェミッタ層 7が In Al P (ただし y>0)より構成されているため、図 2のバンド図に示
(l-y) ( )
すように、伝導帯端において、ェミッタ層 7とベース層 4の界面では、ェミッタ層 7の方 が高いポテンシャルを持つ状態となる。これに対し、従来の InPZGaAsSb系のエミ ッタ Zベース界面近傍のバンドラインナップでは、図 16に示したように、 InPからなる ェミッタ側の伝導帯端のポテンシャル力 GaAsSbからなるベース側のポテンシャル よりち低い。
[0023] 上述の差により、従来ではェミッタ Zベース界面近傍に存在していた障壁力 図 1 に示すヘテロ接合バイポーラトランジスタによれば、解消された状態となる。この結果 、図 1に示すヘテロ接合バイポーラトランジスタによれば、ェミッタ Zベース界面近傍 での電子蓄積は抑制され、ェミッタ Zベース界面の容量成分が減少する。また、同時 にェミッタ層 7側の伝導帯とベース層 4側の価電子帯との差が大きくなるため、ェミツ タ Zベース界面でのトンネル再結合電流が減少する。これらの結果、図 1に示すへテ 口接合バイポーラトランジスタによれば、従来に比較して電流利得が増加するようにな る。
[0024] 図 3に示すように、ェミッタが InPから構成された従来の状態を示す点線に比較し、 ェミッタ層を In Al Pから構成した場合、実線で示すように、 Alの組成が 15%と
(0.85) (0.15)
低く抑えられているにもかかわらず、特性が大幅に改善されている。なお、図 3は、 In Al Pよりなるェミッタ層を用いたヘテロ接合バイポーラトランジスタと InPよりなる
0.85) (0.15)
ェミッタ層を用いたヘテロ接合バイポーラトランジスタとのガンメル'プロット（gumme卜 p lot)のうち、ベース電流 Iを比較したものである。
B
[0025] 次に、ェミッタ層を構成する ΙηΑΙΡの組成、及びベース層を構成する GaAsSbの組 成について説明する。以降では、以下の（a) , (b) , (c) , (d)に示す観点から、前述 した特性がより効果的に得られる組成について説明する。
(a)組成を格子整合の点からずらしたことによる臨界膜厚の減少と、素子特性から要 求される膜厚との関係。
(b) A Ecが減少する組成の組み合わせ。
(c) GaAsSbの水素不活性ィ匕耐性と歪みとの関係。
(d)歪み層同士の相互作用による臨界膜厚の減少、界面での欠陥発生。 [0026] まず、（a)の観点について説明する。 InP力もなる基板の上に形成された GaAs S
(χ) b は、格子定数の不整合力 0.51 <x≤lで引っ張り歪みを、 0≤x< 0.51で圧縮
(1- 歪みを受ける。また、 In Al Pは、 y>0である限り引っ張り歪みを受ける。歪み層の
-y) ( )
膜厚は、一般に臨界膜厚以上には厚くすることができない。一方で、以下の理由から 薄層化には限界がある。 GaAs Sb ベース層は、結晶品質の劣化を生じないドー ω (1-χ)
ビング濃度が、炭素ドープの場合において 4 X 102Qcm3程度までである。このため、 ヘテロ接合バイポーラトランジスタの高速ィ匕のためにベース抵抗を下げようとすると、 例えばベース抵抗が 600 Ω Ζ口（平方 cm)の場合には、膜厚が 15nm前後となる。
[0027] また、 In Al Pェミッタ層については、薄くした場合に In Al Pェミッタ層のバン
-y) ( ) -y) (y) ドベンディングが急峻になる。このため、 GaAsSbベース層の価電子帯端及びエミッ タ Zベース界面に In Al P層の伝導帯が近づき、トンネル再結合電流の増加が顕
-y) (y)
著となる。よって、 In Al Pェミッタ層についても薄膜ィ匕には限界がある。これらのよ
-y) (y)
うに、 GaAs Sb からなるベース層及び In Al P力もなるェミッタ層ともに、臨界 ω (1 -y) (y)
膜厚以下で、かつ素子特性が劣化しない程度の厚さを持つ状態に形成されていな ければならない。この条件を満たす条件としては、組成 Xの範囲が 0.2≤x≤ 0.8であ り、 yの範囲が 0<y≤0.5であればよい。
[0028] 次に、（b)の観点について説明する。前述した本発明の効果を得るためには、 Δ Ε cが GaAs Sb ZlnPの場合よりも減少する必要がある。 InPの伝導帯のポテン
(0.51) (0.49)
シャルに対する GaAs Sb のポテンシャルとの差、及び In Al のポテンシャルと ω (1-χ) -y) (y)
の差は、組成 x及び yによって見積もることが可能である。 GaAs Sb ZlnPの Δ
(0.51) (0.49)
Ecについては、約 0.18eVと見積もられていることから、組成 Xと yによって A Ecが 0.1 8eV以下になる条件を求めると、 0.49x+ 1.554y≥0. 25となる。
[0029] 前述した (a)の観点及び上述した (b)の観点に加えて、特に本発明の効果を発揮さ せるためには、 A Ecが 0近傍、もしくはェミッタ層側の伝導帯のポテンシャルの方が 高くなる条件（0.49x+ 1.554y≥0. 36)を用いるのが望ましい。この条件下で、以 降に示す (c)の観点及び (d)の観点から、ヘテロ接合バイポーラトランジスタの高速 動作に悪影響を与えな 、組成の範囲にっ 、て、さらに検討を行う。
[0030] (c)の観点について説明すると、まず、 As組成 Xを x≥0.51よりも大きくすると、 GaA s Sb 層は引っ張り歪みを受け、水素不活性ィ匕耐性が低下する。実用上無視可能 ω (1-χ)
な水素不活性ィ匕の度合いは、炭素ドープされた GaAs Sb 層内に存在する全炭 ω (1-χ)
素ァクセプタに対し、水素不活性化された炭素ァクセプタの割合がおおむね 5%以 内に抑えられているときである。この条件は、 GaAs Sb 層の組成でみると、 Xく 0.
ω (1-χ)
55までなら許容範囲に収めることが可能である。これが、水素不活性化耐性から見 た GaAs Sb 層の組成の上限となる。
ω (1-χ)
[0031] 次に、（d)の観点について説明すると、まず、 0≤x< 0.51の範囲では、 In Al P
(l-y) (y)
/GaAs Sb の A Ecは、 xが小さくなるにつれて GaAsSbの伝導帯のポテンシャ ω (1-χ)
ルが高くなるために大きくなる。この場合、 yを大きくすることにより補償することが可能 である。この際には、 GaAs Sb 層の圧縮歪みと In Al P層の引っ張り歪みとの ω (1-χ) (l-y) (y)
相互作用から、臨界膜厚が InP基板の上のときよりも低下し、さらにはェミッタ Zベー ス界面の欠陥密度が増加する原因となる。これが、歪み層の相互作用から見た GaA s Sb 層の組成の下限と、 In Al P層の組成の上限である。
ω (1-χ) (l-y) (y)
[0032] 以上の（a) , (b) , (c) , (d)の観点力 導き出される条件をまとめて示したものが、 図 4の説明図である。図 4に示すように、領域 401で示す条件の範囲が、発明の効果 が賢慮に現れる領域である。また、領域 402で示す領域が、発明の効果が得られる 領域である。また、領域 403は、ェミッタ Zベース間の伝導帯端不連続量（A Ec)が、 ェミッタを InP力も構成した場合よりも増加する領域である。また、領域 404は、形成さ れる膜の歪みが強 、ために実用的な膜厚で素子 (ヘテロ接合バイポーラトランジスタ )が設計できな 、領域である。
[0033] また、さらに、歪みの影響を低減し、かつェミッタ層側の伝導帯のポテンシャル高さ をより高めるための方法として、ベース接合面に近い In Al Pェミッタ層の Al組成
(l-y) (y)
に対して、ベース接合面 (ベース層の側）カゝら遠ざかるにつれて A1組成を減少させて InPに近づける組成傾斜層の適用が考えられる。
[0034] ところで、 GaAsSbからなるベース層における Asの糸且成力 ェミッタ層の側力も遠ざ 力るにつれて小さくなるようにしてもよい。このようにすることで、ベース層における伝 導帯端が、ェミッタ層力 遠ざかるにつれてポテンシャルが低くなり、この傾斜により 発生した内部電界により、ベース層の少数キャリアが加速されるようになる。このことに より、ベース層における少数キャリアの再結合確率が減少し、電流利得をより向上さ せることができるとともに、素子の動作速度も向上させることが可能となる。
[0035] 次に、本発明の実施の形態における他のへテロ接合バイポーラトランジスタについ て、図 5A及び図 5Bを用いて説明する。図 5Aは、本発明の実施の形態における他 のへテロ接合バイポーラトランジスタの構成例を示す断面図、図 5Bは平面図である。 図 5A及び図 5Bに示すヘテロ接合バイポーラトランジスタは、不純物として鉄 (Fe)が ドープされて高抵抗とされた InPからなる主表面が（100)とされた基板 501の上に、 高濃度にシリコン（Si)がドープされて n型とされた InP力もなるサブコレクタ層 502、 In Pからなるコレクタ層 503、高濃度に炭素（C)がドープされて p型とされた GaAs Sb
(0.51) 力もなるベース層 504、 Siがドープされて n型とされた In Al Pからなるェミツ
(0.49) (0.85) (0.15)
タ層 507、高濃度に Siがドープされて n型とされた InP力もなるキャップ層 508、高濃 度に Siがドープされて n型とされた In Ga Asからなるコンタクト層 509が積層さ
(0.53) (0.47)
れている。
[0036] また、サブコレクタ層 502の上のコレクタ層 503が形成されていない領域にォーミツ ク接続したコレクタ電極 506が形成され、ベース層 504の上のェミッタ層 507が形成 されていない領域にォーミック接続したベース電極 505が形成され、コンタクト層 509 の上にォーミック接続したェミッタ電極 510が形成されている。
なお、サブコレクタ層 502は、例えば、 Siが 2 X 1019cm 3ドープされ、ベース層 504 は、例えば Cが 1. 1 X 102°cm 3ドープされ、ェミッタ層 507は、例えば Siが 5 X 1017c m— 3ドープされ、キャップ層 508は、例えば Siが 2 X 1019cm— 3ドープされ、コンタクト層 509は、例えば Siが 3 X 1019cm— 3ドープされている。コレクタ層 503は、膜厚 150nm 程度に形成され、ベース層 504は、膜厚 20nm程度に形成され、ェミッタ層 507は、 膜厚 30nm程度に形成されている。
[0037] なお、上述した図 5A及び図 5Bに示すヘテロ接合バイポーラトランジスタの詳細な 構造については、説明に支障のない範囲で省略している。また、ドーパント及び各層 の構成材料については、上述したものに限定されることなぐ所定の素子動作を実現 できる物であれば他の材料でも力まわな 、。
[0038] 次に、図 5A及び図 5Bに示すヘテロ接合バイポーラトランジスタの製造方法例につ いて簡単に説明する。まず、例えば、 MBE法や MOCVD法などの、公知の結晶成 長技術 (装置）により、前述した各化合物半導体の層が、基板 501の上に順次に形 成 (積層）された状態とする。特に、 MOCVD法によりベース層 504以降の層を形成 する場合は、水素による Cァクセプタの不活性ィ匕が極力抑制されるように、成膜時の 基板温度は 480°C以上の条件とすることが望ましい。なお、 MOCVD法でコレクタ層
503まで形成した後、 MBE法によりベース層 504以降の層を形成する場合など、ベ ース層 504中の Cァクセプタの不活性ィ匕が抑制されている場合は、上記基板温度以 下の条件とすることも可能である。
[0039] 次に、公知のリソグラフィ技術とエッチング技術とにより、図 5Aに示すようなメサ構造 が形成された状態とする。このメサ構造の形成において、本発明の趣旨に反しない 状態であれば、エッチング処理においてより高い選択性を得るために、エッチングスト ッパ一層などを用いるようにしてもよ 、。
[0040] 次に、電極形成部に開口を備えたマスクパターンをリソグラフィにより形成し、このマ スクパターンの上より TiZPtZAuを蒸着し、この後、マスクパターンを除去（リフトォ フ）することで、ベース電極 505,コレクタ電極 506,ェミッタ電極 510が形成された状 態とする。これらの電極の積層構造については、各電極において下層との間でォーミ ックコンタクトが取れる状態であれば、他の材料を用いるようにしてもよぐ各電極で各 々異なる形態としてもよい。
[0041] 上述したように形成された図 5A及び図 5Bに示すヘテロ接合バイポーラトランジスタ によれば、ェミッタ層 507が ΙηΑΙΡより構成されているため、前述した図 1に示すへテ 口接合バイポーラトランジスタと同様に、伝導帯端において、ェミッタ層 507とベース 層 504の界面では、ェミッタ層 507の方が高いポテンシャルを持つ状態となる。この 結果、従来ではェミッタ Zベース界面近傍に存在していた障壁力 図 5A及び図 5B に示すヘテロ接合バイポーラトランジスタによれば、解消された状態となる。
[0042] この結果、図 5A及び図 5Bに示すヘテロ接合バイポーラトランジスタによれば、エミ ッタ Zベース界面近傍での電子蓄積は抑制され、ェミッタ Zベース界面の容量成分 が減少する。また、同時にェミッタ層 507側の伝導帯とベース層 504側の価電子帯と の差が大きくなるため、ェミッタ Zベース界面でのトンネル再結合電流が減少する。こ れらの結果、図 5 A及び図 5Bに示すヘテロ接合バイポーラトランジスタにおいても、 従来に比較して電流利得が増加するようになる。
[0043] 図 6に示すように、ェミッタが InPから構成された従来の状態を示す点線に比較し、 ェミッタ層を InAlP力も構成した場合、実線で示すように、 A1の組成が 15%と低く抑 えられているにもかかわらず、特性が大幅に改善されている。なお、図 6は、 In A1
(0.85) (
Pよりなるェミッタ層を用いたヘテロ接合バイポーラトランジスタと InPよりなるェミツ
0.15)
タ層を用いたヘテロ接合バイポーラトランジスタとのガンメル'プロット（gummd-plot) のうち、ベース電流 Iを比較した特性図である。
B
[0044] また、図 5A及び図 5Bに示すヘテロ接合バイポーラトランジスタによれば、図 7に示 すように、ェミッタに InPを用いた従来に比較して、電流利得特性が全体的に向上し 、ヘテロ接合バイポーラトランジスタの特性が大幅に改善されるようになる。なお、図 7 は、コレクタ電流 I —電流利得特性を示したものである。
C
[0045] 次に、本発明の実施の形態における他のへテロ接合バイポーラトランジスタについ て、図 8を用いて説明する。図 8は、本発明の実施の形態における他のへテロ接合バ イポーラトランジスタの構成例を示す断面図である。図 8に示すヘテロ接合バイポー ラトランジスタは、不純物として鉄 (Fe)がドープされて高抵抗とされた InP力もなる主 表面が（100)とされた基板 801の上に、高濃度にシリコン（Si)がドープされて n型と された InP力もなるサブコレクタ層 802、 InP力もなるコレクタ層 803、高濃度に炭素（ C)がドープされて p型とされた GaAs Sb からなるベース層 804、 Siがドープさ
(0.51) (0.49)
れて n型とされて Inと A1の組成が層厚方向に変化して!/、る InAlPからなるェミッタ層 8 07、高濃度に Siがドープされて n型とされた InPからなるキャップ層 808、高濃度に Si 力 Sドープされて n型とされた In Ga Asからなるコンタクト層 809が積層されてい
(0.53) (0.47)
る。ェミッタ層 807は、ベース層 804の側からキャップ層 808の側にかけて、 Inの糸且成 比が 0. 75から 1. 00へと変化し、 A1の組成比が 0. 25から 0へと変化した、 Inが増加 して A1が減少する傾斜組成の状態とされている。
[0046] また、サブコレクタ層 802の上のコレクタ層 803が形成されていない領域にォーミツ ク接続したコレクタ電極 806が形成され、ベース層 804の上のェミッタ層 807が形成 されていない領域にォーミック接続したベース電極 805が形成され、コンタクト層 809 の上にォーミック接続したェミッタ電極 810が形成されている。
[0047] なお、サブコレクタ層 802は、例えば、 Siが 2 X 1019cm— 3ドープされ、ベース層 804 は、例えば Cが 7 X 1019cm— 3ドープされ、ェミッタ層 807は、例えば Siが 5 X 1017cm— 3 ドープされ、キャップ層 808は、例えば Siが 1 X 1019cm— 3ドープされ、コンタクト層 809 は、例えば Siが 1. 5 X 1019cm— 3ドープされている。コレクタ層 803は、膜厚 180nm程 度に形成され、ベース層 804は、膜厚 20nm程度に形成され、ェミッタ層 807は、膜 厚 30nm程度に形成されて!、る。
[0048] なお、上述した図 8に示すヘテロ接合バイポーラトランジスタの詳細な構造につい ては、説明に支障のない範囲で省略している。また、ドーパント及び各層の構成材料 については、上述したものに限定されることなぐ所定の素子動作を実現できる物で あれば他の材料でも力まわない。また、図 8に示すヘテロ接合バイポーラトランジスタ は、前述した図 1,図 5A及び図 5Bに示すヘテロ接合バイポーラトランジスタと同様に 製造可能である。
[0049] 上述したように形成された図 8に示すヘテロ接合バイポーラトランジスタによれば、 ェミッタ層 807が ΙηΑΙΡより構成されているため、前述した図 1に示すヘテロ接合バイ ポーラトランジスタと同様に、伝導帯端において、ェミッタ層 807とベース層 804の界 面では、ェミッタ層 807の方がポテンシャルが高くなる。この結果、従来ではェミッタ Zベース界面近傍に存在していた障壁が、図 8に示すヘテロ接合バイポーラトランジ スタによれば、解消された状態となる。
[0050] この結果、図 8に示すヘテロ接合バイポーラトランジスタによれば、ェミッタ Zベース 界面近傍での電子蓄積は抑制され、ェミッタ Zベース界面の容量成分が減少する。 また、同時にェミッタ層 807側の伝導帯とベース層 804側の価電子帯との差が大きく なるため、ェミッタ Zベース界面でのトンネル再結合電流が減少する。これらの結果、 図 8に示すヘテロ接合バイポーラトランジスタにおいても、従来に比較して電流利得 が増加するようになる。
[0051] また、図 8に示すヘテロ接合バイポーラトランジスタによれば、前述したようにェミツ タ層 807が傾斜組成とされ、ベース層 804との界面においては A1の組成比が高ぐ キャップ層 808の側に近!、ほど A1の組成比が低下して!/、るので、 A1の組成比が高!ヽ ことによる歪みの問題が緩和されるようなる。
[0052] 図 9に示すように、ェミッタが InPから構成された従来の状態を示す点線に比較し、 ェミッタ層を上述した傾斜組成の ΙηΑΙΡから構成した場合、実線で示すように、特性 が大幅に改善されている。また、同様に傾斜組成としてベース層との界面においては In Al Asの組成とされたェミッタ層の場合（2点鎖線）との比較から明らかなよう
(0.85) (0.15)
に、ベース層に近い領域のェミッタ層の A1組成比が高いほど、低電圧領域において 再結合電流成分が抑制されている。なお、図 9は、 ΙηΑΙΡよりなるェミッタ層を用いた ヘテロ接合バイポーラトランジスタ及び InPよりなるェミッタ層を用いたヘテロ接合バイ ポーラトランジスタとのガンメル'プロット（gummd-plot)のうち、ベース電流 Iを比較し
B
た特'性図である。
[0053] また、図 8に示すヘテロ接合バイポーラトランジスタによれば、図 10に示すように、 ェミッタに InPを用いた従来に比較して、電流利得特性が全体的に向上し、ヘテロ接 合バイポーラトランジスタの特性が大幅に改善されるようになる。また、図 8に示すへ テロ接合バイポーラトランジスタによれば、ベース層に近 、領域のェミッタ層の八1組 成比が低い場合に比較しても、電流利得が高くなつている。これは、 A1の組成比が 高いことにより、ェミッタ力 ベースへの電子の打ち出し効果が加わったためと考えら れる。以上のように、ベース層に近い領域の A1の組成比が高くされている傾斜組成と されたェミッタ層を用いることで、電流利得の向上という効果がより顕著に得られるよう になる。
[0054] 次に、本発明の実施の形態における他のへテロ接合バイポーラトランジスタについ て、図 11を用いて説明する。図 11は、本発明の実施の形態における他のへテロ接 合バイポーラトランジスタの構成例を示す断面図である。 図 11に示すヘテロ接合バ イポーラトランジスタは、不純物として鉄 (Fe)がドープされて高抵抗とされた InPから なる主表面が（100)とされた基板 1101の上に、高濃度にシリコン (Si)がドープされ て n型とされた InPからなるサブコレクタ層 1102、 InPからなるコレクタ層 1103、 InAl Pからなるコレクタ傾斜組成層 1104、高濃度に炭素（C)がドープされて p型とされた GaAs Sb 力もなるベース層 1105、 Siがドープされて n型とされて Inと Alの組成
(0.51) (0.49)
が層厚方向に変化して 、る ΙηΑΙΡ力もなるェミッタ層 1108、高濃度に Siがドープされ て n型とされた InPカゝらなるキャップ層 1109、高濃度に Siがドープされて n型とされた I n Ga Asからなるコンタクト層 1110が積層されている。
(0.53) (0.47)
[0055] また、コレクタ傾斜組成層 1104は、コレクタ層 1103の側からベース層 1105の側に かけて、 Inの組成比が 1. 00力 0. 92へと変化し、 A1の組成比が 0から 0. 08へと変 化した、 Inが減小して A1が増加する傾斜組成の状態とされている。また、ェミッタ層 1 108は、ベース層 1105の側からキャップ層 1109の側にかけて、 Inの糸且成比が 0. 7 5から 1. 00へと変化し、 A1の組成比が 0. 25から 0へと変化した、 Inが増加して A1が 減少する傾斜組成の状態とされて ヽる。
[0056] また、サブコレクタ層 1102の上のコレクタ層 1103が形成されていない領域にォー ミック接続したコレクタ電極 1107が形成され、ベース層 1105の上のェミッタ層 1108 が形成されて 、な 、領域にォーミック接続したベース電極 1106が形成され、コンタク ト層 1110の上にォーミック接続したェミッタ電極 1111が形成されて!、る。
[0057] なお、サブコレクタ層 1102は、例えば、 Siが 2 X 1019cm— 3ドープされ、ベース層 11 05は、例えば Cが 7 X 1019cm— 3ドープされ、ェミッタ層 1108は、例えば Siが 5 X 1017c m— 3ドープされ、キャップ層 1109は、例えば Siが 1 X 1019cm 3ドープされ、コンタクト 層 1110は、例えば Siが 1. 5 X 1019cm 3ドープされている。コレクタ層 1103は、膜厚 l l lOnm程度に形成され、コレクタ傾斜組成層 1104は、膜厚 30nm程度に形成さ れ、ベース層 1105は、膜厚 20nm程度に形成され、ェミッタ層 1108は、膜厚 30nm 程度に形成されている。
[0058] なお、上述した図 11に示すヘテロ接合バイポーラトランジスタの詳細な構造につ!ヽ ては、説明に支障のない範囲で省略している。また、ドーパント及び各層の構成材料 については、上述したものに限定されることなぐ所定の素子動作を実現できる物で あれば他の材料でも力まわない。また、図 11に示すヘテロ接合バイポーラトランジス タは、前述した図 1,図 5A及び図 5B,図 8に示すヘテロ接合バイポーラトランジスタと 同様に製造可能である。
[0059] 上述した構成の図 11に示すヘテロ接合バイポーラトランジスタによれば、まず、エミ ッタ層 1108が InAlPより構成されているため、前述した図 1,図 5A,及び図 8に示す ヘテロ接合バイポーラトランジスタと同様に、伝導帯端において、ェミッタ層 1108とべ ース層 1105の界面では、ェミッタ層 1108の方がポテンシャルが高くなる。この結果、 従来ではェミッタ Zベース界面近傍に存在していた障壁が、図 8に示すヘテロ接合 ノイポーラトランジスタによれば、解消された状態となる。
[0060] この結果、図 11に示すヘテロ接合バイポーラトランジスタにおいても、ェミッタ Zベ ース界面近傍での電子蓄積は抑制され、ェミッタ Zベース界面の容量成分が減少す る。また、同時にェミッタ層 1108側の伝導帯とベース層 1105側の価電子帯との差が 大きくなるため、ェミッタ Zベース界面でのトンネル再結合電流が減少する。これらの 結果、図 11に示すヘテロ接合バイポーラトランジスタにおいても、従来に比較して電 流利得が増加するようになる。
[0061] また、図 11に示すヘテロ接合バイポーラトランジスタにおいても、前述したようにエミ ッタ層 1108が傾斜組成とされ、ベース層 1105との界面にお!、ては A1の組成比が高 ぐキャップ層 1109の側に近いほど A1の組成比が低下している。この結果、 A1の組 成比が高いことによる歪みの問題が緩和されるようになり、図 8に示したヘテロ接合バ イポーラトランジスタと同様に、より高い電流利得が得られるようになる。
[0062] 力！]えて、図 11に示すヘテロ接合バイポーラトランジスタでは、ベース 1105に接する 領域におけるコレクタの組成力 ΙηΑΙΡ力も構成されているようにした。このことにより 、以下に説明するコレクタ Zベース界面に生じる境界層の問題が抑制できるようにな る。
[0063] Sbを含む化合物半導体は、他の V族原子である Pや Asなどのみにより構成された 化合物半導体よりも融点が低ぐ例えば 2つの元素力 なる化合物半導体の場合、 G aP (1467°C)、 InP (1060°C)、 GaAs (1240°C)、 InAs (942°C)に対して、 GaSb ( 712°C)、 InSb (524°C)となる。また、 GaAsSbの一般的な成長温度域は 500〜60 0°Cである。これに対し、 InSbの融点が低いために、 InPと GaAsSbとの接触界面で I nSbが形成されると InPZGaAsSb界面が一時的に液相に近い状態となる（"Growth Monitoring of GaAsSb:し/ InP Heterostructure with Reflectance Anisotropy Spectros copy", F.Brunnerら 4名、 TMSゝ Abstract of 12th ICMOVPE、 2004年発行、 p. 2参照)。このような状態になると、急峻に層が切り替わらず、界面を挟んだ両層の構 成元素が無頓着に入り交じった境界層が界面に生じてしまう。このような境界層が存 在すると、素子構造を形成するために各層を選択的にエッチングしょうとしたときに、 エッチングが速やかに進行しない、もしくは異常に進行してしまうために、設計通りの 素子形状に加工できな 、と 、う問題を生じる。
[0064] またこの層は、局所的に強い歪みを生じて転移欠陥を発生させ、また界面近傍の 伝導帯端や価電子帯端のポテンシャルを局所的に上下させる。例えば、 GaAsSb/ InP界面において、 InSbを主成分とする境界層ができた場合、図 12に示すような伝 導帯端の局所的な落ち込みを生じる。この結果、欠陥を介した再結合電流が増加し て電流利得が低下し、また伝導帯端の落ち込みや隆起により、コレクターベース間に おける電子の走行が妨げられ、素子の動作速度が低下するなどの素子特性の劣化 をまねく。
[0065] このような問題を解決するためには、一般には、層から層への原子拡散 (例えば、 I nP層力 GaAsSb層への In拡散、もしくは GaAsSb層力 InP層への Sbの拡散）を 防ぐことが重要である。しかしながら、 InPZGaAsSb系の場合、潜在的に InPと GaA sSbの接触面にはかならず In— Sb結合が形成されてしまうために、拡散を抑えるだ けでは完全な解決には至らない。また、 GaAsSbからなるベース層の成長温度を InS bの融点よりも低くすることにより、 InP力もなるコレクタ層とベース層（GaAsSb)の接 触面に In— Sb結合が形成されても、界面が液相にならないようにすることも考えられ る。
[0066] しかしながらこの場合、低温成長により GaAsSbからなるベース層の結晶品質の低 下を生じやすいほか、 MOCVDにて層構造を作製する場合、炭素ドープした GaAs Sb中の炭素ァクセプタの水素不活性ィ匕耐性を大きく損なうという新たな問題を生じる (文献「Suppression of hydrogen passivation in carbon-doped GaAsSb gro ws by MOCVDJ、 Y.Odaら 6名、 ELSEVIERゝ Journal of Crystal Growth, 20 04年発行、 Vol.261, p.393.参照）。
[0067] これらに対し、図 11に示すヘテロ接合バイポーラトランジスタによれば、ベース層 1 105が形成される下層に、 ΙηΑΙΡ力もなるコレクタ傾斜組成層 1104を備え、ベース 層 1105力 ηΑ1Ρからなる層の上に形成されるようにした。この結果、 Inと Sbからなる 境界層の形成が抑制できるようになる。以下、境界層の抑制についてより詳細に説明 する。
[0068] 前述したように、 Sbを含む化合物半導体は、融点が低い傾向にある力 A1を含む 化合物半導体は、融点が高い傾向になる。例えば、 A1P (1060°C前後で昇華）、 A1 As (1740°C)、 AlSb (1080°C)である。また、原子の結合エネルギーは、 Al— Sb > Ga-Sb >In-Sbの順〖こ大きく、 Al— Sbが最も安定する。このため、コレクタ層とベ ース層との界面にアルミを含む化合物半導体を挿入する力、もしくはコレクタ層を In
(1
Al P (ただし z>0)力も構成することで、界面では In— Sb結合よりも Al— Sb結合
-z) (z)
の方が優先的に形成されることになる。このようにすることで、ベース層のコレクタ側の 界面では、融点の低い InSbではなぐ融点が高い InAlSbが形成されることとなり、 G aAsSbを成長させている初期の段階で、界面が一時的に液相になることを抑えること が可能となる。
[0069] ただし、 A1を含む化合物半導体は融点が高いだけでなぐ伝導帯端のポテンシャ ルも高くなる傾向があるため、むやみに A1を添加するとコレクタ層の伝導帯端のポテ ンシャルがベース層のポテンシャルよりも高くなる。このような状態は、伝導帯を走行 する電子に対して障壁となり、ヘテロ接合バイポーラトランジスタの動作速度を著しく 低下させることになる。この問題は、例えば InPに格子整合する InAlAsが A1を含ん で!、るのにもかかわらず、 InAlAsをコレクタ層に適用しにく!/、ことの理由ともなる。
[0070] 以上を踏まえて、本発明が効果的に適用される組成等について以下に示す (i)〜（ iv)の観点力 説明する。
(i)組成を格子整合の点からずらしたことによる臨界膜厚の減少と、素子特性から要 求される膜厚との関係。
(ii) GiAsSbの水素不活性ィ匕耐性と歪みとの関係。
(iii)歪み層同士の相互作用による臨界膜厚の減少、界面での欠陥発生。
(iv)伝導帯端のポテンシャルが（コレクタ層 <ベース層）となる組成の関係。
[0071] まず、（i)の観点について説明する。 InP基板上の GiAs Sb は、格子定数の不 ω (1-χ)
整合から 0.51 <x≤lで引っ張り歪みを、 0≤x< 0.51で圧縮歪みを受ける。 In Al
(l-z)
Pは、 y>0である限り引っ張り歪みを受ける。歪み層の膜厚は、一般に臨界膜厚以
(z)
上には厚くすることができない。しかしながら一方で、以下の理由力 薄層化には限 界がある。 GiAs Sb ベース層は、結晶品質の劣化を生じないドーピング濃度が炭 ω (1-χ)
素ドープの場合において 4 X 102°cm3程度までである。このため、ヘテロ接合バイポ ーラトランジスタの高速ィ匕のためにベース抵抗を下げようとすると、例えばベース抵抗 力 600 Ω /口（平方 cm)、ドーピング濃度 4 X 102°cm3の場合には 15nm前後の膜厚 力 ドーピング濃度 8 X 1019cm3の場合には 35nm前後の膜厚が必要となる。このこと から、 GiAs Sb 、In Al Pともに臨界膜厚以下で、かつ素子特性が劣化しない
-x) -z) (z)
程度の厚さを持つ膜が成膜できなければならない。特に Xについては、ベース抵抗 や膜厚の揺らぎに起因するプロセスマージンなども考慮に入れた膜厚 15nmでも臨 界に達しない、 0.2≤x≤0.8が、臨界膜厚力も見た実用的な範囲となる。
[0072] 次に、上記 (ii)の観点について説明する。 As組成 Xを x≥0.51よりも大きくすると、
GiAs Sb 層は引っ張り歪みを受け、水素不活性ィ匕耐性が低下する。実用上無視 ω (1-χ)
可能な水素不活性ィ匕の度合いは、炭素ドープされた GiAs Sb 層内に存在する全 ω (1-χ)
炭素ァクセプタに対して、水素不活性ィ匕された炭素ァクセプタの割合がおおむね 5
%以内に抑えられているときある。これは、 GiAs Sb 層の組成でみると、 x≤0.55 ω (1-χ)
までなら許容範囲に収めることが可能であることを示している。この条件が、水素不活 性ィ匕耐性から見た GiAs Sb 層の組成の上限となる。
ω (1-χ)
[0073] 次に、上記（iii)の観点について説明する。 0≤x< 0.51の範囲では、 In Al P/
-z) ω
GiAs Sb の Δ Ec (伝導帯端不連続量）は、 Xが小さくなるにつれて GiAsSbの伝 ω (1-χ)
導帯のポテンシャルが高くなるために大きくなる。この場合、さらに zを大きくすること が可能となる。この際には、 GiAs Sb 層の圧縮歪みと In Al P層の引っ張り歪 ω (1-χ) -z) ω
みとの相互作用から、臨界膜厚が ΙηΡ基板上のときよりも低下し、さらにはコレクタ Ζ ベース界面の欠陥密度が増加する原因となる。これが、歪み層の相互作用から見た
GiAs Sb 層の組成の下限と、 In Al P層の組成の上限であり、 x≥0.40かつ z ω (1-χ) -z) ω
≤ 0.35である。
[0074] 次に、上記 (iv)の観点について説明する。素子特性を劣化させないためには、コレ クタ層の伝導帯端のポテンシャルがベース層のポテンシャルよりも低く保たれる必要 がある。 InPの伝導帯のポテンシャルに対する GiAs Sb のポテンシャルとの差、 ω (1-χ)
及び In Al Pのポテンシャルとの差は、組成 X及び zによって見積もることが可能で -z) ω ある。 GiAs Sb ZlnPの AEcについては約 0.18eVと見積もられていることから
(0.51) (0.49)
、組成 Xと zを用いてコレクタ層側の伝導帯端のポテンシャルの方が低くなる条件は 0. 49x+ 1.554z≤0.36である。このとき、（i)〜（iii)力ら 0.40≤x≤0.55である力ら、 y の取り得る範囲は 0< z≤0.18となる。
[0075] 以上をまとめると、ベース層が GaAs Sb より構成され、コレクタ層側のベース ω (1-χ)
層との界面が In Al Pより構成され、組成 Xおよび組成 zの範囲がそれぞれ 0.40
(l-z) (z)
≤x≤0.55, 0< z≤0.18で、 xと zの関係力^).49x+ 1.554z≤0.36となれば、、前述 した境界層の問題が解消可能となる。さらに、歪みの影響を低減する方法として、ベ ース接合面に近い In Al Pコレクタ層の Al組成に対して、ベース接合面（ベース層
ひ- z) ω
の側）カゝら遠ざかるにつれて A1組成を減少させて ΙηΡに近づける、組成傾斜層の適 用が考えられる。
[0076] 上述したように、図 11に示すヘテロ接合バイポーラトランジスタによれば、コレクタ傾 斜組成層 1104を設けるようにしたので、ベース Ζコレクタ界面が急峻に組成が変化 する状態となる。この結果、図 13のバンド図に示すように、ベース Ζコレクタ界面近傍 における伝導帯端の局所的な落ち込みが抑制され、電子の走行に対して障害がな い状態が実現可能となる。
[0077] また、 ΙηΡからなるコレクタ層の上に GaAsSbからなるベース層が形成されている場 合、界面に前述した境界層が形成されているため、図 11に示すような構造体を形成 するためのウエットケミカルエッチングにお 、て、ベース層力もコレクタ層に力けて選 択的なエッチングに支障をきたす場合が発生する。ベース Zコレクタ界面に境界層 が存在すると、ベース用、もしくはコレクタ用のどちらのエツチャントでも界面近傍でェ ツチングの挙動が変わってしまい、設計通りの構造を実現することが難しくなる。
[0078] これに対し、コレクタ層 1103,コレクタ傾斜組成層 1104,及びベース層 1105の積 層構造にお!、ては、図 11に示すような構造体を形成するためのウエットケミカルエツ チングにおいて、ベース層 1105からコレクタ傾斜組成層 1104,及びコレクタ層 110 3にかけて、境界層が形成されないため、スムースに選択エッチングが行える。
産業上の利用可能性
[0079] 以上に示した本発明によれば、より高速な動作が可能なヘテロ接合バイポーラトラ ンジスタが提供できる。

Claims

請求の範囲
[1] ヘテロ接合バイポーラトランジスタにおいて、ベース層をなす化合物半導体の構成 元素に少なくとも Ga、 As、 Sbを含み、かつ、ェミッタ層をなす化合物半導体の構成 元素に少なくとも In、 Al、 Pを含むことを特徴とするヘテロ接合バイポーラトランジスタ
[2] 請求項 1記載のへテロ接合バイポーラトランジスタにおいて、
InPから構成された基板と、
この基板の上に形成されてインジウムとリンとを含む化合物半導体から構成された コレクタ層と、
このコレクタ層の上に形成されてガリウムとヒ素とアンチモンとを含む p型の化合物半 導体から構成された前記ベース層と、
このベース層の上に形成されてインジウムとアルミニウムとリンとを含む n型の化合 物半導体力 構成された前記ェミッタ層と
を少なくとも備え、
前記ェミッタ層のインジウムとアルミとの組成比は、前記ェミッタ層の前記ベース層 側の伝導帯端のポテンシャルエネルギー力 前記ベース層の伝導帯端のポテンシャ ルエネルギー以上となる範囲の組成比とされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
[3] 請求項 1記載のへテロ接合バイポーラトランジスタにおいて、
ベース層に少なくとも 1層は GaAs Sb 、ェミッタ層に少なくとも 1層は In Al P
(χ) (1-χ) (l-y) (y) を用い、上記 x及び yは混晶組成を表し、各組成は、 0< x< 1、 0<y< 1の範囲であ ることを特徴とするヘテロ接合バイポーラトランジスタ。
[4] 請求項 3記載のへテロ接合バイポーラトランジスタにお 、て、
組成 Xの範囲は 0. 2≤x≤0. 8であり、 yの範囲は 0<y≤0. 5である
ことを特徴とするヘテロ接合バイポーラトランジスタ。
[5] 請求項 4記載のへテロ接合バイポーラトランジスタにお 、て、
Xと yの関係力 0. 49x+ l . 554y≥0. 25となる
ことを特徴とするヘテロ接合バイポーラトランジスタ。
[6] 請求項 5記載のへテロ接合バイポーラトランジスタにお 、て、
糸且成 X及び yの範囲力 Sそれぞれ 0. 45≤x≤0. 55、 0< y≤0. 25で、 xと yの関係力 ^ 0. 49x+ l . 554y≥0. 36となる
ことを特徴とするヘテロ接合バイポーラトランジスタ。
[7] 請求項 1記載のへテロ接合バイポーラトランジスタにおいて、
前記ェミッタ層における A1の組成比は、前記ベース層力も遠ざかるにつれて小さく なる
ことを特徴とするヘテロ接合バイポーラトランジスタ。
[8] 請求項 1記載のへテロ接合バイポーラトランジスタにおいて、
前記ベース層における Asの組成比は、前記ェミッタ層力 遠ざかるにつれて小さく なる
ことを特徴とするヘテロ接合バイポーラトランジスタ。
[9] 請求項 1記載のへテロ接合バイポーラトランジスタにおいて、
前記コレクタ層は、インジウムとアルミニウムとリンとを含む化合物半導体力も構成さ れている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
[10] 請求項 9記載のへテロ接合バイポーラトランジスタにおいて、
前記ベース層は GaAs Sb から構成され、
ω (1-χ)
前記コレクタ層は In Al Pから構成され、
ひ- z) ω
前記 X及び ζは混晶組成を表し、各組成は、 0< χ < 1、 0< ζ < 1の範囲である ことを特徴とするヘテロ接合バイポーラトランジスタ。
[11] 請求項 10記載のへテロ接合バイポーラトランジスタにおいて、
前記 yの範囲は、 0< y≤0. 18であり、
前記 Xと前記 yの関係は、 0. 49x+ l . 554z≤0. 36である
ことを特徴とするヘテロ接合バイポーラトランジスタ。
[12] 請求項 9記載のへテロ接合バイポーラトランジスタにおいて、
前記コレクタ層における A1の組成比は、前記ベース層力も遠ざかるにつれて小さく なる ことを特徴とするヘテロ接合バイポーラトランジスタ。
[13] 請求項 1記載のへテロ接合バイポーラトランジスタにおいて、
前記へテロ接合バイポーラトランジスタを構成する前記ベース層及びェミッタ層を含 む各層は、有機金属気相成長法により形成され、
前記ベース層は、炭素がドーパントして添加されて 、る
ことを特徴とするヘテロ接合バイポーラトランジスタ。
[14] 請求項 13記載のへテロ接合バイポーラトランジスタにおいて、
前記ベース層は、成長温度が 480°C以上とされて形成されたものである ことを特徴とするヘテロ接合バイポーラトランジスタ。
PCT/JP2005/011606 2004-07-01 2005-06-24 ヘテロ接合バイポーラトランジスタ WO2006003845A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/560,756 US7242038B2 (en) 2004-07-01 2005-06-24 Heterojunction bipolar transistor
EP05765094A EP1662557B1 (en) 2004-07-01 2005-06-24 Heterojunction bipolar transistor
CA2529595A CA2529595C (en) 2004-07-01 2005-06-24 Heterostructure bipolar transistor
JP2006523763A JP4575378B2 (ja) 2004-07-01 2005-06-24 ヘテロ接合バイポーラトランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004195533 2004-07-01
JP2004-195533 2004-07-01
JP2004265753 2004-09-13
JP2004-265753 2004-09-13

Publications (1)

Publication Number Publication Date
WO2006003845A1 true WO2006003845A1 (ja) 2006-01-12

Family

ID=35782656

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/011606 WO2006003845A1 (ja) 2004-07-01 2005-06-24 ヘテロ接合バイポーラトランジスタ

Country Status (5)

Country Link
US (1) US7242038B2 (ja)
EP (1) EP1662557B1 (ja)
JP (1) JP4575378B2 (ja)
CA (1) CA2529595C (ja)
WO (1) WO2006003845A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027294A (ja) * 2005-07-14 2007-02-01 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2447921B (en) * 2007-03-28 2012-01-25 Rfmd Uk Ltd A Transistor
US8395237B2 (en) * 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
US8716835B2 (en) 2008-10-21 2014-05-06 Renesas Electronics Corporation Bipolar transistor
JP5681031B2 (ja) * 2011-04-18 2015-03-04 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタ
WO2013058640A2 (es) * 2011-10-20 2013-04-25 Zepeda Lopez Hector Manuel Método de extracción, comprobación y conteo de extracto dializado de leucocitos de origen bazo de tiburón, para la obtención de factor de transferencia potencializado, específicamente diseñado para su uso como tratamiento contra la enfermedad conocida como asma
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US20130137199A1 (en) * 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
TWI505409B (zh) * 2012-06-13 2015-10-21 Win Semiconductors Corp 一種化合物半導體晶圓結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086602A (ja) * 2001-09-14 2003-03-20 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ
JP2004214576A (ja) * 2003-01-09 2004-07-29 Nippon Telegr & Teleph Corp <Ntt> ヘテロバイポーラトランジスタ
JP2005086135A (ja) * 2003-09-11 2005-03-31 Nippon Telegr & Teleph Corp <Ntt> ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794440A (en) * 1983-05-25 1988-12-27 American Telephone And Telegraph Company, At&T Bell Laboratories Heterojunction bipolar transistor
US4821082A (en) * 1987-10-30 1989-04-11 International Business Machines Corporation Heterojunction bipolar transistor with substantially aligned energy levels
JPH06310521A (ja) * 1993-04-23 1994-11-04 Nippon Telegr & Teleph Corp <Ntt> バイポーラトランジスタ
JPH11121461A (ja) * 1997-10-08 1999-04-30 Fujitsu Ltd ヘテロ接合バイポーラトランジスタ
US6762480B2 (en) 2001-02-27 2004-07-13 Agilent Technologies, Inc. Thin gallium-arsenide-antimonide base heterojunction bipolar transistor (HBT) having improved gain
US6696710B2 (en) 2001-02-27 2004-02-24 Agilent Technologies, Inc. Heterojunction bipolar transistor (HBT) having an improved emitter-base junction
JP2003297849A (ja) * 2002-04-05 2003-10-17 Toshiba Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
US6822274B2 (en) * 2003-02-03 2004-11-23 Agilent Technologies, Inc. Heterojunction semiconductor device having an intermediate layer for providing an improved junction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086602A (ja) * 2001-09-14 2003-03-20 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ
JP2004214576A (ja) * 2003-01-09 2004-07-29 Nippon Telegr & Teleph Corp <Ntt> ヘテロバイポーラトランジスタ
JP2005086135A (ja) * 2003-09-11 2005-03-31 Nippon Telegr & Teleph Corp <Ntt> ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027294A (ja) * 2005-07-14 2007-02-01 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
EP1662557A4 (en) 2009-04-08
US7242038B2 (en) 2007-07-10
CA2529595C (en) 2013-02-26
JP4575378B2 (ja) 2010-11-04
US20060231859A1 (en) 2006-10-19
CA2529595A1 (en) 2006-01-01
JPWO2006003845A1 (ja) 2008-04-10
EP1662557A1 (en) 2006-05-31
EP1662557B1 (en) 2011-08-17

Similar Documents

Publication Publication Date Title
WO2006003845A1 (ja) ヘテロ接合バイポーラトランジスタ
US8043910B2 (en) Integrated semiconductor structure including a heterojunction bipolar transistor and a Schottky diode
TWI695504B (zh) 異質接面雙極性電晶體
EP0619613A2 (en) A heterojunction bipolar transistor
CN101243555B (zh) 制造异质结双极晶体管的方法
US7915640B2 (en) Heterojunction semiconductor device and method of manufacturing
US9530858B2 (en) Nitride semiconductor device and method of manufacturing the same
TW201813088A (zh) 異質接面雙極性電晶體
JP3885658B2 (ja) ヘテロ接合バイポーラトランジスタ
US5571732A (en) Method for fabricating a bipolar transistor
US8441037B2 (en) Semiconductor device having a thin film stacked structure
US20070295994A1 (en) Hetero junction bipolar transistor
US6768141B2 (en) Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure
CN100463121C (zh) 异质结构双极型晶体管
JP4799938B2 (ja) ヘテロ接合バイポーラトランジスタ
JP6538608B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
Fang et al. $ W_ {e}= 100\mathrm {nm} $ InP/lnGaAs DHBT with Self-aligned MOCVD Regrown p-GaAs Extrinsic Base Exhibiting $1\Omega-\mu\mathrm {m}^{2} $ Base Contact Resistivity
JP4405060B2 (ja) ヘテロ接合型バイポーラトランジスタ
JP4019590B2 (ja) 半導体装置
CN115566057A (zh) 异质结双极晶体管及其制造方法
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2000114551A (ja) 半導体トンネル素子とその製造方法、及び、集積回路
JPH1098052A (ja) ヘテロ接合バイポーラトランジスタ
JPH0738392B2 (ja) 半導体装置
Ohkubo et al. High-reliability InGaP/GaAs HBTs with 153 GHz f^ sub T^ and 170 GHz f^ sub max^

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006231859

Country of ref document: US

Ref document number: 10560756

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2529595

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2005765094

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20058004177

Country of ref document: CN

Ref document number: 2006523763

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2005765094

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10560756

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE