JP2003086602A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2003086602A JP2003086602A JP2001280776A JP2001280776A JP2003086602A JP 2003086602 A JP2003086602 A JP 2003086602A JP 2001280776 A JP2001280776 A JP 2001280776A JP 2001280776 A JP2001280776 A JP 2001280776A JP 2003086602 A JP2003086602 A JP 2003086602A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- energy
- collector
- base
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 InGaAsべースDHBTと同等のべースシート抵抗
を有し、GaAsSbべースDHBTと同等な理想的な特性を示す
ヘテロ接合バイポーラトランジスタを提供すること。 【解決手段】 第１導電型がｎ型で、コレクタ層とのへ
テ口界面において、価電子帯のエネルギーがコレクタ層
の価電子帯のエネルギーよりも高く、伝導電子帯のエネ
ルギーがコレクタ層の伝導電子帯のエネルギーよりも高
く、かつ、べース層とのへテ口界面において、価電子帯
のエネルギーがべース層の価電子帯のエネルギーよりも
高く、伝導電子帯のエネルギーがべース層の伝導電子帯
のエネルギーよりも高く、かつ、コレクタ層とのへテ口
界面における伝導電子帯におけるエネルギー不連続量が
べース層とのエネルギーギャップの差よりも大きい半導
体層をべース層とコレクタ層との界面に含むことを特徴
とする。
を有し、GaAsSbべースDHBTと同等な理想的な特性を示す
ヘテロ接合バイポーラトランジスタを提供すること。 【解決手段】 第１導電型がｎ型で、コレクタ層とのへ
テ口界面において、価電子帯のエネルギーがコレクタ層
の価電子帯のエネルギーよりも高く、伝導電子帯のエネ
ルギーがコレクタ層の伝導電子帯のエネルギーよりも高
く、かつ、べース層とのへテ口界面において、価電子帯
のエネルギーがべース層の価電子帯のエネルギーよりも
高く、伝導電子帯のエネルギーがべース層の伝導電子帯
のエネルギーよりも高く、かつ、コレクタ層とのへテ口
界面における伝導電子帯におけるエネルギー不連続量が
べース層とのエネルギーギャップの差よりも大きい半導
体層をべース層とコレクタ層との界面に含むことを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体を用いた
超高速ヘテ口接合バイポーラトランジスタに関するもの
である。
超高速ヘテ口接合バイポーラトランジスタに関するもの
である。
【０００２】
【従来の技術】エミッタ層にべース層よりもエネルギー
ギャップの大きい半導体を用いたへテロ接合バイポーラ
トランジスタ（Heterostructure Bipolar Transistor:H
BT）は、高速・高周波素子としての優れた特性を有して
おり、さまざまな応用が期待されている。ＧａＡｓ基板
上にＨＢＴを構成する場合、ＧａＡｓとＡｌＧａＡｓと
の組み合わせやＩｎＧａＰとＧａＡｓの組み合わせを基
本とする半導体材料の構成が、また、ＩｎＰ基板上にＨ
ＢＴを構成する場合には、ＩｎＰとＩｎＧａＡｓの組み
合わせを基本とする半導体材料の構成が、実用上最も重
要度が高くかつ広範に用いられている。
ギャップの大きい半導体を用いたへテロ接合バイポーラ
トランジスタ（Heterostructure Bipolar Transistor:H
BT）は、高速・高周波素子としての優れた特性を有して
おり、さまざまな応用が期待されている。ＧａＡｓ基板
上にＨＢＴを構成する場合、ＧａＡｓとＡｌＧａＡｓと
の組み合わせやＩｎＧａＰとＧａＡｓの組み合わせを基
本とする半導体材料の構成が、また、ＩｎＰ基板上にＨ
ＢＴを構成する場合には、ＩｎＰとＩｎＧａＡｓの組み
合わせを基本とする半導体材料の構成が、実用上最も重
要度が高くかつ広範に用いられている。
【０００３】ＩｎＰ基板上に構成されるＨＢＴにおい
て、エミッタ層だけでなくコレクタ層にもべース層より
もエネルギーギャップの大きい半導体を用いたダブルヘ
テ口構造ＨＢＴ（ＤＨＢＴ）は、エネルギーギャップの
大きな半導体材料をコレクタに用いることにより、Ｉｎ
Ｐ／ＩｎＧａＡｓと ＨＢＴの欠点でもある低耐圧を改
善することが可能であり、近年検討が進められている。
よく用いられる材料の組み合わせは、エミッタ・コレク
タ層にＩｎＰやＩｎＡｌＡｓ、べース層にＩｎＧａＡｓ
で構成した構造である。しかし、この場合、ＩｎＰ や
ＩｎＡｌＡｓ とIｎＧａＡｓとのへテ口界面でのバン
ド不連続は図１（ａ）に示すような、 いわゆるＴｙｐ
ｅｌであるため、べース・コレクタ間にバンド不連続に
起因するエネルギー障壁が形成されることとなり（図
２）、Ｉ−Ｖ特性へのキンク現象の発現（図３）や素子
抵抗の増大など、好ましくない影響を与えてしまうとい
う欠点があった。
て、エミッタ層だけでなくコレクタ層にもべース層より
もエネルギーギャップの大きい半導体を用いたダブルヘ
テ口構造ＨＢＴ（ＤＨＢＴ）は、エネルギーギャップの
大きな半導体材料をコレクタに用いることにより、Ｉｎ
Ｐ／ＩｎＧａＡｓと ＨＢＴの欠点でもある低耐圧を改
善することが可能であり、近年検討が進められている。
よく用いられる材料の組み合わせは、エミッタ・コレク
タ層にＩｎＰやＩｎＡｌＡｓ、べース層にＩｎＧａＡｓ
で構成した構造である。しかし、この場合、ＩｎＰ や
ＩｎＡｌＡｓ とIｎＧａＡｓとのへテ口界面でのバン
ド不連続は図１（ａ）に示すような、 いわゆるＴｙｐ
ｅｌであるため、べース・コレクタ間にバンド不連続に
起因するエネルギー障壁が形成されることとなり（図
２）、Ｉ−Ｖ特性へのキンク現象の発現（図３）や素子
抵抗の増大など、好ましくない影響を与えてしまうとい
う欠点があった。
【０００４】こうした欠点を解決するものとして近年注
目されているのが、べース層をＧａＡｓＳｂで構成した
ＤＨＢＴである。ＩｎＰやＩｎＡlＡｓとＧａＡｓＳｂ
とのへテ口界面でのバンド不連続は図１（ｂ）に示すよ
うな、いわゆるＴｙｐｅII−ｓｔａｇｇｅｄであり、べ
ース・コレクタ間にエネルギー障壁は形成されずに（図
４）、理想的なＤＨＢＴ構造を構成することができる。
目されているのが、べース層をＧａＡｓＳｂで構成した
ＤＨＢＴである。ＩｎＰやＩｎＡlＡｓとＧａＡｓＳｂ
とのへテ口界面でのバンド不連続は図１（ｂ）に示すよ
うな、いわゆるＴｙｐｅII−ｓｔａｇｇｅｄであり、べ
ース・コレクタ間にエネルギー障壁は形成されずに（図
４）、理想的なＤＨＢＴ構造を構成することができる。
【０００５】しかしながら、ＧａＡｓＳｂはＩｎＧａＡ
ｓに比べて移動度が低く、べース層の不純物濃度や層厚
が同じであっても、ＩｎＧａＡｓべースＤＨＢＴよりも
べースシート抵抗が高くなってしまうという欠点があっ
た。例えば典型的な例として、層厚５０ｎｍ、不純物濃
度４ｘ１０１９ｃｍ-３のべース層を形成した場合、Ｉ
ｎＧａＡｓべースではシート抵抗は５００〜６００Ω／
□程度であるのに対し、ＧａＡｓＳｂべースでは １０
００Ω／□程度の高い値になってしまう。そのため、同
程度のべースシート抵抗を得るためにはＩｎＧａＡｓべ
ースの場合よりもおよそ２倍の高濃度に不純物を添加す
る必要がある。このような高濃度の不純物添加はべース
層の結晶品質の劣化を招いて素子特性そのものを低下さ
せ、また、素子の長期安定動作をも損ねるおそれもあ
る。
ｓに比べて移動度が低く、べース層の不純物濃度や層厚
が同じであっても、ＩｎＧａＡｓべースＤＨＢＴよりも
べースシート抵抗が高くなってしまうという欠点があっ
た。例えば典型的な例として、層厚５０ｎｍ、不純物濃
度４ｘ１０１９ｃｍ-３のべース層を形成した場合、Ｉ
ｎＧａＡｓべースではシート抵抗は５００〜６００Ω／
□程度であるのに対し、ＧａＡｓＳｂべースでは １０
００Ω／□程度の高い値になってしまう。そのため、同
程度のべースシート抵抗を得るためにはＩｎＧａＡｓべ
ースの場合よりもおよそ２倍の高濃度に不純物を添加す
る必要がある。このような高濃度の不純物添加はべース
層の結晶品質の劣化を招いて素子特性そのものを低下さ
せ、また、素子の長期安定動作をも損ねるおそれもあ
る。
【０００６】
【発明が解決しようとする課題】すなわち、ＩｎＧaＡ
ｓべースＤＨＢＴにおいては、べース・コレクタ層間に
形成されるエネルギー障壁により良好な素子特性が得ら
れず、また、ＧａＡｓＳｂべースＤＨＢＴにおいては、
ｌｎＧａＡｓべースＤＨＢＴに比べてべースシート抵抗
が高いものしかできない、あるいは、同じべースシート
抵抗のものではべースドーピング濃度を高くしなければ
ならず、長期信頼性を含めた素子特性が良好ではない、
という問題点があった。
ｓべースＤＨＢＴにおいては、べース・コレクタ層間に
形成されるエネルギー障壁により良好な素子特性が得ら
れず、また、ＧａＡｓＳｂべースＤＨＢＴにおいては、
ｌｎＧａＡｓべースＤＨＢＴに比べてべースシート抵抗
が高いものしかできない、あるいは、同じべースシート
抵抗のものではべースドーピング濃度を高くしなければ
ならず、長期信頼性を含めた素子特性が良好ではない、
という問題点があった。
【０００７】本発明は、上記の欠点を解消し、ＩｎＧａ
ＡｓべースＤＨＢＴと同等のべースシート抵抗を有し、
かつ、ＧａＡｓＳｂべースＤＨＢＴと同等な理想的な特
性を示すヘテロ接合バイポーラトランジスタを提供する
ことを目的とする。
ＡｓべースＤＨＢＴと同等のべースシート抵抗を有し、
かつ、ＧａＡｓＳｂべースＤＨＢＴと同等な理想的な特
性を示すヘテロ接合バイポーラトランジスタを提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明の第１の要旨は、
第１の導電型を与える導電性不純物を添加されたコレク
タ電極層、第１の導電型を与える導電性不純物を添加さ
れた、もしくは、導電性不純物を添加されていないコレ
クタ層、第２の導電型を与える導電性不純物を添加され
たべース層、第１の導電型を与える導電性不純物を添加
された、あるいは、導電性不純物を添加されていないエ
ミッタ層、および、第１の導電型を与える導電性不純物
を添加されたエミッタ電極層からなり、エミッタ層とべ
ース層が異なる材料で構成されたへテ口接合バイポーラ
トランジスタにおいて、第１の導電型がｎ型であり、コ
レクタ層（又はエミッタ層）を構成する材料とのへテ口
界面において、価電子帯のエネルギーがコレクタ層を構
成する材料の価電子帯のエネルギーよりも高くかつ伝導
電子帯のエネルギーがコレクタ層（又はエミッタ層）を
構成する材料の伝導電子帯のエネルギーよりも高く、か
つ、べース層を構成する材料とのへテ口界面において、
価電子帯のエネルギーがべース層（又はエミッタ層）を
構成する材料の価電子帯のエネルギーよりも高くかつ伝
導電子帯のエネルギーがべース層を構成する材料の伝導
電子帯のエネルギーよりも高く、なおかつ、コレクタ層
（又はエミッタ層）を構成する材料とのへテ口界面にお
ける伝導電子帯におけるエネルギー不連続量が、べース
層を構成する材料とのエネルギーギャップの差よりも大
きい半導体層をべース層とコレクタ層との界面及び／又
はベース層とコレクタ層との界面に含むことを特徴とす
るへテ口接合バイポーラトランジスタに存在する。
第１の導電型を与える導電性不純物を添加されたコレク
タ電極層、第１の導電型を与える導電性不純物を添加さ
れた、もしくは、導電性不純物を添加されていないコレ
クタ層、第２の導電型を与える導電性不純物を添加され
たべース層、第１の導電型を与える導電性不純物を添加
された、あるいは、導電性不純物を添加されていないエ
ミッタ層、および、第１の導電型を与える導電性不純物
を添加されたエミッタ電極層からなり、エミッタ層とべ
ース層が異なる材料で構成されたへテ口接合バイポーラ
トランジスタにおいて、第１の導電型がｎ型であり、コ
レクタ層（又はエミッタ層）を構成する材料とのへテ口
界面において、価電子帯のエネルギーがコレクタ層を構
成する材料の価電子帯のエネルギーよりも高くかつ伝導
電子帯のエネルギーがコレクタ層（又はエミッタ層）を
構成する材料の伝導電子帯のエネルギーよりも高く、か
つ、べース層を構成する材料とのへテ口界面において、
価電子帯のエネルギーがべース層（又はエミッタ層）を
構成する材料の価電子帯のエネルギーよりも高くかつ伝
導電子帯のエネルギーがべース層を構成する材料の伝導
電子帯のエネルギーよりも高く、なおかつ、コレクタ層
（又はエミッタ層）を構成する材料とのへテ口界面にお
ける伝導電子帯におけるエネルギー不連続量が、べース
層を構成する材料とのエネルギーギャップの差よりも大
きい半導体層をべース層とコレクタ層との界面及び／又
はベース層とコレクタ層との界面に含むことを特徴とす
るへテ口接合バイポーラトランジスタに存在する。
【０００９】本発明の第２の要旨は、第１の導電型を与
える導電性不純物を添加されたコレクタ電極層、第１の
導電型を与える導電性不純物を添加された、もしくは、
導電性不純物を添加されていないコレクタ層、第２の導
電型を与える導電性不純物を添加されたべース層、第１
の導電型を与える導電性不純物を添加された、あるい
は、導電性不純物を添加されていないエミッタ層、およ
び、第１の導電型を与える導電性不純物を添加されたエ
ミッタ電極層からなり、エミッタ層とべース層が異なる
材料で構成された、へテ口接合バイポーラトランジスタ
において、第１の導電型がｐ型であり、コレクタ層（又
はエミッタ層）を構成する材料とのへテロ界面におい
て、価電子帯のエネルギーがコレクタ層（又はエミッタ
層）を構成する材料の価電子帯のエネルギーよりも低く
かつ伝導電子帯のエネルギーがコレクタ層（又はエミッ
タ層を構成する材料の伝導電子帯のエネルギーよりも低
く、かつ、べース層を構成する材料とのへテロ界面にお
いて、価電子帯のエネルギーがべース層を構成する材料
の価電子帯のエネルギーよりも低くかつ伝導電子帯のエ
ネルギーがべース層を構成する材料の伝導電子帯のエネ
ルギーよりも低く、なおかつ、コレクタ層（又はエミッ
タ層）を構成する材料とのへテロ界面における価電子帯
におけるエネルギー不連続量が、べース層を構成する材
料とのエネルギーギャップの差よりも大きい半導体層を
べース層とコレクタ層との界面（及び／又はベース層と
エミッタ層との界面に含むことを特徴とするヘテロ接合
バイポーラトランジスタに存在する。
える導電性不純物を添加されたコレクタ電極層、第１の
導電型を与える導電性不純物を添加された、もしくは、
導電性不純物を添加されていないコレクタ層、第２の導
電型を与える導電性不純物を添加されたべース層、第１
の導電型を与える導電性不純物を添加された、あるい
は、導電性不純物を添加されていないエミッタ層、およ
び、第１の導電型を与える導電性不純物を添加されたエ
ミッタ電極層からなり、エミッタ層とべース層が異なる
材料で構成された、へテ口接合バイポーラトランジスタ
において、第１の導電型がｐ型であり、コレクタ層（又
はエミッタ層）を構成する材料とのへテロ界面におい
て、価電子帯のエネルギーがコレクタ層（又はエミッタ
層）を構成する材料の価電子帯のエネルギーよりも低く
かつ伝導電子帯のエネルギーがコレクタ層（又はエミッ
タ層を構成する材料の伝導電子帯のエネルギーよりも低
く、かつ、べース層を構成する材料とのへテロ界面にお
いて、価電子帯のエネルギーがべース層を構成する材料
の価電子帯のエネルギーよりも低くかつ伝導電子帯のエ
ネルギーがべース層を構成する材料の伝導電子帯のエネ
ルギーよりも低く、なおかつ、コレクタ層（又はエミッ
タ層）を構成する材料とのへテロ界面における価電子帯
におけるエネルギー不連続量が、べース層を構成する材
料とのエネルギーギャップの差よりも大きい半導体層を
べース層とコレクタ層との界面（及び／又はベース層と
エミッタ層との界面に含むことを特徴とするヘテロ接合
バイポーラトランジスタに存在する。
【００１０】つまり、べース層を構成するＩｎＧａＡ
ｓ、コレクタ層（及び／又はエミッタ層）を構成するＩ
ｎＰいずれに対してもエネルギーの高い側へずれたＴｙ
ｐｅＩＩ−ｓｔａｇｇｅｄなへテロ界面を形成し、コレ
クタ層（及び／又はエミッタ層）との伝導電子帯におけ
るエネルギー障壁の高さがべース層とのエネルギーギャ
ップの差よりも大きくなるような半導体材料であるＧａ
ＡｓＳｂをべース層とコレクタ層（及び／又はエミッタ
層）の界面に挿入することによって実現される。
ｓ、コレクタ層（及び／又はエミッタ層）を構成するＩ
ｎＰいずれに対してもエネルギーの高い側へずれたＴｙ
ｐｅＩＩ−ｓｔａｇｇｅｄなへテロ界面を形成し、コレ
クタ層（及び／又はエミッタ層）との伝導電子帯におけ
るエネルギー障壁の高さがべース層とのエネルギーギャ
ップの差よりも大きくなるような半導体材料であるＧａ
ＡｓＳｂをべース層とコレクタ層（及び／又はエミッタ
層）の界面に挿入することによって実現される。
【００１１】ここにおいて、該ヘテ口接合バイポーラト
ランジスタがＩｎＰ基板上に構成されており、コレクタ
層（又はエミッタ層がＩｎＰ、べース層がＩｎＧａＡｓ
から構成され、べース層とコレクタ層との界面（及び／
又はベース層とエミッタ層との界面）に挿入された半導
体層がＶ族元素としてＳｂを含む材料から構成されてい
ることが好ましい。
ランジスタがＩｎＰ基板上に構成されており、コレクタ
層（又はエミッタ層がＩｎＰ、べース層がＩｎＧａＡｓ
から構成され、べース層とコレクタ層との界面（及び／
又はベース層とエミッタ層との界面）に挿入された半導
体層がＶ族元素としてＳｂを含む材料から構成されてい
ることが好ましい。
【００１２】また、べース層とコレクタ層と界面（及び
／又はベース層とエミッタ層との界面）に挿入された半
導体層がＧａＡｓＳｂであることが好ましい。さらに、
前記半導体層は２ｎｍ以下であることが好ましい。
／又はベース層とエミッタ層との界面）に挿入された半
導体層がＧａＡｓＳｂであることが好ましい。さらに、
前記半導体層は２ｎｍ以下であることが好ましい。
【００１３】
【発明の実施の形態】ＩｎＰとＧａＡｓＳｂの伝導電子
帯のエネルギー不連続量は０．１９ｅＶ、ＧａＡｓＳｂ
のエネルギーギャップは０．７２ｅＶ、ＩｎＧａＡｓの
エネルギーギャップは０．７５ｅＶと報告されており、
上述の手段を実現しうる材料群である。ＩｎＧａＡｓべ
ース層とＩｎＰコレクタ層の界面にＧａＡｓＳｂを挿入
した場合のべース・コレクタ層界面付近のバンドプロフ
ァイルは図５に示すようになり、ＩｎＰコレクタ層の伝
導電子帯がIｎＧａＡｓべース層の伝導電子帯のフラッ
ト領域よりもエネルギーの低い状態にすることができ
る。
帯のエネルギー不連続量は０．１９ｅＶ、ＧａＡｓＳｂ
のエネルギーギャップは０．７２ｅＶ、ＩｎＧａＡｓの
エネルギーギャップは０．７５ｅＶと報告されており、
上述の手段を実現しうる材料群である。ＩｎＧａＡｓべ
ース層とＩｎＰコレクタ層の界面にＧａＡｓＳｂを挿入
した場合のべース・コレクタ層界面付近のバンドプロフ
ァイルは図５に示すようになり、ＩｎＰコレクタ層の伝
導電子帯がIｎＧａＡｓべース層の伝導電子帯のフラッ
ト領域よりもエネルギーの低い状態にすることができ
る。
【００１４】また、挿入したＧａＡｓＳｂの層厚を十分
薄くすることによりべース層を走行してきた電子はＧａ
ＡｓＳｂ層をトンネルすることができ、電子輸送に対し
てはほとんど影響を与えない。すなわち、ＩｎＧａＡｓ
べース・ＩｎＰコレクタ層界面に存在したエネルギー障
壁を実効的に取り除くことができる。したがって、Ｉｎ
ＧａＡｓべースＤＨＢＴの利点（移動度が高く、べース
シート抵抗が低い）を残したまま、ＧａＡｓＳｂべース
ＤＨＢＴの利点（べース・コレクタ界面に電子に対する
エネルギー障壁が形成されない）をあわせて利用するこ
とが可能となり、長期信頼性を含めた素子特性を良好に
保ちつつ理想的なＤＨＢＴ特性を実現することができ
る。
薄くすることによりべース層を走行してきた電子はＧａ
ＡｓＳｂ層をトンネルすることができ、電子輸送に対し
てはほとんど影響を与えない。すなわち、ＩｎＧａＡｓ
べース・ＩｎＰコレクタ層界面に存在したエネルギー障
壁を実効的に取り除くことができる。したがって、Ｉｎ
ＧａＡｓべースＤＨＢＴの利点（移動度が高く、べース
シート抵抗が低い）を残したまま、ＧａＡｓＳｂべース
ＤＨＢＴの利点（べース・コレクタ界面に電子に対する
エネルギー障壁が形成されない）をあわせて利用するこ
とが可能となり、長期信頼性を含めた素子特性を良好に
保ちつつ理想的なＤＨＢＴ特性を実現することができ
る。
【００１５】
【実施例】（実施例１）実施例１は、べース・コレクタ
層界面にＩｎｍのアンドープＧａＡｓＳｂを挿入した例
を示したものである。図６に示すように、ＩｎＰ基板１
上にコレクタ電極層としてＳｉドープＩｎＰ２（層厚４
００ｎｍ、Ｓｉ濃度 １×１０１９ｃｍ-３）、コレク
タ層としてアンドープＩｎＰ３（層厚 ３００ｎｍ）、
界面挿入層としてアンドープＧａＡｓＳｂＳ１（層厚１
ｎｍ）、べース層としてＣドープＩｎＧａＡｓ４（層厚
５０ｎｍ、Ｃ濃度４×１０１９ｃｍ-３）、エミッタ層
としてＳｉドープＩｎＰ５（層厚５０ｎｍ、Ｓｉ濃度３
×１０１７ｃｍ-３）、エミッタ電極層としてＳｉドー
プＩｎＰ６１（層厚２０ｎｍ、Ｓｉ濃度２×１０１ ９ｃ
ｍ-３）およびＳｉドープＩｎＧａＡｓ６２（層厚１０
０ｎｍ、Ｓｉ濃度３×１０１９ｃｍ-３）を用いてい
る。
層界面にＩｎｍのアンドープＧａＡｓＳｂを挿入した例
を示したものである。図６に示すように、ＩｎＰ基板１
上にコレクタ電極層としてＳｉドープＩｎＰ２（層厚４
００ｎｍ、Ｓｉ濃度 １×１０１９ｃｍ-３）、コレク
タ層としてアンドープＩｎＰ３（層厚 ３００ｎｍ）、
界面挿入層としてアンドープＧａＡｓＳｂＳ１（層厚１
ｎｍ）、べース層としてＣドープＩｎＧａＡｓ４（層厚
５０ｎｍ、Ｃ濃度４×１０１９ｃｍ-３）、エミッタ層
としてＳｉドープＩｎＰ５（層厚５０ｎｍ、Ｓｉ濃度３
×１０１７ｃｍ-３）、エミッタ電極層としてＳｉドー
プＩｎＰ６１（層厚２０ｎｍ、Ｓｉ濃度２×１０１ ９ｃ
ｍ-３）およびＳｉドープＩｎＧａＡｓ６２（層厚１０
０ｎｍ、Ｓｉ濃度３×１０１９ｃｍ-３）を用いてい
る。
【００１６】図７は、本実施例によるところのＨＢＴに
おけるコレクタ電流―コレクタ電圧特性を示したもので
ある。図３に見られた、べース・コレクタ層間のエネル
ギー障壁に起因したキンク現象がなくなって、実効的に
エネルギー障壁が取り除かれたことがわかる。
おけるコレクタ電流―コレクタ電圧特性を示したもので
ある。図３に見られた、べース・コレクタ層間のエネル
ギー障壁に起因したキンク現象がなくなって、実効的に
エネルギー障壁が取り除かれたことがわかる。
【００１７】（実施例２）実施例２は、実施例１に加
え、べース・エミッタ層界面にも１ｎｍのアンドープＧ
ａＡｓＳｂを挿入 した例を示したものである。図７
で、コレクタ電流が立ち上がるコレクタ電圧をオフセッ
ト電圧と呼ぶが、オフセット電圧はべース・エミッタ界
面とべース・コレクタ界面での伝導電子帯のエネルギー
不連続量の差で規定される。素子の低電圧動作のために
はオフセット電圧はできるだけ低い方がよい。本実施例
では、べース・エミッタ界面とべース・コレクタ界面を
対称構造にすることで伝導電子帯のエネルギー不連続量
の差をなくし、もってオフセット電圧を低減させること
が可能となる。図８に示すように、ＩｎＰ基板１上にコ
レクタ電極層としてＳｉドープＩｎＰ２（層厚 ４００
ｎｍ、Ｓｉ濃度 １ｘ１０１９ｃｍ-３）、コレクタ層
としてアンドープＩｎＰ３（層厚３００ｎｍ）、第１の
界面挿入層としてアンドープＧａＡｓＳｂ Ｓ１（層厚
１ｎｍ）、べース層としてＣドープＩｎＧａＡｓ４（層
厚５０ｎｍ、Ｃ濃度４×１０１９ｃｍ-３）、第１の界
面挿入層としてアンドープＧａＡｓＳｂ Ｓ２（層厚１
ｎｍ）、エミッタ層としてＳｉドープＩｎＰ５（層厚５
０ｎｍ、Ｓｉ濃度３×１０１７ｃｍ-３）、エミッタ電
極層としてＳｉドープＩｎＰ６１（層厚２０ｎｍ、Ｓｉ
濃度２×１０１９ｃｍ-３）およびＳｉドープＩｎＧａ
Ａｓ６２（層厚１００ｎｍ、Ｓｉ濃度３×１０１９ｃｍ
-３）を用いている。
え、べース・エミッタ層界面にも１ｎｍのアンドープＧ
ａＡｓＳｂを挿入 した例を示したものである。図７
で、コレクタ電流が立ち上がるコレクタ電圧をオフセッ
ト電圧と呼ぶが、オフセット電圧はべース・エミッタ界
面とべース・コレクタ界面での伝導電子帯のエネルギー
不連続量の差で規定される。素子の低電圧動作のために
はオフセット電圧はできるだけ低い方がよい。本実施例
では、べース・エミッタ界面とべース・コレクタ界面を
対称構造にすることで伝導電子帯のエネルギー不連続量
の差をなくし、もってオフセット電圧を低減させること
が可能となる。図８に示すように、ＩｎＰ基板１上にコ
レクタ電極層としてＳｉドープＩｎＰ２（層厚 ４００
ｎｍ、Ｓｉ濃度 １ｘ１０１９ｃｍ-３）、コレクタ層
としてアンドープＩｎＰ３（層厚３００ｎｍ）、第１の
界面挿入層としてアンドープＧａＡｓＳｂ Ｓ１（層厚
１ｎｍ）、べース層としてＣドープＩｎＧａＡｓ４（層
厚５０ｎｍ、Ｃ濃度４×１０１９ｃｍ-３）、第１の界
面挿入層としてアンドープＧａＡｓＳｂ Ｓ２（層厚１
ｎｍ）、エミッタ層としてＳｉドープＩｎＰ５（層厚５
０ｎｍ、Ｓｉ濃度３×１０１７ｃｍ-３）、エミッタ電
極層としてＳｉドープＩｎＰ６１（層厚２０ｎｍ、Ｓｉ
濃度２×１０１９ｃｍ-３）およびＳｉドープＩｎＧａ
Ａｓ６２（層厚１００ｎｍ、Ｓｉ濃度３×１０１９ｃｍ
-３）を用いている。
【００１８】図９は、本実施例によるところのＨＢＴに
おけるコレクタ電流―コレクタ電圧特性を示したもので
ある。図３に見られた、べース・コレクタ層間のエネル
ギー障壁に起因したキンク現象がなくなって、実効的に
エネルギー障壁が取り除かれていることは実施例１の場
合と同様である。また、オフセット電圧は実施例１の場
合、図７から１００ｍＶ程度と見積もられたが、本実施
例では１５ｍＶ程度と、およそ１／６に低減されてい
る。
おけるコレクタ電流―コレクタ電圧特性を示したもので
ある。図３に見られた、べース・コレクタ層間のエネル
ギー障壁に起因したキンク現象がなくなって、実効的に
エネルギー障壁が取り除かれていることは実施例１の場
合と同様である。また、オフセット電圧は実施例１の場
合、図７から１００ｍＶ程度と見積もられたが、本実施
例では１５ｍＶ程度と、およそ１／６に低減されてい
る。
【００１９】実施例１および実施例２において、界面挿
入層は導電性不純物を添加されていないアンドープＧａ
ＡｓＳｂとしたが、これはＰ型ＧａＡｓＳｂでもｎ型Ｇ
ａＡｓＳｂでも効果は同じである。また、界面挿入層の
層厚を１ｎｍとしたが、これは電子がトンネルできる範
囲であればよい。検討の結果、同様の効果を得るには２
ｎｍ以下であればよい。
入層は導電性不純物を添加されていないアンドープＧａ
ＡｓＳｂとしたが、これはＰ型ＧａＡｓＳｂでもｎ型Ｇ
ａＡｓＳｂでも効果は同じである。また、界面挿入層の
層厚を１ｎｍとしたが、これは電子がトンネルできる範
囲であればよい。検討の結果、同様の効果を得るには２
ｎｍ以下であればよい。
【００２０】さらに、ｎ型不純物としてＳｉ、ｐ型不純
物としてＣを用いているが、これは例えばＳ、ＳｅやＴ
ｅなど他のｎ型不純物や、Ｚｎ、Ｍｇ、Ｂｅなど他のｐ
型不純物を用いてもよい。
物としてＣを用いているが、これは例えばＳ、ＳｅやＴ
ｅなど他のｎ型不純物や、Ｚｎ、Ｍｇ、Ｂｅなど他のｐ
型不純物を用いてもよい。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
ＩｎＧａＡｓべース層とＩｎＰコレクタ層の界面に界面
挿入層としてＧａＡｓＳｂを挿入することにより、Ｉｎ
ＧａＡｓべース層とＩｎＰコレクタ層の界面に存在した
伝導電子帯のエネルギー本連続による電子に対するエネ
ルギー障壁を実効的に取り除くことができ、ＩｎＧａＡ
ｓべースの利点（移動度が高く、べースシート抵抗が低
い）を残したまま、ＧａＡｓＳｂべースの利点（べース
・コレクタ界面に電子に対するエネルギー障壁が形成さ
れない）をあわせて利用することが可能となり、長期信
頼性を含めた素子特性を良好に保ちつつ理想的なヘテロ
バイポーラトランジスタ特性を実現することができる。
ＩｎＧａＡｓべース層とＩｎＰコレクタ層の界面に界面
挿入層としてＧａＡｓＳｂを挿入することにより、Ｉｎ
ＧａＡｓべース層とＩｎＰコレクタ層の界面に存在した
伝導電子帯のエネルギー本連続による電子に対するエネ
ルギー障壁を実効的に取り除くことができ、ＩｎＧａＡ
ｓべースの利点（移動度が高く、べースシート抵抗が低
い）を残したまま、ＧａＡｓＳｂべースの利点（べース
・コレクタ界面に電子に対するエネルギー障壁が形成さ
れない）をあわせて利用することが可能となり、長期信
頼性を含めた素子特性を良好に保ちつつ理想的なヘテロ
バイポーラトランジスタ特性を実現することができる。
【図１】半導体ヘテロ界面におけるバンド不連続の種類
を示した図であり、（ａ）はＴｙｐｅIであり、（ｂ）
はＴｙｐｅII‐ｓｔａｇｇｅｄであり、（ｃ）はＴｙｐ
ｅII‐ｍｉｓａｌｉｇｎｅｄである。
を示した図であり、（ａ）はＴｙｐｅIであり、（ｂ）
はＴｙｐｅII‐ｓｔａｇｇｅｄであり、（ｃ）はＴｙｐ
ｅII‐ｍｉｓａｌｉｇｎｅｄである。
【図２】従来技術によるところのＩｎＧａＡｓべースＤ
ＨＢＴのバンドプロファイルを示すものである。
ＨＢＴのバンドプロファイルを示すものである。
【図３】図２に示したＨＢＴのコレクタ電流，コレクタ
電圧特性を示すグラフである。
電圧特性を示すグラフである。
【図４】従来技術によるところのＩｎＧａＡｓベースＤ
ＨＢＴのバンドプロファイルを示すものである。
ＨＢＴのバンドプロファイルを示すものである。
【図５】本発明の実施例に係るＧａＡｓＳｂ界面挿入層
を有するＩｎＧａＡｓべースＤＨＢＴのバンドプロファ
イルを示すものである。
を有するＩｎＧａＡｓべースＤＨＢＴのバンドプロファ
イルを示すものである。
【図６】実施例１に係り、ＧａＡｓＳｂ界面挿入層を有
するＩｎＧａＡｓべースＤＨＢＴの層構造を示すもので
ある。
するＩｎＧａＡｓべースＤＨＢＴの層構造を示すもので
ある。
【図７】図６に示したコレクタ電流・コレクタ電圧特性
を示したものである。
を示したものである。
【図８】実施例２に係り、ＧａＡｓＳｂ界面挿入層を有
するＩｎＧａＡｓＤＨＢＴの層構造を示すものである。
するＩｎＧａＡｓＤＨＢＴの層構造を示すものである。
【図９】図８に示したコレクタ電流・コレクタ電圧特性
を示したものである。
を示したものである。
１ ＩｎＰ基板、
２ コレクタ電極層（ｎ型ＩｎＰ）
３ コレクタ層（アンドープＩｎＰ）
４ べース層）（ｐ型ＩｎＧａＡｓ）、
５ エミッタ層（ｎ型ＩｎＰ）、
６２ エミッタ電極層（ｎ型ＩｎＧａＡｓ）、
６１ エミッタ電極層（ｎ型ＩｎＰ）、
Ｓ１ 界面挿入層（アンドープＧａＡｓＳｂ）、
Ｍ１ コレクタ電極、
Ｍ２ べース電極、
Ｍ３ エミッタ電極、
Ａ１ 伝導電子体、
Ａ２ 価電子体、
Ａ３ フェルミエネルギー。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F003 BA01 BB04 BB05 BB08 BC02
BC04 BC08 BF06 BG06 BM03
BP31
Claims (5)
- 【請求項１】 第１の導電型を与える導電性不純物を添
加されたコレクタ電極層、第１の導電型を与える導電性
不純物を添加された、もしくは、導電性不純物を添加さ
れていないコレクタ層、第２の導電型を与える導電性不
純物を添加されたべース層、第１の導電型を与える導電
性不純物を添加された、あるいは、導電性不純物を添加
されていないエミッタ層、および、第１の導電型を与え
る導電性不純物を添加されたエミッタ電極層からなり、
エミッタ層とべース層が異なる材料で構成されたへテ口
接合バイポーラトランジスタにおいて、 第１の導電型がｎ型であり、コレクタ層（又はエミッタ
層）を構成する材料とのへテ口界面において、価電子帯
のエネルギーがコレクタ層を構成する材料の価電子帯の
エネルギーよりも高くかつ伝導電子帯のエネルギーがコ
レクタ層（又はエミッタ層）を構成する材料の伝導電子
帯のエネルギーよりも高く、かつ、べース層を構成する
材料とのへテ口界面において、価電子帯のエネルギーが
べース層（又はエミッタ層を構成する材料の価電子帯の
エネルギーよりも高くかつ伝導電子帯のエネルギーがべ
ース層を構成する材料の伝導電子帯のエネルギーよりも
高く、なおかつ、コレクタ層（又はエミッタ層）を構成
する材料とのへテ口界面における伝導電子帯におけるエ
ネルギー不連続量が、べース層を構成する材料とのエネ
ルギーギャップの差よりも大きい半導体層をべース層と
コレクタ層との界面及び／又はベース層とコレクタ層と
の界面に含むことを特徴とするへテ口接合バイポーラト
ランジスタ。 - 【請求項２】 該ヘテ口接合バイポーラトランジスタが
ＩｎＰ基板上に構成されており、コレクタ層（又はエミ
ッタ層）がＩｎＰ、べース層がＩｎＧａＡｓから構成さ
れ、べース層とコレクタ層との界面及び／又はベース層
とエミッタ層との界面に挿入された半導体層がＶ族元素
としてＳｂを含む材料から構成されていることを特徴と
する請求項１のへテ口接合バイポーラトランジスタ。 - 【請求項３】 べース層とコレクタ層と界面及び／又は
ベース層とエミッタ層との界面に挿入された半導体層が
ＧａＡｓＳｂであることを特徴とする請求項２のへテ口
接合バイポーラトランジスタにおいて、へテ口接合バイ
ポーラトランジスタ。 - 【請求項４】 第１の導電型を与える導電性不純物を添
加されたコレクタ電極層、第１の導電型を与える導電性
不純物を添加された、もしくは、導電性不純物を添加さ
れていないコレクタ層、第２の導電型を与える導電性不
純物を添加されたべース層、第１の導電型を与える導電
性不純物を添加された、あるいは、導電性不純物を添加
されていないエミッタ層、および、第１の導電型を与え
る導電性不純物を添加されたエミッタ電極層からなり、
エミッタ層とべース層が異なる材料で構成された、へテ
口接合バイポーラトランジスタにおいて、第１の導電型
がｐ型であり、コレクタ層（又はエミッタ層）を構成す
る材料とのへテロ界面において、価電子帯のエネルギー
がコレクタ層（又はエミッタ層）を構成する材料の価電
子帯のエネルギーよりも低くかつ伝導電子帯のエネルギ
ーがコレクタ層（又はエミッタ層を構成する材料の伝導
電子帯のエネルギーよりも低く、かつ、べース層を構成
する材料とのへテロ界面において、価電子帯のエネルギ
ーがべース層を構成する材料の価電子帯のエネルギーよ
りも低くかつ伝導電子帯のエネルギーがべース層を構成
する材料の伝導電子帯のエネルギーよりも低く、なおか
つ、コレクタ層（又はエミッタ層）を構成する材料との
へテロ界面における価電子帯におけるエネルギー不連続
量が、べース層を構成する材料とのエネルギーギャップ
の差よりも大きい半導体層をべース層とコレクタ層との
界面及び／又はベース層とエミッタ層との界面に含むこ
とを特徴とするヘテロ接合バイポーラトランジスタ。 - 【請求項５】 前記半導体層は２ｎｍ以下であることを
特徴とする請求項１ないし４のいずれか１項に記載のヘ
テロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001280776A JP2003086602A (ja) | 2001-09-14 | 2001-09-14 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001280776A JP2003086602A (ja) | 2001-09-14 | 2001-09-14 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086602A true JP2003086602A (ja) | 2003-03-20 |
Family
ID=19104709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001280776A Pending JP2003086602A (ja) | 2001-09-14 | 2001-09-14 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003086602A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006003845A1 (ja) * | 2004-07-01 | 2006-01-12 | Nippon Telegraph And Telephone Corporation | ヘテロ接合バイポーラトランジスタ |
| US7304333B2 (en) | 2003-11-18 | 2007-12-04 | Nec Compound Semiconductor Devices, Ltd. | Semiconductor device |
| CN100463121C (zh) * | 2004-07-01 | 2009-02-18 | 日本电信电话株式会社 | 异质结构双极型晶体管 |
| WO2014036028A2 (en) * | 2012-08-28 | 2014-03-06 | Advanced Energy Industries, Inc. | Three terminal pin diode |
| US9124248B2 (en) | 2011-01-20 | 2015-09-01 | Advanced Energy Industries, Inc. | Impedance-matching network using BJT switches in variable-reactance circuits |
-
2001
- 2001-09-14 JP JP2001280776A patent/JP2003086602A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304333B2 (en) | 2003-11-18 | 2007-12-04 | Nec Compound Semiconductor Devices, Ltd. | Semiconductor device |
| WO2006003845A1 (ja) * | 2004-07-01 | 2006-01-12 | Nippon Telegraph And Telephone Corporation | ヘテロ接合バイポーラトランジスタ |
| US7242038B2 (en) | 2004-07-01 | 2007-07-10 | Nippon Telegraph And Telephone Corporation | Heterojunction bipolar transistor |
| CN100463121C (zh) * | 2004-07-01 | 2009-02-18 | 日本电信电话株式会社 | 异质结构双极型晶体管 |
| US9124248B2 (en) | 2011-01-20 | 2015-09-01 | Advanced Energy Industries, Inc. | Impedance-matching network using BJT switches in variable-reactance circuits |
| US9660613B2 (en) | 2011-01-20 | 2017-05-23 | Advanced Energy Industries, Inc. | Impedance-matching network using BJT switches in variable-reactance circuits |
| WO2014036028A2 (en) * | 2012-08-28 | 2014-03-06 | Advanced Energy Industries, Inc. | Three terminal pin diode |
| WO2014036028A3 (en) * | 2012-08-28 | 2014-10-30 | Advanced Energy Industries, Inc. | Three terminal pin diode |
| US9490353B2 (en) | 2012-08-28 | 2016-11-08 | Advanced Energy Industries, Inc. | Three terminal PIN diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784450B2 (en) | Graded base GaAsSb for high speed GaAs HBT | |
| US7009225B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| US6806512B2 (en) | InPSb/InAs BJT device and method of making | |
| TWI246196B (en) | Semiconductor device | |
| US9331187B2 (en) | Bipolar transistor | |
| US7242038B2 (en) | Heterojunction bipolar transistor | |
| JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH0637104A (ja) | 半絶縁性燐化インジュウム基体上に形成されたアンチモン化合物ベースを含むｎｐｎ型ヘテロ接合バイポーラトランジスタ | |
| US9397204B2 (en) | Heterojunction bipolar transistor with two base layers | |
| US6903387B2 (en) | Semiconductor device | |
| JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP2416353A1 (en) | Semiconductor device | |
| JP2003086602A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4799938B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP2005123278A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2003347307A (ja) | 半導体装置 | |
| JP3481554B2 (ja) | ヘテロ構造型電界効果トランジスタ | |
| JP2932601B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001176881A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001035859A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Liu et al. | Investigation of GaAs-based heterostructure–emitter bipolar transistors (HEBTs) | |
| JPH09102501A (ja) | マルチエミッタ型ヘテロバイポーラトランジスタ | |
| JP2004335701A (ja) | 半導体装置およびその製造方法 | |
| JP2001044213A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050706 |