JP2001044213A - ヘテロバイポーラトランジスタ用エピタキシャルウエハ - Google Patents
ヘテロバイポーラトランジスタ用エピタキシャルウエハInfo
- Publication number
- JP2001044213A JP2001044213A JP11218097A JP21809799A JP2001044213A JP 2001044213 A JP2001044213 A JP 2001044213A JP 11218097 A JP11218097 A JP 11218097A JP 21809799 A JP21809799 A JP 21809799A JP 2001044213 A JP2001044213 A JP 2001044213A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial wafer
- sub
- undoped
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 サブコレクタ層のキヤリア濃度の高濃度化と
サブコレクタ層の厚肉化に依存することなく、電流利得
率を向上させることのできるヘテロバイポーラトランジ
スタ用エピタキシャルウエハを提供する。 【解決手段】 サブコレクタ層を所定の不純物濃度のド
ープ層と高純度のアンドープ層によって構成するもの
で、たとえば、ｎ+ ‐ＧａＡｓのドープ層２ａとＩｎＧ
ａＡｓのアンドープ層２ｂを交互に積層することによっ
てサブコレクタ層２を構成する。
サブコレクタ層の厚肉化に依存することなく、電流利得
率を向上させることのできるヘテロバイポーラトランジ
スタ用エピタキシャルウエハを提供する。 【解決手段】 サブコレクタ層を所定の不純物濃度のド
ープ層と高純度のアンドープ層によって構成するもの
で、たとえば、ｎ+ ‐ＧａＡｓのドープ層２ａとＩｎＧ
ａＡｓのアンドープ層２ｂを交互に積層することによっ
てサブコレクタ層２を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ヘテロバイポーラ
トランジスタ用エピタキシャルウエハに関し、特に、高
い電流利得率を有するヘテロバイポーラトランジスタ
（以下、ＨＢＴという）用のエピタキシャルウエハに関
する。
トランジスタ用エピタキシャルウエハに関し、特に、高
い電流利得率を有するヘテロバイポーラトランジスタ
（以下、ＨＢＴという）用のエピタキシャルウエハに関
する。
【０００２】
【従来の技術】異種の化合物半導体を積層することで形
成されるヘテロ接合面を利用したデバイスの一つにＨＢ
Ｔがある。ベース層よりもバンドギャップの大きな半導
体でエミッタ層を構成し、これによりエミッタ層とベー
ス層の間のワイドギャップ化を実現してエミッタ注入効
率を高めたもので、携帯電話機のパワーアンプ等の用途
に適するデバイスとして注目されている。
成されるヘテロ接合面を利用したデバイスの一つにＨＢ
Ｔがある。ベース層よりもバンドギャップの大きな半導
体でエミッタ層を構成し、これによりエミッタ層とベー
ス層の間のワイドギャップ化を実現してエミッタ注入効
率を高めたもので、携帯電話機のパワーアンプ等の用途
に適するデバイスとして注目されている。
【０００３】図４は、通常のＨＢＴの構成を示したもの
で、ＧａＡｓ基板１の上にサブコレクタ層２、コレクタ
層３、ベース層４、エミッタ層５およびコンタクト層６
を順にエピタキシャル成長させた構成を有する。各層の
うち電極形成に必要な層がマスクエッチングによって露
出させられ、露出させられた部分にコレクタ電極９、ベ
ース電極１０およびエミッタ電極１１がそれぞれオーミ
ック接触により形成され、これによって所定のＨＢＴが
構成される。
で、ＧａＡｓ基板１の上にサブコレクタ層２、コレクタ
層３、ベース層４、エミッタ層５およびコンタクト層６
を順にエピタキシャル成長させた構成を有する。各層の
うち電極形成に必要な層がマスクエッチングによって露
出させられ、露出させられた部分にコレクタ電極９、ベ
ース電極１０およびエミッタ電極１１がそれぞれオーミ
ック接触により形成され、これによって所定のＨＢＴが
構成される。
【０００４】以上の構成において、ベース層４とエミッ
タ層５の間の電圧を増加させると、出力電流であるコレ
クタ電流は、入力電流であるベース電流により増幅され
る。このときの出力電流と入力電流の比が電流利得率
（出力電流／入力電流）であり、この電流利得率がＨＢ
Ｔの重要な特性となる。
タ層５の間の電圧を増加させると、出力電流であるコレ
クタ電流は、入力電流であるベース電流により増幅され
る。このときの出力電流と入力電流の比が電流利得率
（出力電流／入力電流）であり、この電流利得率がＨＢ
Ｔの重要な特性となる。
【０００５】この構成において高い電流利得率を得るた
めには、コレクタ電極９とエミッタ電極１１の間隔が小
さいことが必要であり、これが離れていると、コレクタ
電流に対する抵抗要因となり、電流利得率が低下するよ
うになる。しかし、これらの電極は、電極形成のための
マスクパターンを加工するうえでの精密性、あるいはエ
ッチング加工の信頼性に限界があるため、充分な近接化
を図ることが難しい。
めには、コレクタ電極９とエミッタ電極１１の間隔が小
さいことが必要であり、これが離れていると、コレクタ
電流に対する抵抗要因となり、電流利得率が低下するよ
うになる。しかし、これらの電極は、電極形成のための
マスクパターンを加工するうえでの精密性、あるいはエ
ッチング加工の信頼性に限界があるため、充分な近接化
を図ることが難しい。
【０００６】この問題への対処策としては、サブコレク
タ層２のキヤリア濃度を高めるか、あるいはサブコレク
タ層２を厚く形成することによって抵抗値を下げ、この
サブコレクタ層の低抵抗化に基づいて電流利得率を向上
させる方法が採られている。
タ層２のキヤリア濃度を高めるか、あるいはサブコレク
タ層２を厚く形成することによって抵抗値を下げ、この
サブコレクタ層の低抵抗化に基づいて電流利得率を向上
させる方法が採られている。
【０００７】
【発明が解決しようとする課題】しかし、従来のＨＢＴ
によると、サブコレクタ層のキヤリア濃度を高めた場
合、イオン性錯乱要因の増加を招いてキヤリア移動度を
低下させるようになるので好ましくなく、また、サブコ
レクタ層の厚肉化による対処策にしても、原料増とウエ
ハ製造効率の低下を招くようになり、コスト増の要因と
なるので好ましくない。
によると、サブコレクタ層のキヤリア濃度を高めた場
合、イオン性錯乱要因の増加を招いてキヤリア移動度を
低下させるようになるので好ましくなく、また、サブコ
レクタ層の厚肉化による対処策にしても、原料増とウエ
ハ製造効率の低下を招くようになり、コスト増の要因と
なるので好ましくない。
【０００８】従って、本発明の目的は、キヤリア濃度の
高濃度化とサブコレクタ層の厚肉化に依存することな
く、電流利得率を向上させることのできるＨＢＴ用エピ
タキシャルウエハを提供することにある。
高濃度化とサブコレクタ層の厚肉化に依存することな
く、電流利得率を向上させることのできるＨＢＴ用エピ
タキシャルウエハを提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、基板の上にサブコレクタ層、コレクタ
層、ベース層およびエミッタ層を形成したＨＢＴ用エピ
タキシャルウエハにおいて、前記サブコレクタ層は、所
定の不純物濃度を有した１導電型のドープ層と、電気親
和力の大きな高純度の化合物半導体のアンドープ層を有
することを特徴とするＨＢＴ用エピタキシャルウエハを
提供するものである。
達成するため、基板の上にサブコレクタ層、コレクタ
層、ベース層およびエミッタ層を形成したＨＢＴ用エピ
タキシャルウエハにおいて、前記サブコレクタ層は、所
定の不純物濃度を有した１導電型のドープ層と、電気親
和力の大きな高純度の化合物半導体のアンドープ層を有
することを特徴とするＨＢＴ用エピタキシャルウエハを
提供するものである。
【００１０】本発明において、高純度の化合物半導体の
アンドープ層を、ｎあるいはｐ型の１導電型のサブコレ
クタ層に形成する理由は、高純度の化合物半導体が有す
る電気親和力に基づいて電子をアンドープ層に蓄積し、
蓄積された電子をこの層の中で移動させることによって
サブコレクタ層全体の移動度を向上させることにある。
従って、これによりサブコレクタ層の横方向の抵抗値
は、キヤリア濃度に基づく低下レベル以上の低下を示す
ようになり、高い電流利得率の確保が可能となる。
アンドープ層を、ｎあるいはｐ型の１導電型のサブコレ
クタ層に形成する理由は、高純度の化合物半導体が有す
る電気親和力に基づいて電子をアンドープ層に蓄積し、
蓄積された電子をこの層の中で移動させることによって
サブコレクタ層全体の移動度を向上させることにある。
従って、これによりサブコレクタ層の横方向の抵抗値
は、キヤリア濃度に基づく低下レベル以上の低下を示す
ようになり、高い電流利得率の確保が可能となる。
【００１１】アンドープ層に蓄積される上記の電子は、
ヘテロ界面付近に２次元的に蓄積される。従って、アン
ドープ層をある水準まで厚くすると、低抵抗化が頭打ち
となるので、アンドープ層は、単層とするよりも複数層
とすることが好ましい。
ヘテロ界面付近に２次元的に蓄積される。従って、アン
ドープ層をある水準まで厚くすると、低抵抗化が頭打ち
となるので、アンドープ層は、単層とするよりも複数層
とすることが好ましい。
【００１２】但し、アンドープ層の最適な層数は、ＨＢ
Ｔの構成あるいはウエハの成長条件によって異なり、ま
た、アンドープ層の総膜厚がサブコレクタ層の膜厚より
充分に小さくないと歪みを補償しきれずに欠陥が生ずる
ので、アンドープ層の層数を決めるに当たっては、これ
らの点に配慮する必要がある。
Ｔの構成あるいはウエハの成長条件によって異なり、ま
た、アンドープ層の総膜厚がサブコレクタ層の膜厚より
充分に小さくないと歪みを補償しきれずに欠陥が生ずる
ので、アンドープ層の層数を決めるに当たっては、これ
らの点に配慮する必要がある。
【００１３】サブコレクタ層の構成材としては、高濃度
ドーピングに基づくＧａＡｓが好適であり、その場合、
化合物半導体層の構成材としては、アンドープＩｎＧａ
Ａｓを使用することが好ましい。
ドーピングに基づくＧａＡｓが好適であり、その場合、
化合物半導体層の構成材としては、アンドープＩｎＧａ
Ａｓを使用することが好ましい。
【００１４】ＧａＡｓの基板とＩｎＧａＡｓのアンドー
プ層の組み合わせの場合には、両者の間に格子不整合が
生じ、アンドープ層の厚さがＩｎ組成による臨界膜厚以
上になると、界面に欠陥が発生して移動度が低下するよ
うになる。この現象を防ぐ意味から、アンドープ層は臨
界膜厚の範囲内で歪ませた状態で形成されることが好ま
しい。
プ層の組み合わせの場合には、両者の間に格子不整合が
生じ、アンドープ層の厚さがＩｎ組成による臨界膜厚以
上になると、界面に欠陥が発生して移動度が低下するよ
うになる。この現象を防ぐ意味から、アンドープ層は臨
界膜厚の範囲内で歪ませた状態で形成されることが好ま
しい。
【００１５】アンドープ層に高純度ＩｎＧａＡｓを使用
するとき、充分な量の電子を蓄積するためには、そのＩ
ｎ組成比は０．１以上であることが好ましく、また、そ
の厚さは１０ｎｍ以上に設定することが好ましい。但
し、この層の臨界膜厚は、Ｉｎ組成に対して指数関数的
に近い形で減少するため、極端にＩｎ組成比が高かった
り膜厚が厚いと、欠陥が生じて移動度の低下を招くよう
になる。従って、Ｉｎ組成は０．２を上限とすることが
好ましく、一方、厚さは１５ｎｍ前後に設定することが
好ましい。
するとき、充分な量の電子を蓄積するためには、そのＩ
ｎ組成比は０．１以上であることが好ましく、また、そ
の厚さは１０ｎｍ以上に設定することが好ましい。但
し、この層の臨界膜厚は、Ｉｎ組成に対して指数関数的
に近い形で減少するため、極端にＩｎ組成比が高かった
り膜厚が厚いと、欠陥が生じて移動度の低下を招くよう
になる。従って、Ｉｎ組成は０．２を上限とすることが
好ましく、一方、厚さは１５ｎｍ前後に設定することが
好ましい。
【００１６】
【発明の実施の形態】次に、本発明によるＨＢＴ用エピ
タキシャルウエハの実施の形態を説明する。図１におい
て、１はＧａＡｓ基板、２はｎ+ ‐ＧａＡｓのサブコレ
クタ層、３はｎ‐ＧａＡｓのコレクタ層、４はｐ+ ‐Ｇ
ａＡｓのベース層、５は‐ＡｌＧａＡｓのエミッタ層、
６はコンタクト層を示す。
タキシャルウエハの実施の形態を説明する。図１におい
て、１はＧａＡｓ基板、２はｎ+ ‐ＧａＡｓのサブコレ
クタ層、３はｎ‐ＧａＡｓのコレクタ層、４はｐ+ ‐Ｇ
ａＡｓのベース層、５は‐ＡｌＧａＡｓのエミッタ層、
６はコンタクト層を示す。
【００１７】コンタクト層６は、混晶比を表示された範
囲において厚さ方向に変化させたｎ + ‐ＩｎＧａＡｓの
コンタクト下層７と、ｎ+ ‐ＩｎＧａＡｓのコンタクト
上層８の組み合わせにより構成されている。図中、ｎｍ
は形成厚さを示し、その右の数値はキヤリア濃度を示す
（以下同じ）。
囲において厚さ方向に変化させたｎ + ‐ＩｎＧａＡｓの
コンタクト下層７と、ｎ+ ‐ＩｎＧａＡｓのコンタクト
上層８の組み合わせにより構成されている。図中、ｎｍ
は形成厚さを示し、その右の数値はキヤリア濃度を示す
（以下同じ）。
【００１８】図２は、図１のエピタキシャルウエハにお
けるサブコレクタ層２の構成を示したもので、（ａ）お
よび（ｂ）は、本発明に基づくＨＢＴ用エピタキシャル
ウエハおけるサブコレクタ層の構成を示し、（ｃ）は、
従来のＨＢＴ用エピタキシャルウエハにおけるサブコレ
クタ層の構成を示す。
けるサブコレクタ層２の構成を示したもので、（ａ）お
よび（ｂ）は、本発明に基づくＨＢＴ用エピタキシャル
ウエハおけるサブコレクタ層の構成を示し、（ｃ）は、
従来のＨＢＴ用エピタキシャルウエハにおけるサブコレ
クタ層の構成を示す。
【００１９】（ａ）のサブコレクタ層２の場合には、所
定の不純物濃度のｎ+ ‐ＧａＡｓによるドープ層２ａの
２層とＩｎＧａＡｓのアンドープ層２ｂの１層を交互に
積層させており、一方、（ｂ）のサブコレクタ層２の場
合には、ｎ+ ‐ＧａＡｓのドープ層２ａの３層とＩｎＧ
ａＡｓのアンドープ層２ｂの４層を交互に積層させてい
る。これに対して従来のＨＢＴ用エピタキシャルウエハ
に基づいた（ｃ）の場合には、ＩｎＧａＡｓのアンドー
プ層２ｂはなく、ｎ+ ‐ＧａＡｓだけによってサブコレ
クタ層２が構成されている。
定の不純物濃度のｎ+ ‐ＧａＡｓによるドープ層２ａの
２層とＩｎＧａＡｓのアンドープ層２ｂの１層を交互に
積層させており、一方、（ｂ）のサブコレクタ層２の場
合には、ｎ+ ‐ＧａＡｓのドープ層２ａの３層とＩｎＧ
ａＡｓのアンドープ層２ｂの４層を交互に積層させてい
る。これに対して従来のＨＢＴ用エピタキシャルウエハ
に基づいた（ｃ）の場合には、ＩｎＧａＡｓのアンドー
プ層２ｂはなく、ｎ+ ‐ＧａＡｓだけによってサブコレ
クタ層２が構成されている。
【００２０】（ａ）〜（ｃ）のサブコレクタ層をそれぞ
れ単独で成長させ、そのシート抵抗値を測定したとこ
ろ、（ａ）が２７Ω／ｓｑ、（ｂ）が２１Ω／ｓｑと低
い抵抗値を示したのに比べ、（ｃ）の場合には、格段に
高い３６Ω／ｓｑの値を示した。
れ単独で成長させ、そのシート抵抗値を測定したとこ
ろ、（ａ）が２７Ω／ｓｑ、（ｂ）が２１Ω／ｓｑと低
い抵抗値を示したのに比べ、（ｃ）の場合には、格段に
高い３６Ω／ｓｑの値を示した。
【００２１】図３は、図２のサブコレクタ層を有するＨ
ＢＴ用エピタキシャルウエハから図４のＨＢＴを構成し
たときの出力電流と電流利得率の関係を示したものであ
る。図３において（ａ）は、図２の（ａ）のサブコレク
タ層を有したＨＢＴの特性であり、（ｂ）および（ｃ）
は、それぞれ図２の（ｂ）および（ｃ）に基づくサブコ
レクタ層を備えたＨＢＴの特性を示す。
ＢＴ用エピタキシャルウエハから図４のＨＢＴを構成し
たときの出力電流と電流利得率の関係を示したものであ
る。図３において（ａ）は、図２の（ａ）のサブコレク
タ層を有したＨＢＴの特性であり、（ｂ）および（ｃ）
は、それぞれ図２の（ｂ）および（ｃ）に基づくサブコ
レクタ層を備えたＨＢＴの特性を示す。
【００２２】図３によれば、図２（ａ）および（ｂ）の
サブコレクタ層を有したＨＢＴが、図２（ｃ）のサブコ
レクタ層を有したＨＢＴに比較して電流利得率を大きく
向上させていることが認められる。サブコレクタ層２の
低抵抗化の結果がＨＢＴとしての特性を向上させている
もので、本発明による効果が明確に現れている。
サブコレクタ層を有したＨＢＴが、図２（ｃ）のサブコ
レクタ層を有したＨＢＴに比較して電流利得率を大きく
向上させていることが認められる。サブコレクタ層２の
低抵抗化の結果がＨＢＴとしての特性を向上させている
もので、本発明による効果が明確に現れている。
【００２３】
【発明の効果】以上説明したように、本発明によるＨＢ
Ｔ用エピタキシャルウエハによれば、サブコレクタ層を
ドープ層とアンドープ層により構成することによってサ
ブコレクタ層の低抵抗化を図ることができ、従って、高
い電流利得率を有したＨＢＴを提供することができる。
Ｔ用エピタキシャルウエハによれば、サブコレクタ層を
ドープ層とアンドープ層により構成することによってサ
ブコレクタ層の低抵抗化を図ることができ、従って、高
い電流利得率を有したＨＢＴを提供することができる。
【図１】本発明によるヘテロバイポーラトランジスタ用
エピタキシャルウエハの実施の形態を示す説明図。
エピタキシャルウエハの実施の形態を示す説明図。
【図２】サブコレクタ層の構成を示す説明図であり、
（ａ）および（ｂ）は本発明に基づくサブコレクタ層、
（ｃ）は従来のサブコレクタ層を示す。
（ａ）および（ｂ）は本発明に基づくサブコレクタ層、
（ｃ）は従来のサブコレクタ層を示す。
【図３】図２（ａ）〜（ｃ）のサブコレクタ層を有した
ウエハから構成されたＨＢＴの電流利得率を示すグラ
フ。
ウエハから構成されたＨＢＴの電流利得率を示すグラ
フ。
【図４】ＨＢＴの構成を示す説明図。
１ ＧａＡｓ基板 ２ サブコレクタ層 ２ａ ドープ層 ２ｂ アンドープ層 ３ コレクタ層 ４ ベース層 ５ エミッタ層 ６ コンタクト層 ７ コンタクト下層 ８ コンタクト上層 ９ コレクタ電極 １０ ベース電極 １１ エミッタ電極
Claims (5)
- 【請求項１】基板の上にサブコレクタ層、コレクタ層、
ベース層およびエミッタ層を形成したヘテロバイポーラ
トランジスタ用エピタキシャルウエハにおいて、 前記サブコレクタ層は、所定の不純物濃度を有した１導
電型のドープ層と、電気親和力の大きな高純度の化合物
半導体のアンドープ層を有することを特徴とするヘテロ
バイポーラトランジスタ用エピタキシャルウエハ。 - 【請求項２】前記ドープ層および前記アンドープ層は、
複数の層が交互に積層されていることを特徴とする請求
項１項記載のヘテロバイポーラトランジスタ用エピタキ
シャルウエハ。 - 【請求項３】前記サブコレクタ層は、前記ドープ層がＧ
ａＡｓより構成され、前記アンドープ層がＩｎＧａＡｓ
より構成されることを特徴とする請求項１項記載のヘテ
ロバイポーラトランジスタ用エピタキシャルウエハ。 - 【請求項４】前記アンドープ層のＩｎＧａＡｓは、０．
１〜０．２のＩｎ組成比を有することを特徴とする請求
項３項記載のヘテロバイポーラトランジスタ用エピタキ
シャルウエハ。 - 【請求項５】前記基板は、ＧａＡｓより構成され、前記
アンドープ層は、臨界膜厚の範囲において歪ませた状態
で形成されたＩｎＧａＡｓより構成されることを特徴と
する請求項１項記載のヘテロバイポーラトランジスタ用
エピタキシャルウエハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11218097A JP2001044213A (ja) | 1999-07-30 | 1999-07-30 | ヘテロバイポーラトランジスタ用エピタキシャルウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11218097A JP2001044213A (ja) | 1999-07-30 | 1999-07-30 | ヘテロバイポーラトランジスタ用エピタキシャルウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044213A true JP2001044213A (ja) | 2001-02-16 |
Family
ID=16714594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11218097A Pending JP2001044213A (ja) | 1999-07-30 | 1999-07-30 | ヘテロバイポーラトランジスタ用エピタキシャルウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001044213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855204B1 (ko) * | 2001-04-18 | 2008-09-01 | 유로-셀티크 소시에떼 아노뉨 | 노시셉틴 유사체 |
-
1999
- 1999-07-30 JP JP11218097A patent/JP2001044213A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855204B1 (ko) * | 2001-04-18 | 2008-09-01 | 유로-셀티크 소시에떼 아노뉨 | 노시셉틴 유사체 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| US7482643B2 (en) | Semiconductor device | |
| EP0507454B1 (en) | Semiconductor device comprising a heterojunction bipolar transistor and method of making the same | |
| JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US9397204B2 (en) | Heterojunction bipolar transistor with two base layers | |
| TW201813088A (zh) | 異質接面雙極性電晶體 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JPS63306660A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP3415608B2 (ja) | ヘテロバイポーラトランジスタ | |
| US20080237643A1 (en) | Transistor | |
| JP2001044213A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3709832B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP4695736B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3990989B2 (ja) | ヘテロバイポーラトランジスタ | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2004273891A (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN115566057A (zh) | 异质结双极晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031224 |