JP2780328B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2780328B2 JP2780328B2 JP1106340A JP10634089A JP2780328B2 JP 2780328 B2 JP2780328 B2 JP 2780328B2 JP 1106340 A JP1106340 A JP 1106340A JP 10634089 A JP10634089 A JP 10634089A JP 2780328 B2 JP2780328 B2 JP 2780328B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- emitter
- base layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はヘテロ接合バイポーラトランジスタ（Hetero
junction Bipolar Transistor;HBT）に関するものであ
る。
junction Bipolar Transistor;HBT）に関するものであ
る。
III−Ｖ族化合物半導体、特にAlGaAs/GaAs系の半導体
におけるエピタキシャル成長技術の進歩に伴い、従来は
作製できなかったヘテロ接合を有する半導体素子が実現
されている。その一例が高電子移動度トランジスタ（HE
MT）であり、また他の例が本発明に係るヘテロ接合バイ
ポーラトランジスタ（HBT）である。
におけるエピタキシャル成長技術の進歩に伴い、従来は
作製できなかったヘテロ接合を有する半導体素子が実現
されている。その一例が高電子移動度トランジスタ（HE
MT）であり、また他の例が本発明に係るヘテロ接合バイ
ポーラトランジスタ（HBT）である。
特にヘテロ接合バイポーラトランジスタでは、半絶縁
性基板上に禁制帯幅の異なる材料系を成長することで素
子を作製するため、設計の自由度が大きく、それによ
り、高速動作が可能な素子の実現が期待される。一般に
は、エミッタ層に少なくともベース層より禁制帯幅の大
きな半導体を用いることで、エミッタ層・ベース層のヘ
テロ接合部において、ベース層中の多数キャリアがエミ
ッタ層中へ流れ込むことを阻止する。そして、その阻止
能力が増大した分だけベース層中の多数キャリアを増す
ことによって、ベース層が低抵抗化されて高性能化が実
現されている。
性基板上に禁制帯幅の異なる材料系を成長することで素
子を作製するため、設計の自由度が大きく、それによ
り、高速動作が可能な素子の実現が期待される。一般に
は、エミッタ層に少なくともベース層より禁制帯幅の大
きな半導体を用いることで、エミッタ層・ベース層のヘ
テロ接合部において、ベース層中の多数キャリアがエミ
ッタ層中へ流れ込むことを阻止する。そして、その阻止
能力が増大した分だけベース層中の多数キャリアを増す
ことによって、ベース層が低抵抗化されて高性能化が実
現されている。
ヘテロ接合バイポーラトランジスタのより一層の高性
能化のためには、デバイス中のベース層と、ベース・ベ
ース電極間に付随する抵抗の低減を図り、相互コンダク
タンスの改善を図ることが１つの課題となっている。そ
のため、従来から数種の工夫がベース層の設計に対して
試みられている。従来例としては、第１にベース層に対
して高濃度に不純物ドーピングを行なうもの、第２にベ
ース層に超格子構造を採用するもの、第３にベース層を
狭禁制帯幅の材料で構成するものなどがある。
能化のためには、デバイス中のベース層と、ベース・ベ
ース電極間に付随する抵抗の低減を図り、相互コンダク
タンスの改善を図ることが１つの課題となっている。そ
のため、従来から数種の工夫がベース層の設計に対して
試みられている。従来例としては、第１にベース層に対
して高濃度に不純物ドーピングを行なうもの、第２にベ
ース層に超格子構造を採用するもの、第３にベース層を
狭禁制帯幅の材料で構成するものなどがある。
第１の従来例の装置では、エミッタ・ベース間におけ
るpn接合の逆方向リーク電流が増大しやすく、トランジ
スタとしての電流増幅率が低下してしまう。また、第２
および第３の従来例によれば、格子定数の一致する材料
を使用しようとするときに、禁制帯幅を制御する上での
制約が大きくなってしまう。逆に、格子定数の異なる材
料を用いると、ベース層の界面において格子不整による
欠陥が発生し、キャリアのトラップ中心、散乱中心とな
って、キャリアの移動が妨げられるという問題点があ
る。
るpn接合の逆方向リーク電流が増大しやすく、トランジ
スタとしての電流増幅率が低下してしまう。また、第２
および第３の従来例によれば、格子定数の一致する材料
を使用しようとするときに、禁制帯幅を制御する上での
制約が大きくなってしまう。逆に、格子定数の異なる材
料を用いると、ベース層の界面において格子不整による
欠陥が発生し、キャリアのトラップ中心、散乱中心とな
って、キャリアの移動が妨げられるという問題点があ
る。
そこで本発明は、かかる課題を解決した高性能のヘテ
ロ接合バイポーラトランジスタを提供することを目的と
する。
ロ接合バイポーラトランジスタを提供することを目的と
する。
［課題を解決するための手段］ 本発明は、基板上に第１導電型のサブコレクタ層およ
びコレクタ層、第２導電型のベース層並びに第１導電型
のエミッタ層を順次に積層して形成されたヘテロ接合バ
イポーラトランジスタであり、ベース層はエミッタ層側
に片寄った位置に一層の狭い井戸層を含み、井戸層とエ
ミッタ層の間にはベース層の一定部分が介在しており、
井戸層は、隣接するベース層部分の材料よりも狭い禁制
帯幅を有する材料からなり、コレクタ層と井戸層の間の
ベース層部分の不純物密度がコレクタ層側に向って減少
傾向となっており、井戸層に接触するベース電極を備え
ることを特徴としている。
びコレクタ層、第２導電型のベース層並びに第１導電型
のエミッタ層を順次に積層して形成されたヘテロ接合バ
イポーラトランジスタであり、ベース層はエミッタ層側
に片寄った位置に一層の狭い井戸層を含み、井戸層とエ
ミッタ層の間にはベース層の一定部分が介在しており、
井戸層は、隣接するベース層部分の材料よりも狭い禁制
帯幅を有する材料からなり、コレクタ層と井戸層の間の
ベース層部分の不純物密度がコレクタ層側に向って減少
傾向となっており、井戸層に接触するベース電極を備え
ることを特徴としている。
［作用］ 本発明によれば、まずベース層においてエミッタ層側
に狭禁制帯幅の材料からなる一層の井戸層を設け、この
井戸層にベース電極を接触させているので、ベース電極
とのコンタクト抵抗が低減され相互コンダクタンスが改
善される。また、井戸層とコレクタ層の間のベース層に
おいて、コレクタ層方向に不純物密度を低減方向として
いるので、エミッタ層からコレクタ層に走行するキャリ
アの加速を可能にしながら、あわせてベース電極とベー
ス層とのコンタクト抵抗の一層の低減を可能にしてい
る。
に狭禁制帯幅の材料からなる一層の井戸層を設け、この
井戸層にベース電極を接触させているので、ベース電極
とのコンタクト抵抗が低減され相互コンダクタンスが改
善される。また、井戸層とコレクタ層の間のベース層に
おいて、コレクタ層方向に不純物密度を低減方向として
いるので、エミッタ層からコレクタ層に走行するキャリ
アの加速を可能にしながら、あわせてベース電極とベー
ス層とのコンタクト抵抗の一層の低減を可能にしてい
る。
以下、添付図面を参照して、本発明の実施例を説明す
る。
る。
第１図および第２図は本発明の実施例に係るヘテロ接
合バイポーラトランジスタを示し、第１図および第２図
（ａ）は素子断面図、第２図（ｂ）はバンド構造図、同
図（ｃ）は組成比ｙを示す図、同図（ｄ），（ｅ）は第
１、第２の態様の実施例におけるキャリア濃度分布を示
す図である。第１図および第２図（ａ）に示す通り、例
えば半絶縁性のGaAs等からなる基板（図示せず）の上に
は、例えばｎ型のGaAsからなるサブコレクタ層１が積層
され、その上には例えばｉ型のGaAsからなるコレクタ層
２とベース層３が順次に積層されている。ここで、本発
明において特徴的なことは、ベース層３が第1,第２ベー
ス層31,32とその間の井戸層33からなり、その構造が図
示のように設定されていることである。すなわち、第１
ベース層31はGaAsからなり、キャリア密度は第２図
（ｄ）または（ｅ）の如く、井戸層33に向って増加傾向
となっている。第２ベース層32もGaAsからなり、キャリ
ア密度は一定（実施例では低密度）となっている。
合バイポーラトランジスタを示し、第１図および第２図
（ａ）は素子断面図、第２図（ｂ）はバンド構造図、同
図（ｃ）は組成比ｙを示す図、同図（ｄ），（ｅ）は第
１、第２の態様の実施例におけるキャリア濃度分布を示
す図である。第１図および第２図（ａ）に示す通り、例
えば半絶縁性のGaAs等からなる基板（図示せず）の上に
は、例えばｎ型のGaAsからなるサブコレクタ層１が積層
され、その上には例えばｉ型のGaAsからなるコレクタ層
２とベース層３が順次に積層されている。ここで、本発
明において特徴的なことは、ベース層３が第1,第２ベー
ス層31,32とその間の井戸層33からなり、その構造が図
示のように設定されていることである。すなわち、第１
ベース層31はGaAsからなり、キャリア密度は第２図
（ｄ）または（ｅ）の如く、井戸層33に向って増加傾向
となっている。第２ベース層32もGaAsからなり、キャリ
ア密度は一定（実施例では低密度）となっている。
より厚い第１ベース層31とより薄い第２ベース層32の
間に設けられる井戸層33は、例えばInyGa1-yAsで形成さ
れるが、極めて薄くかつ一層である。第２図（ｃ）の実
線では組成比ｙは急峻に変化するとしているが、点線の
ように格子欠陥の入らない範囲に於て傾斜的に変化させ
ることも可能である。この傾斜の範囲は、欠陥の入らな
い、またはベース領域をはみ出さない部分にて設けるも
のとする。但し、キャリア密度については第２図
（ｄ），（ｅ）のように低密度であっても有限値であっ
てもよい。ベース層３の上に積層されるｎ型AlxGa1-xAs
からなるエミッタ層５は、中央のエミッタ層51と、上側
のエミッタグレーディング層52と、下側のエミッタグレ
ーディング層53からなり、エミッタ層51の組成比ｘはｘ
＝0.3、エミッタグレーディング層52の組成比ｘはエミ
ッタ層51側に向って増加傾向（ｘ＝０→0.3）、エミッ
タグレーディング層53の組成比ｘはベース層３側に向っ
て減少傾向（ｘ＝0.3→０）となっている。更に、エミ
ッタグレーディング層52の上には、例えばｎ型GaAsから
なるエミッタキャップ層６が設けられている。上記の構
造において、コレクタ電極71はサブコレクタ層１の上に
オーミック接触して設けられ、ベース電極72はベース層
３中の井戸層33の上にオーミック接触して設けられ、エ
ミッタ電極73はエミッタキャップ層６の上にオーミック
接触して設けられている。
間に設けられる井戸層33は、例えばInyGa1-yAsで形成さ
れるが、極めて薄くかつ一層である。第２図（ｃ）の実
線では組成比ｙは急峻に変化するとしているが、点線の
ように格子欠陥の入らない範囲に於て傾斜的に変化させ
ることも可能である。この傾斜の範囲は、欠陥の入らな
い、またはベース領域をはみ出さない部分にて設けるも
のとする。但し、キャリア密度については第２図
（ｄ），（ｅ）のように低密度であっても有限値であっ
てもよい。ベース層３の上に積層されるｎ型AlxGa1-xAs
からなるエミッタ層５は、中央のエミッタ層51と、上側
のエミッタグレーディング層52と、下側のエミッタグレ
ーディング層53からなり、エミッタ層51の組成比ｘはｘ
＝0.3、エミッタグレーディング層52の組成比ｘはエミ
ッタ層51側に向って増加傾向（ｘ＝０→0.3）、エミッ
タグレーディング層53の組成比ｘはベース層３側に向っ
て減少傾向（ｘ＝0.3→０）となっている。更に、エミ
ッタグレーディング層52の上には、例えばｎ型GaAsから
なるエミッタキャップ層６が設けられている。上記の構
造において、コレクタ電極71はサブコレクタ層１の上に
オーミック接触して設けられ、ベース電極72はベース層
３中の井戸層33の上にオーミック接触して設けられ、エ
ミッタ電極73はエミッタキャップ層６の上にオーミック
接触して設けられている。
次に、上記実施例の作用をより具体的に説明する。
まず、ベース層３中の井戸層33は一層のみであるた
め、多重量子井戸構造のものと異なり、格子不整による
格子欠陥の発生が少なくなる。すなわち、井戸層33の厚
さを格子不整による歪みが十分に緩和させうる程度の厚
さ（臨界膜厚程度の厚さ）とすることで、トラップ準位
や散乱中心の発生を防ぎ、キャリアの移動を良好に保ち
うる。また、この井戸層33はベース層３中のエミッタ層
５側に片寄った位置に形成されるので、ベース電極72と
の間のコンタクト抵抗を低減できる。特に、ベース電極
72の形成に際して第２ベース層32の上にベース電極72を
設けてもよいが、ベース層３を僅かにエッチングすれ
ば、ベース電極72は井戸層33あるいはキャリア密度の高
い第２ベース層32と接することになるので、上記のコン
タクト抵抗を更に低減させて相互コンダクタンスをより
改善することができる。第１図および第２図（ａ）はベ
ース電極72が井戸層33と接するようにした構造を示して
いる。
め、多重量子井戸構造のものと異なり、格子不整による
格子欠陥の発生が少なくなる。すなわち、井戸層33の厚
さを格子不整による歪みが十分に緩和させうる程度の厚
さ（臨界膜厚程度の厚さ）とすることで、トラップ準位
や散乱中心の発生を防ぎ、キャリアの移動を良好に保ち
うる。また、この井戸層33はベース層３中のエミッタ層
５側に片寄った位置に形成されるので、ベース電極72と
の間のコンタクト抵抗を低減できる。特に、ベース電極
72の形成に際して第２ベース層32の上にベース電極72を
設けてもよいが、ベース層３を僅かにエッチングすれ
ば、ベース電極72は井戸層33あるいはキャリア密度の高
い第２ベース層32と接することになるので、上記のコン
タクト抵抗を更に低減させて相互コンダクタンスをより
改善することができる。第１図および第２図（ａ）はベ
ース電極72が井戸層33と接するようにした構造を示して
いる。
一方、第１ベース層31において井戸層33側で高密度と
なるようなキャリア密度分布を持たせているため、エミ
ッタ層５からベース層３に注入された電子（キャリア）
を加速することができる。ここで、電子にある程度十分
なエネルギーを持たせて走行させるならば、エミッタ層
５の近くに存在する井戸層33の過剰電子がキャリア伝導
に与える影響を、十分に小さくできる。
なるようなキャリア密度分布を持たせているため、エミ
ッタ層５からベース層３に注入された電子（キャリア）
を加速することができる。ここで、電子にある程度十分
なエネルギーを持たせて走行させるならば、エミッタ層
５の近くに存在する井戸層33の過剰電子がキャリア伝導
に与える影響を、十分に小さくできる。
更に、上記構造のヘテロ接合バイポーラトランジスタ
は、ベース層３中の多数キャリア密度が変動しないとい
う特徴をも有している。すなわち、正孔分布について考
えると、電子密度が低い場合の正孔分布は不純物密度と
同一様にエミッタ層５の近傍でキャリア数が多くなる。
また、伝導電子密度が不純物密度に比べて無視できない
程度になると、多数キャリアの分布によるドリフト電界
は存在しなくなるが、ベース層３中の電子の分布はエミ
ッタ・ベース端とベース・コレクタ端の電子数により決
定されるため、電子密度はエミッタ層５の方向に向って
大となる。従って、いかなるバイアス条件であっても正
孔密度はエミッタ層５よりコレクタ層２の方向に向って
小さくなるため、正孔は見掛け上で井戸層33近傍に集中
することになる。
は、ベース層３中の多数キャリア密度が変動しないとい
う特徴をも有している。すなわち、正孔分布について考
えると、電子密度が低い場合の正孔分布は不純物密度と
同一様にエミッタ層５の近傍でキャリア数が多くなる。
また、伝導電子密度が不純物密度に比べて無視できない
程度になると、多数キャリアの分布によるドリフト電界
は存在しなくなるが、ベース層３中の電子の分布はエミ
ッタ・ベース端とベース・コレクタ端の電子数により決
定されるため、電子密度はエミッタ層５の方向に向って
大となる。従って、いかなるバイアス条件であっても正
孔密度はエミッタ層５よりコレクタ層２の方向に向って
小さくなるため、正孔は見掛け上で井戸層33近傍に集中
することになる。
なお、第２図（ｄ），（ｅ）の構造を比較すると、同
図（ｄ）では井戸層33でのキャリア密度をゼロとしてい
るが、この場合でもベース層３の多数キャリアは多くが
井戸層33に入り込む。従って、ヘテロ接合バイポーラト
ランジスタを駆動する変調信号を小さくできるので、相
互コンダクタンスの一層の改善が図られる。また、第２
図（ｄ），（ｅ）におけるNA1値（キャリア密度値）は
ゼロとすることも可能である。不純物分布については指
数関数的に変化するものに限らず、コレクタ層２側に向
って減少傾向であれば、一定値の部分があってもよく線
形に変化するものであってもよい。コレクタ層２につい
てはキャリア密度をゼロとしてもよいが、例えば第２図
（ｄ），（ｅ）の点線のように有限値としてもよい。
図（ｄ）では井戸層33でのキャリア密度をゼロとしてい
るが、この場合でもベース層３の多数キャリアは多くが
井戸層33に入り込む。従って、ヘテロ接合バイポーラト
ランジスタを駆動する変調信号を小さくできるので、相
互コンダクタンスの一層の改善が図られる。また、第２
図（ｄ），（ｅ）におけるNA1値（キャリア密度値）は
ゼロとすることも可能である。不純物分布については指
数関数的に変化するものに限らず、コレクタ層２側に向
って減少傾向であれば、一定値の部分があってもよく線
形に変化するものであってもよい。コレクタ層２につい
てはキャリア密度をゼロとしてもよいが、例えば第２図
（ｄ），（ｅ）の点線のように有限値としてもよい。
次に、第１図および第２図の構造を具体的に示す。ま
ず、半絶縁性のｎ型GaAsからなる基板（図示せず）の上
には、1.5×1018cm-3程度のキャリア密度（Siドープ）
のｎ型GaAsからなるサブコレクタ層１を、7500Å程度の
厚さで設ける。次に、サブコレクタ層２の上にはｉ型ま
たは５×1017cm-3程度のキャリア密度を有するｎ型のGa
Asからなるコレクタ層２を3500Å程度の厚さで形成す
る。
ず、半絶縁性のｎ型GaAsからなる基板（図示せず）の上
には、1.5×1018cm-3程度のキャリア密度（Siドープ）
のｎ型GaAsからなるサブコレクタ層１を、7500Å程度の
厚さで設ける。次に、サブコレクタ層２の上にはｉ型ま
たは５×1017cm-3程度のキャリア密度を有するｎ型のGa
Asからなるコレクタ層２を3500Å程度の厚さで形成す
る。
コレクタ層２の上には最大で８×1019cm-3程度、コレ
クタ層２の界面で１×1016cm-3程度のキャリア密度（Zn
ドープ）を有するｐ型（又はアンドープ）のGaAsからな
る第１ベース層31を800Å程度の厚さで形成し、第１ベ
ース層31の上には８×1019cm-3程度のキャリア密度（Zn
ドープ）を有するｐ型（又はアンドープ）のIn0.25Ga
0.75Asからなる井戸層33を100Å程度の厚さで形成し、
その上にアンドープスペーサ層としてｉ型GaAsからなる
第２ベース層32を100Å程度に形成する。第２ベース層3
2の上には５×1017cm-3程度のキャリア密度（Siドー
プ）を有するｎ型のAlxGa1-xAs（ｘ＝0.3→０）からな
る下側エミッタグレーディング層53を300Å程度の厚さ
で形成する。エミッタグレーディング層53の上には５×
1017cm-3程度のキャリア密度（Siドープ）を有するｎ型
のAl0.3Ga0.7Asからなるエミッタ層51を1000Åの厚さで
形成し、このエミッタ層51の上には５×1017cm-3程度の
キャリア密度（Siドープ）を有するｎ型のAlxGa1-xAs
（ｘ＝０→0.3）からなる上側エミッタグレーディング
層52を300Å程度の厚さで形成する。そして、エミッタ
グレーディング層52の上に1.5×1018cm-3程度のキャリ
ア密度（Siドープ）を有するｎ型のGaAsからなるエミッ
タキャップ層６を1000Å程度の厚さで形成し、図示のコ
レクタ電極71,ベース電極72およびエミッタ電極73を形
成する。ここで、コレクタ電極71およびエミッタ電極73
についてはAuGe/Ni/Auを、ベース電極72についてはAuZn
又はAuMnを用いることができる。
クタ層２の界面で１×1016cm-3程度のキャリア密度（Zn
ドープ）を有するｐ型（又はアンドープ）のGaAsからな
る第１ベース層31を800Å程度の厚さで形成し、第１ベ
ース層31の上には８×1019cm-3程度のキャリア密度（Zn
ドープ）を有するｐ型（又はアンドープ）のIn0.25Ga
0.75Asからなる井戸層33を100Å程度の厚さで形成し、
その上にアンドープスペーサ層としてｉ型GaAsからなる
第２ベース層32を100Å程度に形成する。第２ベース層3
2の上には５×1017cm-3程度のキャリア密度（Siドー
プ）を有するｎ型のAlxGa1-xAs（ｘ＝0.3→０）からな
る下側エミッタグレーディング層53を300Å程度の厚さ
で形成する。エミッタグレーディング層53の上には５×
1017cm-3程度のキャリア密度（Siドープ）を有するｎ型
のAl0.3Ga0.7Asからなるエミッタ層51を1000Åの厚さで
形成し、このエミッタ層51の上には５×1017cm-3程度の
キャリア密度（Siドープ）を有するｎ型のAlxGa1-xAs
（ｘ＝０→0.3）からなる上側エミッタグレーディング
層52を300Å程度の厚さで形成する。そして、エミッタ
グレーディング層52の上に1.5×1018cm-3程度のキャリ
ア密度（Siドープ）を有するｎ型のGaAsからなるエミッ
タキャップ層６を1000Å程度の厚さで形成し、図示のコ
レクタ電極71,ベース電極72およびエミッタ電極73を形
成する。ここで、コレクタ電極71およびエミッタ電極73
についてはAuGe/Ni/Auを、ベース電極72についてはAuZn
又はAuMnを用いることができる。
本発明については、種々の変形が可能である。例え
ば、実施例ではヘテロ接合バイポーラトランジスタをｎ
−ｐ−ｎ型としたが、導電型を逆にしてｐ−ｎ−ｐ型と
することも可能である。また、実施例とは異なる化合物
半導体材料に置換することも可能である。
ば、実施例ではヘテロ接合バイポーラトランジスタをｎ
−ｐ−ｎ型としたが、導電型を逆にしてｐ−ｎ−ｐ型と
することも可能である。また、実施例とは異なる化合物
半導体材料に置換することも可能である。
［発明の効果］ 以上、詳細に説明した通り本発明では、まずベース層
においてエミッタ層側に狭禁制帯幅の材料からなる一層
の井戸層を設け、この井戸層にベース電極を接触させて
いるので、ベース電極とのコンタクト抵抗が低減され相
互コンダクタンスが改善される。また、井戸層とコレク
タ層の間のベース層において、コレクタ層方向に不純物
密度を低減方向としているので、エミッタ層からコレク
タ層に走行するキャリアの加速を可能にしながら、あわ
せてベース電極とベース層とのコンタクト抵抗の一層の
低減を可能にしている。このため、高性能のヘテロ接合
バイポーラトランジスタを提供することができる。
においてエミッタ層側に狭禁制帯幅の材料からなる一層
の井戸層を設け、この井戸層にベース電極を接触させて
いるので、ベース電極とのコンタクト抵抗が低減され相
互コンダクタンスが改善される。また、井戸層とコレク
タ層の間のベース層において、コレクタ層方向に不純物
密度を低減方向としているので、エミッタ層からコレク
タ層に走行するキャリアの加速を可能にしながら、あわ
せてベース電極とベース層とのコンタクト抵抗の一層の
低減を可能にしている。このため、高性能のヘテロ接合
バイポーラトランジスタを提供することができる。
第１図は本発明の実施例に係るヘテロ接合バイポーラト
ランジスタの断面図、第２図は実施例をエネルギーバン
ド構造および組成比とキャリア密度で説明する図であ
る。 １……サブコレクタ層、２……コレクタ層、３……ベー
ス層、31……第１ベース層、32……第２ベース層（アン
ドープスペーサ層）、33……井戸層、５……エミッタ
層、51……エミッタ層、52,53……エミッタグレーディ
ング層、６……エミッタキャップ層、71……コレクタ電
極、72……ベース電極、73……エミッタ電極。
ランジスタの断面図、第２図は実施例をエネルギーバン
ド構造および組成比とキャリア密度で説明する図であ
る。 １……サブコレクタ層、２……コレクタ層、３……ベー
ス層、31……第１ベース層、32……第２ベース層（アン
ドープスペーサ層）、33……井戸層、５……エミッタ
層、51……エミッタ層、52,53……エミッタグレーディ
ング層、６……エミッタキャップ層、71……コレクタ電
極、72……ベース電極、73……エミッタ電極。
Claims (1)
- 【請求項１】基板上に第１導電型のサブコレクタ層およ
びコレクタ層、第２導電型のベース層並びに第１導電型
のエミッタ層を順次に積層して形成されたヘテロ接合バ
イポーラトランジスタにおいて、 前記ベース層は前記エミッタ層側に片寄った位置に一層
の狭い井戸層を含み、前記井戸層と前記エミッタ層の間
には前記ベース層の一定部分が介在しており、前記井戸
層は、隣接する前記ベース層部分の材料よりも狭い禁制
帯幅を有する材料からなり、 前記コレクタ層と前記井戸層の間の前記ベース層部分の
不純物密度が前記コレクタ層側に向って減少傾向となっ
ており、 前記井戸層に接触するベース電極を備えることを特徴と
するヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106340A JP2780328B2 (ja) | 1989-04-26 | 1989-04-26 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106340A JP2780328B2 (ja) | 1989-04-26 | 1989-04-26 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284431A JPH02284431A (ja) | 1990-11-21 |
| JP2780328B2 true JP2780328B2 (ja) | 1998-07-30 |
Family
ID=14431114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106340A Expired - Fee Related JP2780328B2 (ja) | 1989-04-26 | 1989-04-26 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780328B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3262056B2 (ja) | 1997-12-22 | 2002-03-04 | 日本電気株式会社 | バイポーラトランジスタとその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5522874A (en) * | 1978-08-08 | 1980-02-18 | Mitsubishi Electric Corp | Semiconductor integrated circuit device with lateral transistor |
| JPS61248561A (ja) * | 1985-04-25 | 1986-11-05 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 半導体構造体 |
-
1989
- 1989-04-26 JP JP1106340A patent/JP2780328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02284431A (ja) | 1990-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594482B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| TW201929226A (zh) | 異質接面雙極性電晶體 | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| US4768074A (en) | Heterojunction bipolar transistor having an emitter region with a band gap greater than that of a base region | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| JPH04233736A (ja) | 化合物半導体装置 | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4916495A (en) | Semiconductor device with semi-metal | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0738393B2 (ja) | 半導体装置 | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP4150879B2 (ja) | 化合物半導体エピタキシャルウェハ | |
| JP5098193B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0186305A1 (en) | Heterojunction bipolar transistor having an emitter region with a band gap greater than that of a base region | |
| JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2800218B2 (ja) | バイポーラトランジスタ | |
| JPH0612778B2 (ja) | 半導体装置 | |
| JP2829105B2 (ja) | バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |