JPH02284431A - ヘテロ接合バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はへテロ接合バイポーラトランジスタ（Ｈｅｔｅ
ｒｏｊｕｎｃｔｉｏｎ　ｌ’３ｉｐｏｌａｒ　Ｔｒａｎ
ｓｉｓｔｏｒ　　；　ＨＢ　Ｔ　）に関するものである
。

〔従来の技術〕

ｍ−ｖ族化合物半導体、特にＡＩ　Ｇａ　Ａｓ　／Ｇａ
　Ａｓ系の半導体におけるエピタキシャル成長技術の進
歩に伴い、従来は作製できなかったヘテロ接合を有する
半導体素子が実現されている。その−例か高電子移動度
トランジスタ（ＨＥ　ＭＴ）であり、また他の例が本発
明に係るヘテロ接合バイポーラトランジスタ（ＨＢ　Ｔ
）である。

特にヘテロ接合バイポーラトランジスタでは、半絶縁性
基板上に禁制帯幅の異なる祠料系を成長することで素子
を作製するため、設計の自由度が大きく、それにより、
高速動作が可能な素子の実現が期待される。一般には、
エミッタ層に少なくともベース層より禁制帯幅の大きな
半導体を用いることで、エミッタ層・ベース層のへテロ
接合部において、ベース層中の多数キャリアがエミッタ
層中へ流れ込むことを阻止する。そして、その阻止能力
か増大した分たけベース層中の多数キャリアを増すこと
によって、ベース層か低抵抗化されて高性能化が実現さ
れている。

ペテロ接合バイポーラトランジスタのより一層の高性能
化のためには、デバイス中のベース層と、ベース・ベー
ス電極間に付随する抵抗の低減を図り、相互コンダクタ
ンスの改善を図ることが１つの課題となっている。その
ため、従来から数種の工夫かベース層の設訓に対して試
みられている。

従来例としては、第１にベース層に対して高濃度に不純
物ドーピングを行なうもの、第２にベース層に超格子構
造を採用するもの、第３にベース層を狭禁制帯幅の材料
で構成するものなどがある。

〔発明が解決しようとする課題〕

第１の従来例の装置では、エミッタ・ベース間における
ｐｎ接合の逆方向リーク電流が増大しやすく、トランジ
スタとしての電流増幅率が低下してしまう。また、第２
および第３の従来例によれば、格子定数の一致する材料
を使用しようとするときに、禁制帯幅を制御する上での
制約が大きくなってしまう。逆に、格子定数の異なる材
料を用いると、ベース層の界面において格子不整による
欠陥が発生し、キャリアのトラップ中心、散乱中心とな
って、キャリアの移動か妨げられるという問題点かある
。

そこで本発明は、かかる課題を解決した品性能のへテロ
接合バイポーラトランジスタを提供することを１」的と
する。

〔課題を解決するための手段〕

基板上に本発明に係るヘテロ接合バイポーラトランジス
タは、ザブコレクタ層、コレクタ層、ベス層およびエミ
ッタ層を順次に積層して形成されたヘテロ接合バイポー
ラトランジスタにおいて、ベース層はエミッタ層側に片
寄った位置に一層の狭い井戸層を含み、コレクタ層と井
戸層の間のベス層部分の不純物密度かコレクタ層側に向
って減少傾向となっていることを特徴とする。

〔ｆ′１　月日 本発明によれば、まずベース層においてエミッタ層側に
一層の井戸層を設けているので、ベース電極とのコンタ
クト抵抗か低減され相互コンダクタンスが改善される。

また、井戸層とコレクタ層の間のベース層において、コ
レクタ層方向に不純物濃度を低減傾向としているので、
エミッタ層からコレクタ層に走行するキャリアの加速を
可能にしながら、あわせてベース電極とベース層とのコ
ンタクト抵抗の低減を可能にしている。

〔実施例〕

以下、添付図面を参照して、本発明の詳細な説明する。

第１図および第２図は本発明の実施例に係るペテロ接合
バイポーラトランジスタを示し、第１図および第２図（
ａ）は素子断面図、第２図（ｂ）はバンド構造図、同図
（ｃ）は組成比ｙを示す図、同図（ｄ）、（ｅ）は第１
、第２の態様の実施例におけるキャリア濃度分布をボす
図である。第１図および第２図（ａ）に示す通り、例え
ば半絶縁性のＧａ　Ａｓ等からなる基板（図示せず）の
上には、例えばｎ型のＧａ　Ａｓからなるサブコレクタ
層１が積層され、その上には例えばｉ型のＧａＡｓから
なるコレクタ層２とベース層３が順次に積層されている
。ここで、本発明において特徴的なことは、ベース層３
か第１．第２ベース層３１３２とその間の月戸層３３か
らなり、その構造が図示のように設定されていることで
ある。すなわち、第１ベース層３１はＧａＡｓからなり
、キャリア密度は第２図（ｄ）または（ｅ）の如く、井
戸層３３に向って増加傾向となっている。第２ベース層
３２もＧａ　Ａｓからなり、キャリア密度は一定（実施
例では低密度）となっている。

より厚い第１ベース層３１とより薄い第２ベース層３２
の間に設けられる井戸層３３は、例えばＩｎ　　Ｇａ　
　　Ａｓで形成されるが、極めて薄くｙ　　　１−ｙ かつ−層である。第２図（ｃ）の実線では組成比ｙは急
峻に変化するとしているが、点線のように格子欠陥の入
らない範囲に於て傾斜的に変化させることも可能である
。この傾斜の範囲は、欠陥の入らない、またはベース領
域をはみ出さない部分にて設けるものとする。但し、キ
ャリア密度については第２図（ｄ）、（ｅ）のように低
密度であっても有限値であってもよい。ベース層３の上
に積層されるｎ型ＡＩ　　Ｇａ　　　Ａｓからなるエミ
ｘ　　　１−ｘ ツタ層５は、中央のエミッタ層５１と、上側のエミッタ
グレーディング層５２と、下側のエミッタグレーディン
グ層５３からなり、エミッタ層５１の組成比Ｘはｘ＝０
．３、エミッタグレーディング層５２の組成比Ｘはエミ
ッタ層５１側に向って増加傾向（ｘ　＝　０−０　、　
３　）　、エミッタグレーディング層５３の組成比Ｘは
ベース層３側に向って減少傾向（ｘ＝０．３→０）とな
っている。更に、エミッタグレーディング層５２の上に
は、例えばｎ型Ｇａ　Ａｓからなるエミッタキャップ層
６が設けられている。上記の構造において、コレクタ電
極７１はサブコレクタ層１の上にオーミック接触して設
けられ、ベース電極７２はベース層４の上にオーミック
接触して設けられ、エミッタ電極７３はエミッタキャッ
プ層６の上にオーミック接触して設けられている。

次に、上記実施例の作用をより具体的に説明する。

ます、ベース層３中の井戸層３３は一層のみであるため
、多重量子井戸（１η造のものと異なり、格子不整によ
る格子欠陥の発生か少なくなる。すなわち、井戸層３３
の厚さを格子不整による歪みが十分に緩和させつる程度
の厚さ（臨界膜厚程度の厚さ）とすることで、トラップ
準位や散乱中心の発生を防ぎ、キャリアの移動を良好に
保ちうる。

また、この井戸層３３はベース層Ｂ中のエミッタ層５側
に１４寄った位置に形成されるので、ベース電極７２と
の間のコンタクト抵抗を低減できる。

特に、ベース電極７２の形成に際してベース層３を僅か
にエツチングすれば、ベース電極７２は井戸層３３ある
いはキャリア密度の高い第２ベース層３２と接すること
になるので、上記のコンタクト抵抗を更に低減させて相
互コンダクタンスをより改浮することができる。

一方、第１ベース層３１において井戸層３３側で高密度
となるようなキャリア密度分布を持たせているため、エ
ミッタ層５からベース層３に注入された電子（キャリア
）を加速することができる。

ここで、電子にある程度十分なエネルギーを持たせて走
行させるならば、エミッタ層５の近くに存在する井戸層
３３の過剰電子がキャリア伝導に与える影響を、十分に
小さくてきる。

更に、上記構造のへテロ接合バイポーラトランジスタは
、ベース層３中の多数キャリア密度が変動しないという
特徴をも有している。すなわち、正孔分布について考え
ると、電子密度が低い場合の１Ｆ孔分（Ｈｉは不純物密
度と同−様にエミッタ層５の近傍でキャリア数が多くな
る。また、伝導電子密度か不純物密度に比べて無視てき
ない程度になると、多数キャリアの分布によるドリフト
電界は存在しなくなるが、ベース層３中の電子の分布は
エミッタ・ベース端とベース・コレクタ端の電子数によ
り決定されるため、電子密度はエミッタ層５の方向に向
って大となる。従って、いかなるバイアス条件であって
も正孔密度はエミッタ層５よリコレクタ層２の方向に向
って小さくなるため、正孔は見掛は上で井戸層３３近傍
に集中することになる。

なお、第２図（ｄ）、（ｅ）の構造を比較すると、同図
（ｄ）では井戸層３３でのキャリア密度をゼロとしてい
るか、この場合でもベース層３の多数キャリアは多くが
井戸層３３に入り込む。従って、ヘテロ接合バイポーラ
トランジスタを駆動する変調信号を小さくできるので、
相互コンダクタンスの一層の改善が図られる。また、第
２図（ｄ）、（ｅ）におけるＮＡ□値（キャリア密度値
）はゼロとすることも可能である。不純物分布について
は指数関数的に変化するものに限らず、コレクタ層２側
に向って減少傾向であれば、一定値の部分があってもよ
く線形に変化するものであってもよい。コレクタ層２に
ついてはキャリア密度をゼロとしてもよいが、例えば第
２図（ｄ）、（ｅ）の点線のように有限値としてもよい
。

次に、第１図および第２図の構造を具体的に示す。ます
、半絶縁性のｎ型Ｇａ　Ａｓからなる基板（図示せず）
の上には、１．　５　Ｘ　１．０”’ｃｍ−３程度のキ
ャリア密度（Ｓｉ　　ドープ）のｎ型Ｇａ　Ａｓからな
るサブコレクタ層１を、７５００Ａ程度の厚さで設ける
。次に、ザブコレクタ層２の上にはｉ型または５Ｘ１０
”ｃｍ”程度のキャリア密度を有するｎ型のＧａ　Ａｓ
からなるコレクタ層２を３５００Ａ程度の厚さで形成す
る。

コレクタ層２の上には最大で８ｘ１．０１９ｃｍ”程度
、コレクタ層２の界面で１×１０１６ｃｍ−３程度のキ
ャリア密度（Ｚｎ　ドープ）を有するｐ型（又はアンド
ープ）のＧａ　Ａｓからなる第１ベース層３］を８００
Ａ程度の厚さで形成し、第１ベース層３１の上には３ｘ
　１．０１９ｃｍ−３程度のキャリア密度（Ｚｎ　ドー
プ）を有するｐ型（又はアンドープ）のＩ　ｎ　　　Ｇ
ａ　　　Ａｓからなる井戸層３３を０．２５　　０．７
５ １００Ａ程度の厚さで形成し、その上にアンドブスペー
サ層としてｉ型Ｇａ　Ａｓからなる第２ベース層３２を
１００Ａ程度に形成する。第２ベース層３２の上には５
ｘｌＯ１７ｃｍ”程度のキャリア密度（Ｓｉｔ’−プ）
を有するｎ型のＡρ８Ｇａ　　　Ａｓ　　（ｘ−０，３
→０）からなる下側ニ−Ｘ ミッタグレーディング層５３を３００Ａ程度の厚さで形
成する。エミッタグレーディング層５３の上には５Ｘ１
０１７ｃ％程度のキャリア密度（Ｓｉドープ）を有する
ｎ型のＡΩ　　Ｇａ　　　Ａｓか０．３　　０．７ らなるエミッタ層５］を１００ｏＡの厚さで形成し、こ
のエミッタ層５１の上には５　Ｘ　１０１７ｃｍ−３程
度のキャリア密度（Ｓｉ　　ドープ）を有するｎ型のＡ
Ω　Ｇａ　　　Ａｓ　　（ｘ＝０→０．３）からなｘ　
　　１．−Ｘ る上側エミッタグレーディング層５２を３００Ａ程度の
厚さで形成する。そして、エミッタグレーディング層５
２の上に１　、’　　５　Ｘ　１０１８ｃｍ−３程度の
キャリア密度（Ｓｉ　　ドープ）を有するｎ型のＧａＡ
ｓからなるエミッタキャップ層６を１００ｏＡ程度の厚
さで形成し、図示のコレクタ電極７１゜ベース電極７２
およびエミッタ電極７３を形成する。ここで、コレクタ
電極７１およびエミッタ電極７３についてはＡｕ　Ｇｃ
　／Ｎｉ　／Ａｕを、ベース電極７２についてはＡＵ　
ｚｎ又はＡ　ｕ　Ｍ　ｎを用いることができる。

本発明については、種々の変形が可能である。

例えば、実施例ではへテロ接合バイポーラトランジスタ
をｎ−ｐ−ｎ型としたが、導電型を逆にしてｐ−ｎ−ｐ
型とすることも可能である。また、１　］ 実施例とは異なる化合物半導体材料に置換することも可
能である。

〔発明の効果〕

以上、詳細に説明した通り本発明では、まずベース層に
おいてエミッタ層側に一層の井戸層を設けているので、
ベース電極とのコンタクト抵抗を低減させて相互コンダ
クタンスを改善できる。また、井戸層とコレクタ層の間
のベース層において、コレクタ層方向に不純物濃度を低
減傾向としているので、エミッタ層からコレクタ層に走
行するキャリアの加速を可能にしながら、あわせてベー
ス電極とベース層とのコンタクト抵抗の一層の低減を可
能にしている。このため、高性能のへテロ接合バイポー
ラトランジスタを提供することができる。

度で説明する図である。

１・・・サブコレクタ層、２・・・コレクタ層、３・・
・ベース層、３１・・・第１ベース層、３２・・・第２
ベース層（アンドープスペーサ層）、３３・・・井戸層
、５・・・エミッタ層、５１・・・エミッタ層、５２５
３・・・エミッタグレーディング層、６・・・エミッタ
キャップ層、７１・・・コレクタ電極、７２・・・ベー
ス電極、７３・・・エミッタ電極。

Claims (1)

1. 【特許請求の範囲】 １、基板上に第１導電型のサブコレクタ層およびコレク
   タ層、第２導電型のベース層並びに第１導電型のエミッ
   タ層を順次に積層して形成されたヘテロ接合バイポーラ
   トランジスタにおいて、前記ベース層は前記エミッタ層
   側に片寄った位置に一層の狭い井戸層を含み、 前記コレクタ層と前記井戸層の間の前記ベース層部分の
   不純物密度が前記コレクタ層側に向って減少傾向となっ
   ていることを特徴とするヘテロ接合バイポーラトランジ
   スタ。