JPH0388369A - ヘテロ構造半導体装置 - Google Patents
ヘテロ構造半導体装置Info
- Publication number
- JPH0388369A JPH0388369A JP22494489A JP22494489A JPH0388369A JP H0388369 A JPH0388369 A JP H0388369A JP 22494489 A JP22494489 A JP 22494489A JP 22494489 A JP22494489 A JP 22494489A JP H0388369 A JPH0388369 A JP H0388369A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- emitter
- base
- resonant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000463 material Substances 0.000 claims abstract description 15
- 150000001875 compounds Chemical class 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 16
- 229910000673 Indium arsenide Inorganic materials 0.000 abstract description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ＲＢＴ （共鳴へテロバイポーラトランジス
タ）やＲＨＥＴ （共鳴ホットエレクトロントランジス
タ）などのへテロ接合を用いた半導体装置の特性の改善
に関する。
タ）やＲＨＥＴ （共鳴ホットエレクトロントランジス
タ）などのへテロ接合を用いた半導体装置の特性の改善
に関する。
〈従来の技術〉
第４図は従来のＲＢＴの構成図を示すものである０図に
おいて１は半絶縁性１ｎＰ基板である。
おいて１は半絶縁性１ｎＰ基板である。
２はコレクタで厚さ３００ＯＡ程度のｎ−ＩｎＧａＡｓ
層、３はベース層で厚さ１０００〜３００〇五程度のＰ
”−ＧａＡｓ層、４は共鳴トンネル障壁で厚さ５０ａ程
度のｎ−１ｎＧａＡｓ層を厚さ５０五程度のＧａＡｓ層
で挟んで形成されている。５はエミッタで厚さ３００〜
９００Ａ程度のｎ−ＩｎＧａＡｓ層で形成されている。
層、３はベース層で厚さ１０００〜３００〇五程度のＰ
”−ＧａＡｓ層、４は共鳴トンネル障壁で厚さ５０ａ程
度のｎ−１ｎＧａＡｓ層を厚さ５０五程度のＧａＡｓ層
で挟んで形成されている。５はエミッタで厚さ３００〜
９００Ａ程度のｎ−ＩｎＧａＡｓ層で形成されている。
第５図は従来のＲＨＥＴの構成とバンドキャップエネル
ギーの模式図を示すもので、１０は半絶縁性ＧａＡｓ基
板、２０はｎ−ＧａＡｓからなるコレクタ層、２１はＧ
ａＡｆＡｓからなるコレクタ障壁、２２はｎ−ＧａＡｓ
からなるベース層。
ギーの模式図を示すもので、１０は半絶縁性ＧａＡｓ基
板、２０はｎ−ＧａＡｓからなるコレクタ層、２１はＧ
ａＡｆＡｓからなるコレクタ障壁、２２はｎ−ＧａＡｓ
からなるベース層。
２３は共鳴トンネル障Ｒ２４を挟んで形成されたＧａＡ
ｓからなるアンド−１層である。共鳴トンネル障壁２４
は５０Ａ、程度の厚さのＧａＡｓ層を同じく５０ａ程度
の厚さのＧａＡｉＦＡｓで挟んで形成されている。２５
はｎ−ＧａＡｓ層からなるエミッタ、２７ａ、２７ｂは
取出し電極である。
ｓからなるアンド−１層である。共鳴トンネル障壁２４
は５０Ａ、程度の厚さのＧａＡｓ層を同じく５０ａ程度
の厚さのＧａＡｉＦＡｓで挟んで形成されている。２５
はｎ−ＧａＡｓ層からなるエミッタ、２７ａ、２７ｂは
取出し電極である。
なお、コレクター・ベース間のコレクタバリア層は１５
０〇五程度、ベース層の厚みは１００ＯＡ程度とされ、
各層は分子線結晶成長装置（ＭＢＥ）を用いて積層され
る。
０〇五程度、ベース層の厚みは１００ＯＡ程度とされ、
各層は分子線結晶成長装置（ＭＢＥ）を用いて積層され
る。
〈発明が解決しようとする課題〉
上記従来例のうち第４図に示すＲＢ Ｔにおいては、共
鳴動作を行わせるにはＩＶ以上のＶａεを印加する必要
があるが、このような大きなＶａｔを印加すると大きな
入力を必要とし、また、トランジスタに大きな耐圧が必
要となるという課題がある。また、ベース中のキャリア
の移動は基本的に拡散であるため高速動作には限界があ
るという課題がある。
鳴動作を行わせるにはＩＶ以上のＶａεを印加する必要
があるが、このような大きなＶａｔを印加すると大きな
入力を必要とし、また、トランジスタに大きな耐圧が必
要となるという課題がある。また、ベース中のキャリア
の移動は基本的に拡散であるため高速動作には限界があ
るという課題がある。
また、第５図に示すＲ）（ＥＴにおいてはキャリアが薄
い障壁を通り抜ける事を利用したパリスティック伝導で
あるため、高速動作という点では問題はないが、コレク
タバリアによるエミッタ効率が悪化するという課題があ
る。
い障壁を通り抜ける事を利用したパリスティック伝導で
あるため、高速動作という点では問題はないが、コレク
タバリアによるエミッタ効率が悪化するという課題があ
る。
本発明は上記従来技術の問題点に鑑みてなされたもので
、ＲＢＴにおいては高速動作が可能となり、ＲＨＥＴに
おいてはエミッタ注入効率を改善することを目的として
いる。
、ＲＢＴにおいては高速動作が可能となり、ＲＨＥＴに
おいてはエミッタ注入効率を改善することを目的として
いる。
く課題を解決するための手段〉
上記従来技術の課題を解決する為の本発明の梢或は、化
合物半導体からなるトランジスタにおいて、ベース層を
エミツタ層。コレクタ層の材質よりもバンドキャップエ
ネルギーの小さな材質で形成し、かつ、Ｐ型層として用
いたことを特徴とするするものである。
合物半導体からなるトランジスタにおいて、ベース層を
エミツタ層。コレクタ層の材質よりもバンドキャップエ
ネルギーの小さな材質で形成し、かつ、Ｐ型層として用
いたことを特徴とするするものである。
〈実施例〉
以下１図面に従い本発明を説明する。第１図は本発明の
ＲＢＴの一実施例の構成を示すもので。
ＲＢＴの一実施例の構成を示すもので。
従来と興なる所はベース層をｐ” Ｉ ｎＡｓとし。
その厚さを数１０ＯＡとした点であり、その他は従来と
同様に槽底されている。上記構成においてＩ ｎＧａＡ
ｓのバンドギャップエネルギーはおよそ１．４２８ｅＶ
、ＩｎＡｓのバンドギャップエネルギーはおよそ０．３
５４ｅＶであり、ベース層がコレクタ層、エミツタ層と
比較して小さなバンドキャップエネルギーとなっている
。第２図（イ〉は第１図に示すＲＢＴの無バイアス時の
バンド構成、（ロ）はバイアス印加時のバンド構成を示
している。
同様に槽底されている。上記構成においてＩ ｎＧａＡ
ｓのバンドギャップエネルギーはおよそ１．４２８ｅＶ
、ＩｎＡｓのバンドギャップエネルギーはおよそ０．３
５４ｅＶであり、ベース層がコレクタ層、エミツタ層と
比較して小さなバンドキャップエネルギーとなっている
。第２図（イ〉は第１図に示すＲＢＴの無バイアス時の
バンド構成、（ロ）はバイアス印加時のバンド構成を示
している。
上記構成のＲＢＴによれば無バイアス時は共鳴バリア部
が障壁となりエミッタからベースへの電子の流入は起こ
らない、そして、ベースに正電位を印加して共鳴バリア
部が共鳴状態になるとコレクタ電流が流れ始める。この
場合、ベースの半導体の材質としてバンドギャップの小
さいｐ型のＩｎＡｓを用いている。その為コレクタ側、
エミッタ側へのホールの蓄積が起きにくくなり高速動作
が可能となる。また、ベース−・コレクタ間にコレクタ
障壁がないためＲＨＥＴに比較してコレクタに到達出来
る電子が減少せずエミッタ注入効率を悪化させる事がな
い。
が障壁となりエミッタからベースへの電子の流入は起こ
らない、そして、ベースに正電位を印加して共鳴バリア
部が共鳴状態になるとコレクタ電流が流れ始める。この
場合、ベースの半導体の材質としてバンドギャップの小
さいｐ型のＩｎＡｓを用いている。その為コレクタ側、
エミッタ側へのホールの蓄積が起きにくくなり高速動作
が可能となる。また、ベース−・コレクタ間にコレクタ
障壁がないためＲＨＥＴに比較してコレクタに到達出来
る電子が減少せずエミッタ注入効率を悪化させる事がな
い。
第３図は本発明をＲＨＥＴに適用した状態の構成とバン
ドギャップエネルギーの模式図を示すもので、この場合
、従来と興なる点はベース層として数百式の厚さのバン
ドギャップエネルギーのｐ型のＴ ｎＧａＡｓを用いて
いる事である。このようにベース層をｐ型とする事によ
りベース・エミッタ間、ベース・コレクタ間に電子の蓄
積効果が起きにくくなり高速動作が可能となる。
ドギャップエネルギーの模式図を示すもので、この場合
、従来と興なる点はベース層として数百式の厚さのバン
ドギャップエネルギーのｐ型のＴ ｎＧａＡｓを用いて
いる事である。このようにベース層をｐ型とする事によ
りベース・エミッタ間、ベース・コレクタ間に電子の蓄
積効果が起きにくくなり高速動作が可能となる。
なお９本実施例においてはＲＢＴ、ＲＨＥＴを用いて説
明したが共鳴動作のないＨＢＴやＨＥＴの場合において
も適用可能である。また１本実施例においてはＲＢＴの
材質をＩ ｎＧａＡｓ系とし。
明したが共鳴動作のないＨＢＴやＨＥＴの場合において
も適用可能である。また１本実施例においてはＲＢＴの
材質をＩ ｎＧａＡｓ系とし。
ＲＨＥＴの材質をＧａＡｉＦＡｓ系として説明したがＩ
ｎＧａＡｓ系（ＦｔＢＴ）やＩｎＧａＡｓ （ＲＨＥＴ
）であってもよく、要はベース層の厚さを数百式とし、
かつ、コレクタ層、エミツタ層の材質よりもバンドギャ
ップエネルギーの小さな材質の９層であれば良い。
ｎＧａＡｓ系（ＦｔＢＴ）やＩｎＧａＡｓ （ＲＨＥＴ
）であってもよく、要はベース層の厚さを数百式とし、
かつ、コレクタ層、エミツタ層の材質よりもバンドギャ
ップエネルギーの小さな材質の９層であれば良い。
〈発明の効果〉
以上実施例とともに具体的に説明した様に本発明によれ
ば、ベース層をエミッタ層、コレクタ層の材質よりもバ
ンドキャップエネルギーの小さな材質で形成し、かつ、
ｐ型層として用いたので。
ば、ベース層をエミッタ層、コレクタ層の材質よりもバ
ンドキャップエネルギーの小さな材質で形成し、かつ、
ｐ型層として用いたので。
ＲＢＴにおいてはコレクタ側、エミッタ側へのホールの
蓄積が起きにくくなり高速動作が可能となる。また、ベ
ース・コレクタ間にコレクタ障壁がないためＲＨＥＴに
比較してコレクタに到達出来る電子が減少せずエミッタ
注入効率を悪化させる事がない、ｔたＲＨＥＴにおいて
はベース・エミツタ間、ベース・コレクタ間に電子の蓄
積効果が起きにくくなり高速動作が可能となる。
蓄積が起きにくくなり高速動作が可能となる。また、ベ
ース・コレクタ間にコレクタ障壁がないためＲＨＥＴに
比較してコレクタに到達出来る電子が減少せずエミッタ
注入効率を悪化させる事がない、ｔたＲＨＥＴにおいて
はベース・エミツタ間、ベース・コレクタ間に電子の蓄
積効果が起きにくくなり高速動作が可能となる。
第１図は本発明をＲＢＴに適用した場合の構成図、第２
図は第１図に示すＲＢＴのエネルギーバンド構成図、第
３図は本発明をＲＨＥＴに適用した場合の構成図、第４
図は従来のＲＢＴの構成図。 第５図は従来のＲＨＥＴの構成図である。 １・・・半絶縁性１ｎＰ基板、２・・・コレクタ層、３
・・・ベース層、４・・・共鳴トンネル障壁、７・・・
エミツタ層。 第 図
図は第１図に示すＲＢＴのエネルギーバンド構成図、第
３図は本発明をＲＨＥＴに適用した場合の構成図、第４
図は従来のＲＢＴの構成図。 第５図は従来のＲＨＥＴの構成図である。 １・・・半絶縁性１ｎＰ基板、２・・・コレクタ層、３
・・・ベース層、４・・・共鳴トンネル障壁、７・・・
エミツタ層。 第 図
Claims (1)
- 化合物半導体からなるトランジスタにおいて、ベース
層をエミッタ層、コレクタ層の材質よりもバンドキャッ
プエネルギーの小さな材質で形成し、かつ、Ｐ型層とし
て用いたことを特徴とするヘテロ構造半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1224944A JP2800299B2 (ja) | 1989-08-31 | 1989-08-31 | ヘテロ構造半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1224944A JP2800299B2 (ja) | 1989-08-31 | 1989-08-31 | ヘテロ構造半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0388369A true JPH0388369A (ja) | 1991-04-12 |
| JP2800299B2 JP2800299B2 (ja) | 1998-09-21 |
Family
ID=16821641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1224944A Expired - Fee Related JP2800299B2 (ja) | 1989-08-31 | 1989-08-31 | ヘテロ構造半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2800299B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001093337A1 (en) * | 2000-05-30 | 2001-12-06 | Qinetiq Limited | Bipolar transistor |
| WO2001031685A3 (en) * | 1999-10-28 | 2002-01-10 | Hrl Lab | InPSb/InAs BJT DEVICE AND METHOD OF MAKING |
| WO2005053030A1 (en) * | 2003-11-20 | 2005-06-09 | Qinetiq Limited | Strained semiconductor devices |
| US7705351B2 (en) | 2006-01-13 | 2010-04-27 | Sony Corporation | Flip chip semiconductor packaging device and testing method using first and second reflectors for determining gap between chip and circuit board or first and second chips |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190980A (ja) * | 1985-02-19 | 1986-08-25 | Canon Inc | 半導体装置 |
-
1989
- 1989-08-31 JP JP1224944A patent/JP2800299B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190980A (ja) * | 1985-02-19 | 1986-08-25 | Canon Inc | 半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001031685A3 (en) * | 1999-10-28 | 2002-01-10 | Hrl Lab | InPSb/InAs BJT DEVICE AND METHOD OF MAKING |
| US6482711B1 (en) | 1999-10-28 | 2002-11-19 | Hrl Laboratories, Llc | InPSb/InAs BJT device and method of making |
| US6806512B2 (en) | 1999-10-28 | 2004-10-19 | Hrl Laboratories, Llc | InPSb/InAs BJT device and method of making |
| WO2001093337A1 (en) * | 2000-05-30 | 2001-12-06 | Qinetiq Limited | Bipolar transistor |
| KR100752538B1 (ko) * | 2000-05-30 | 2007-08-29 | 키네티큐 리미티드 | 바이폴라 트랜지스터 |
| WO2005053030A1 (en) * | 2003-11-20 | 2005-06-09 | Qinetiq Limited | Strained semiconductor devices |
| US7960755B2 (en) | 2003-11-20 | 2011-06-14 | Qinetiq Limited | Strained quantum-well semiconductor devices |
| US7705351B2 (en) | 2006-01-13 | 2010-04-27 | Sony Corporation | Flip chip semiconductor packaging device and testing method using first and second reflectors for determining gap between chip and circuit board or first and second chips |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2800299B2 (ja) | 1998-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10144910A (ja) | ホットエレクトロン装置および共振トンネリングホットエレクトロン装置 | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JPH0388369A (ja) | ヘテロ構造半導体装置 | |
| JP2692558B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| US4916495A (en) | Semiconductor device with semi-metal | |
| JPS61121358A (ja) | 高速半導体装置 | |
| JPH0543178B2 (ja) | ||
| JPS6242451A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JP2771214B2 (ja) | 半導体装置 | |
| JPH0831471B2 (ja) | 共鳴トンネリングトランジスタ | |
| JPH07263708A (ja) | トンネルトランジスタ | |
| JPH061783B2 (ja) | 半導体装置 | |
| JP2692559B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JPH0364031A (ja) | バイポーラ半導体装置 | |
| JP2714844B2 (ja) | 化合物半導体装置 | |
| JPS61203675A (ja) | 半導体装置 | |
| JPS6390848A (ja) | 半導体装置 | |
| JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ | |
| JP2822712B2 (ja) | トランジスタ | |
| JP2903875B2 (ja) | 化合物半導体トランジスタ用ウェハ及び化合物半導体トランジスタ | |
| JPH061782B2 (ja) | 半導体装置 | |
| JPH01149465A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004014922A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |