JPH0364031A - バイポーラ半導体装置 - Google Patents
バイポーラ半導体装置Info
- Publication number
- JPH0364031A JPH0364031A JP19936089A JP19936089A JPH0364031A JP H0364031 A JPH0364031 A JP H0364031A JP 19936089 A JP19936089 A JP 19936089A JP 19936089 A JP19936089 A JP 19936089A JP H0364031 A JPH0364031 A JP H0364031A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- sub
- collector layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 150000001875 compounds Chemical class 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 239000007769 metal material Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000000969 carrier Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 3
- 229910000943 NiAl Inorganic materials 0.000 abstract 2
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 48
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
化合物半導体を材料として構成したヘテロ接合を利用す
るバイポーラ半導体装置の改良に関し、コレクタ容量の
増加を伴うことなく、キャリヤのコレクタ空乏層走行時
間の低減及びコレクタ抵抗の低減を可能にして、高速動
作性能を向上することを目的とし、 化合物半導体結晶と格子整合する金属を材料とするサブ
・コレクタ層を備えてなるよう構成する。
るバイポーラ半導体装置の改良に関し、コレクタ容量の
増加を伴うことなく、キャリヤのコレクタ空乏層走行時
間の低減及びコレクタ抵抗の低減を可能にして、高速動
作性能を向上することを目的とし、 化合物半導体結晶と格子整合する金属を材料とするサブ
・コレクタ層を備えてなるよう構成する。
本発明は、化合物半導体を材料として構成したヘテロ接
合を利用するバイポーラ半導体装置の改良に関する。
合を利用するバイポーラ半導体装置の改良に関する。
化合物半導体装置はシリコン半導体装置に比較して高速
動作が可能であり、なかでもヘテロ接合バイポーラ・ト
ランジスタは高速通信分野や計算機の高速処理部分に適
用可能なデバイスとして期待されている。
動作が可能であり、なかでもヘテロ接合バイポーラ・ト
ランジスタは高速通信分野や計算機の高速処理部分に適
用可能なデバイスとして期待されている。
現在、化合物半導体バイポーラ・トランジスタは、Ｇ
ａ Ａ ｓ ／ Ａ Ｉ Ｇ ａ Ａ ｓ系の材料を用
いたものが主流をなし、それ等の結晶を成長させる場合
には、分子線エピタキシャル成長（ｍｏｌｅｃｕｔａｒ
ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法や有機金
属化学気相堆積（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅ
ｍｉｃａｌ ｖａｐｏｒ ｄｅｐ。
ａ Ａ ｓ ／ Ａ Ｉ Ｇ ａ Ａ ｓ系の材料を用
いたものが主流をなし、それ等の結晶を成長させる場合
には、分子線エピタキシャル成長（ｍｏｌｅｃｕｔａｒ
ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法や有機金
属化学気相堆積（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅ
ｍｉｃａｌ ｖａｐｏｒ ｄｅｐ。
ｓ ｉ ｔ ｉ ｏｎ ：ＭＯＣＶＤ）法が適用されて
いる。
いる。
また、デバイス構造としては、高速動作が可能であるよ
うにする為、寄生抵抗或いは寄生容量を低減することが
できるセルフ・アライメント構造が採用されている。
うにする為、寄生抵抗或いは寄生容量を低減することが
できるセルフ・アライメント構造が採用されている。
前記したような従来の技術で製造されている化合物半導
体バイポーラ・トランジスタに於けるスイッチング・ス
ピードは、主として、キャリヤのベース走行時間並びに
コレクタ空乏層走行時間に依って決まっている。
体バイポーラ・トランジスタに於けるスイッチング・ス
ピードは、主として、キャリヤのベース走行時間並びに
コレクタ空乏層走行時間に依って決まっている。
前記したような化合物半導体バイポーラ・トランジスタ
の高速化を図る為には、コレクタ空乏層の走行時間を低
減することが重要であるが、単純にベース・コレクタ空
乏層幅を短くした場合、キャリヤの走行時間が低減され
はするが、コレクタ容量が増大することから、結局、高
速化を遠戚することはできない。
の高速化を図る為には、コレクタ空乏層の走行時間を低
減することが重要であるが、単純にベース・コレクタ空
乏層幅を短くした場合、キャリヤの走行時間が低減され
はするが、コレクタ容量が増大することから、結局、高
速化を遠戚することはできない。
本発明は、コレクタ容量の増加を伴うことなく、キャリ
ヤのコレクタ空乏層走行時間の低減及びコレクタ抵抗の
低減を可能にして、高速動作性能を向上したバイポーラ
半導体装置を提供しようとする。
ヤのコレクタ空乏層走行時間の低減及びコレクタ抵抗の
低減を可能にして、高速動作性能を向上したバイポーラ
半導体装置を提供しようとする。
第１図は本発明の詳細な説明する為のバイポーラ半導体
装置を表す要部切断側面図である。
装置を表す要部切断側面図である。
図に於いて、１は基板、２は金属からなるサブ・コレク
タ層、３はコレクタ層、４はベース層、５は工ξツタ層
、６はエミッタ電極、７はベース電極、８はコレクタ電
極をそれぞれ示している。
タ層、３はコレクタ層、４はベース層、５は工ξツタ層
、６はエミッタ電極、７はベース電極、８はコレクタ電
極をそれぞれ示している。
第２図は第１図に見られるバイポーラ半導体装置のエネ
ルギ・バンド・ダイヤグラムを表し、第１図に於いて用
いた記号と同記号は同部分を示すか或いは同じ意味を持
つものとする。
ルギ・バンド・ダイヤグラムを表し、第１図に於いて用
いた記号と同記号は同部分を示すか或いは同じ意味を持
つものとする。
図に於いて、ＥＣは伝導帯の底、Ｅｖは価電子帯の頂、
ｅは電子をそれぞれ示している。
ｅは電子をそれぞれ示している。
このバイポーラ半導体装置が従来のそれと大きく相違す
るところは、サブ・コレクタ層２が金属で構成されてい
ることである。
るところは、サブ・コレクタ層２が金属で構成されてい
ることである。
従って、通常、ｎ−型であるコレクタ層３と金属からな
るサブ・コレクタ層２との界面にはショットキ接合が生
成され、第２図のエネルギ・バンド・ダイヤグラムに於
けるエネルギ・バンドの曲がりが少なシ）ことからも明
らかなように、コレクタ層３に加わる電界は小さく、容
易にオーバ・シュートを起こすので、キャリヤのコレク
タ空乏層走行時間は短縮される。
るサブ・コレクタ層２との界面にはショットキ接合が生
成され、第２図のエネルギ・バンド・ダイヤグラムに於
けるエネルギ・バンドの曲がりが少なシ）ことからも明
らかなように、コレクタ層３に加わる電界は小さく、容
易にオーバ・シュートを起こすので、キャリヤのコレク
タ空乏層走行時間は短縮される。
また、従来、サブ・コレクタ層２°としては高濃度にド
ーピングした半導体を用いるのであるが、コレクタ抵抗
を低く維持する為、かなり厚めに、例えば、５ｏｏｏ
ｃ人〕程度に形成するようにしている。従って、眉間分
離の為に階段状のメサを形成することが容易ではなく、
また、段差も大きくなるが、本発明に於けるサブ・コレ
クタ層２は金属であるから、薄くても、コレクタ抵抗は
充分に低い値を得ることができ、また、メサの形成は容
易であって、段差も小さくすることができ、しかも、コ
レクタ容量の増加もない。
ーピングした半導体を用いるのであるが、コレクタ抵抗
を低く維持する為、かなり厚めに、例えば、５ｏｏｏ
ｃ人〕程度に形成するようにしている。従って、眉間分
離の為に階段状のメサを形成することが容易ではなく、
また、段差も大きくなるが、本発明に於けるサブ・コレ
クタ層２は金属であるから、薄くても、コレクタ抵抗は
充分に低い値を得ることができ、また、メサの形成は容
易であって、段差も小さくすることができ、しかも、コ
レクタ容量の増加もない。
このようなことから、本発明に依るバイポーラ半導体装
置に於いては、化合物半導体結晶と格子整合する金属を
材料とするサブ・コレクタ層を備えている。
置に於いては、化合物半導体結晶と格子整合する金属を
材料とするサブ・コレクタ層を備えている。
前記手段を採ることに依り、キャリヤのコレクタ空乏層
走行時間及びコレクタ抵抗は低減され、また、サブ・コ
レクタ層が薄いことから眉間分離のメサを形成すること
が容易になり、更にまた、段差も小さく、しかも、コレ
クタ容量や耐圧などは従来の技術に依るものと変わりな
い。
走行時間及びコレクタ抵抗は低減され、また、サブ・コ
レクタ層が薄いことから眉間分離のメサを形成すること
が容易になり、更にまた、段差も小さく、しかも、コレ
クタ容量や耐圧などは従来の技術に依るものと変わりな
い。
第３図は本発明一実施例を表す要部切断側面図である。
図に於いて、
１１は基板、１２はサブ・コレクタ層、１３はコレクタ
層、１４はベース層、１５は工ξツタ層、１６はキャン
プ層、１７はエミッタ電極、１８はベース電極、１９は
コレクタ電極をそれぞれ示している。
層、１４はベース層、１５は工ξツタ層、１６はキャン
プ層、１７はエミッタ電極、１８はベース電極、１９は
コレクタ電極をそれぞれ示している。
前記各部分に関する主要データを例示すると次の通りで
ある。
ある。
（１１基板１１について
材料：半絶縁性ＧａＡｓ
（２）サブ・コレクタ層１２について
材料：ＮｉＡ１
厚さ：３０００ （人〕
尚、Ｎ１Ａｊ！の他にＣｏＧａ、ＮｉＧａ、Ｃ。
／１などを用いることができる。
（３） ベース層１４について
材料：ｐ＋型ＧａＡｓ
不純物濃度： ４ Ｘ １０ ” （ａｍ−’）厚さ：
５００ （人〕 （４）工果ソタ層１５について 材料＝ｎ型Ａ ｌ ｏ、 ｔｓＧ ａ ｏ、 ｔｓＡ
Ｓ不純物濃度：５Ｘ１０１７（■１〕 厚さ：１０００（人） （５） キャップ層１６について 材料：ｎ＋型Ｉ ｎ６１Ｇａ６．４ Ａ Ｓ不純物濃度
： ５ Ｘ Ｉ Ｑ１９（ａｍ−’）厚さ：１０００（
人〕 （６） 工ξツタ電極１７について 材料： Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕ厚さ：１００
（人）／９００（人〕 ／４０００（人〕 （７）ベース電極１８について 材料： Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕ厚さ：１００
（人）／９００（人〕 ／４０００（人〕 （８）コレクタ電極１９について 材料： Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕ厚さ：１００
（人）／９００（人） ／３０００（人〕 第４図は第３図に見られるバイポーラ半導体装置のエネ
ルギ・バンド・ダイヤグラムを表し、第２図及び第３図
に於いて用いた記号と同記号は同部分を示すか或いは同
じ意味を持つものとする。
５００ （人〕 （４）工果ソタ層１５について 材料＝ｎ型Ａ ｌ ｏ、 ｔｓＧ ａ ｏ、 ｔｓＡ
Ｓ不純物濃度：５Ｘ１０１７（■１〕 厚さ：１０００（人） （５） キャップ層１６について 材料：ｎ＋型Ｉ ｎ６１Ｇａ６．４ Ａ Ｓ不純物濃度
： ５ Ｘ Ｉ Ｑ１９（ａｍ−’）厚さ：１０００（
人〕 （６） 工ξツタ電極１７について 材料： Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕ厚さ：１００
（人）／９００（人〕 ／４０００（人〕 （７）ベース電極１８について 材料： Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕ厚さ：１００
（人）／９００（人〕 ／４０００（人〕 （８）コレクタ電極１９について 材料： Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕ厚さ：１００
（人）／９００（人） ／３０００（人〕 第４図は第３図に見られるバイポーラ半導体装置のエネ
ルギ・バンド・ダイヤグラムを表し、第２図及び第３図
に於いて用いた記号と同記号は同部分を示すか或いは同
じ意味を持つものとする。
図に於いて、Ｅ、（Ｌ）はＬ谷に於ける伝導帯の底を示
している。
している。
本実施例に於けるサブ・コレクタ層１２の構成材料であ
るＮｉＡｌ１は、その下地である半絶縁性ＧａＡｓ基板
ｌ基板子整合させることができ、また、それを形成する
にはＭＢＥ法を適用することができる。従って、各層の
形成は、基板１１からキャップ層１６まで、連続して実
施することが可能である。
るＮｉＡｌ１は、その下地である半絶縁性ＧａＡｓ基板
ｌ基板子整合させることができ、また、それを形成する
にはＭＢＥ法を適用することができる。従って、各層の
形成は、基板１１からキャップ層１６まで、連続して実
施することが可能である。
第４図のエネルギ・バンド・ダイヤグラムから明らかな
ように、金属のサブ・コレクタ層１２を設けたことから
、コレクタ層１３に加わる電界は小さく、従って、伝導
帯の底は半導体を材料とする場合に比較して持ち上がり
、傾斜が緩徐になっていることから、電子ｅがＬ谷に散
乱されることなくコレクタ層１３を高速で通過すること
が可能である０本実施例では、コレクタ層１３を電子が
走行する時間は、従来の技術に依るものが１． ５〔ピ
コ秒〕である場合、０．５〔ピコ秒〕程度にまで低減さ
せることができた。また、コレクタ容量は従来の技術に
依るものと変わりない。更にまた、サブ・コレクタ層１
２の厚さは、前記したように、約３０００ （人〕程度
であって、従来の技術に依るものと比較すると薄くなっ
ているが、コレクタ抵抗は逆に低減されていて、しかも
、薄くなっていることから、層間分離のメサを容易に形
成することができ、そして、段差も小さい。
ように、金属のサブ・コレクタ層１２を設けたことから
、コレクタ層１３に加わる電界は小さく、従って、伝導
帯の底は半導体を材料とする場合に比較して持ち上がり
、傾斜が緩徐になっていることから、電子ｅがＬ谷に散
乱されることなくコレクタ層１３を高速で通過すること
が可能である０本実施例では、コレクタ層１３を電子が
走行する時間は、従来の技術に依るものが１． ５〔ピ
コ秒〕である場合、０．５〔ピコ秒〕程度にまで低減さ
せることができた。また、コレクタ容量は従来の技術に
依るものと変わりない。更にまた、サブ・コレクタ層１
２の厚さは、前記したように、約３０００ （人〕程度
であって、従来の技術に依るものと比較すると薄くなっ
ているが、コレクタ抵抗は逆に低減されていて、しかも
、薄くなっていることから、層間分離のメサを容易に形
成することができ、そして、段差も小さい。
前記実施例は、コレクタを下方に配置した構成を採って
いるが、反対に、コレクタを上方に配置した構成にする
と、サブ・コレクタをそのままコレクタ電極として作用
させることができるから、構成及び製造工程の何れもが
簡単化される。
いるが、反対に、コレクタを上方に配置した構成にする
と、サブ・コレクタをそのままコレクタ電極として作用
させることができるから、構成及び製造工程の何れもが
簡単化される。
本発明に依るバイポーラ半導体装置に於いては、化合物
半導体結晶と格子整合する金属を材料とするサブ・コレ
クタ層を備えている。
半導体結晶と格子整合する金属を材料とするサブ・コレ
クタ層を備えている。
前記構成を採ることに依り、キャリヤのコレクタ空乏層
走行時間及びコレクタ抵抗は低減され、また、サブ・コ
レクタ層が薄いことから眉間分離のメサを形成すること
が容易になり、更にまた、段差も小さく、しかも、コレ
クタ容量や耐圧などは従来の技術に依るものと変わりな
い。
走行時間及びコレクタ抵抗は低減され、また、サブ・コ
レクタ層が薄いことから眉間分離のメサを形成すること
が容易になり、更にまた、段差も小さく、しかも、コレ
クタ容量や耐圧などは従来の技術に依るものと変わりな
い。
第１図は本発明の詳細な説明する為のバイポーラ半導体
装置を表す要部切断側面図、第２図は第１図に見られる
バイポーラ半導体装置のエネルギ・バンド・ダイヤグラ
ム、第３図は本発明一実施例の要部切断側面図、第４図
は第３図に見られるバイポーラ半導体装置のエネルギ・
バンド・ダイヤグラムである。 図に於いて、１は基板、２は金属を材料とするサブ・コ
レクタ層、３はコレクタ層、４はベース層、５はエミツ
タ層、６はエミッタ電極、７はベース電極、８はコレク
タ電極、１１は基板、１２はサブ・コレクタ層、１３は
コレクタ層、１４はベース層、１５はエミツタ層、１６
はキャップ層、１７はエミッタ電極、１８はベース電極
、１９はコレクタ電極、Ｅ、及びＥＣ（Ｌ）は伝導帯の
底、Ｅｖは価電子帯の頂、ｅは電子をそれぞれ示してい
る。
装置を表す要部切断側面図、第２図は第１図に見られる
バイポーラ半導体装置のエネルギ・バンド・ダイヤグラ
ム、第３図は本発明一実施例の要部切断側面図、第４図
は第３図に見られるバイポーラ半導体装置のエネルギ・
バンド・ダイヤグラムである。 図に於いて、１は基板、２は金属を材料とするサブ・コ
レクタ層、３はコレクタ層、４はベース層、５はエミツ
タ層、６はエミッタ電極、７はベース電極、８はコレク
タ電極、１１は基板、１２はサブ・コレクタ層、１３は
コレクタ層、１４はベース層、１５はエミツタ層、１６
はキャップ層、１７はエミッタ電極、１８はベース電極
、１９はコレクタ電極、Ｅ、及びＥＣ（Ｌ）は伝導帯の
底、Ｅｖは価電子帯の頂、ｅは電子をそれぞれ示してい
る。
Claims (1)
- 【特許請求の範囲】 化合物半導体結晶と格子整合する金属を材料とするサブ
・コレクタ層 を備えてなることを特徴とするバイポーラ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19936089A JP2714861B2 (ja) | 1989-08-02 | 1989-08-02 | バイポーラ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19936089A JP2714861B2 (ja) | 1989-08-02 | 1989-08-02 | バイポーラ半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0364031A true JPH0364031A (ja) | 1991-03-19 |
| JP2714861B2 JP2714861B2 (ja) | 1998-02-16 |
Family
ID=16406468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19936089A Expired - Lifetime JP2714861B2 (ja) | 1989-08-02 | 1989-08-02 | バイポーラ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714861B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670800A (en) * | 1994-08-25 | 1997-09-23 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| JP2000269231A (ja) * | 1999-03-18 | 2000-09-29 | Fujitsu Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2015211182A (ja) * | 2014-04-30 | 2015-11-24 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
-
1989
- 1989-08-02 JP JP19936089A patent/JP2714861B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670800A (en) * | 1994-08-25 | 1997-09-23 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| JP2000269231A (ja) * | 1999-03-18 | 2000-09-29 | Fujitsu Ltd | ヘテロ接合バイポーラトランジスタ |
| JP4695736B2 (ja) * | 1999-03-18 | 2011-06-08 | 富士通セミコンダクター株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2015211182A (ja) * | 2014-04-30 | 2015-11-24 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2714861B2 (ja) | 1998-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5028973A (en) | Bipolar transistor with high efficient emitter | |
| JPH0458703B2 (ja) | ||
| JPH0624208B2 (ja) | 半導体装置 | |
| KR930007190B1 (ko) | 화합물 반도체 장치 | |
| JPH0364031A (ja) | バイポーラ半導体装置 | |
| JPH03124033A (ja) | ヘテロ接合バイポーラ・トランジスタ | |
| EP0229672A2 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| US4811070A (en) | Heterojunction bipolar transistor with inversion layer base | |
| JPS61268069A (ja) | 半導体装置 | |
| JPH0388369A (ja) | ヘテロ構造半導体装置 | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2777898B2 (ja) | 化合物半導体装置 | |
| JPH061783B2 (ja) | 半導体装置 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JPS61203675A (ja) | 半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPS61248479A (ja) | 化合物半導体装置 | |
| JPS6246566A (ja) | 半導体装置 | |
| JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ | |
| JPH0797633B2 (ja) | 電界効果トランジスタ | |
| JPH084141B2 (ja) | 電界効果トランジスタ |