JP2714861B2 - バイポーラ半導体装置 - Google Patents
バイポーラ半導体装置Info
- Publication number
- JP2714861B2 JP2714861B2 JP19936089A JP19936089A JP2714861B2 JP 2714861 B2 JP2714861 B2 JP 2714861B2 JP 19936089 A JP19936089 A JP 19936089A JP 19936089 A JP19936089 A JP 19936089A JP 2714861 B2 JP2714861 B2 JP 2714861B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- semiconductor device
- sub
- collector layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 化合物半導体を材料として構成したヘテロ接合を利用
するバイポーラ半導体装置の改良に関し、 コレクタ容量の増加を伴うことなく、キャリヤのコレ
クタ空乏層走行時間の低減及びコレクタ抵抗の低減を可
能にして、高速動作性能を向上することを目的とし、 化合物半導体結晶と格子整合する金属を材料とするサ
ブ・コレクタ層を備えてなるよう構成する。
するバイポーラ半導体装置の改良に関し、 コレクタ容量の増加を伴うことなく、キャリヤのコレ
クタ空乏層走行時間の低減及びコレクタ抵抗の低減を可
能にして、高速動作性能を向上することを目的とし、 化合物半導体結晶と格子整合する金属を材料とするサ
ブ・コレクタ層を備えてなるよう構成する。
本発明は、化合物半導体を材料として構成したヘテロ
接合を利用するバイポーラ半導体装置の改良に関する。
接合を利用するバイポーラ半導体装置の改良に関する。
化合物半導体装置はシリコン半導体装置に比較して高
速動作が可能であり、なかでもヘテロ接合バイポーラ・
トランジスタは高速通信分野や計算機の高速処理部分に
適用可能なデバイスとして期待されている。
速動作が可能であり、なかでもヘテロ接合バイポーラ・
トランジスタは高速通信分野や計算機の高速処理部分に
適用可能なデバイスとして期待されている。
現在、化合物半導体バイポーラ・トランジスタは、Ga
As/AlGaAs系の材料を用いたものが主流をなし、それ等
の結晶を成長させる場合には、分子線エピタキシャル成
長（molecular beam epitaxy;MBE）法や有機金属化学
気相堆積（metalorganic chemical vapor depositio
n:MOCVD）法が適用されている。
As/AlGaAs系の材料を用いたものが主流をなし、それ等
の結晶を成長させる場合には、分子線エピタキシャル成
長（molecular beam epitaxy;MBE）法や有機金属化学
気相堆積（metalorganic chemical vapor depositio
n:MOCVD）法が適用されている。
また、デバイス構造としては、高速動作が可能である
ようにする為、寄生抵抗或いは寄生容量を低減すること
ができるセルフ・アライメント構造が採用されている。
ようにする為、寄生抵抗或いは寄生容量を低減すること
ができるセルフ・アライメント構造が採用されている。
前記したような従来の技術で製造されている化合物半
導体バイポーラ・トランジスタに於けるスイッチング・
スピードは、主として、キャリヤのベース走行時間並び
にコレクタ空乏層走行時間に依って決まっている。
導体バイポーラ・トランジスタに於けるスイッチング・
スピードは、主として、キャリヤのベース走行時間並び
にコレクタ空乏層走行時間に依って決まっている。
前記したような化合物半導体バイポーラ・トランジス
タの高速化を図る為には、コレクタ空乏層の走行時間を
低減することが重要であるが、単純にベース・コレクタ
空乏層幅を短くした場合、キャリヤの走行時間が低減さ
れはするが、コレクタ容量が増大することから、結局、
高速化を達成することはできない。
タの高速化を図る為には、コレクタ空乏層の走行時間を
低減することが重要であるが、単純にベース・コレクタ
空乏層幅を短くした場合、キャリヤの走行時間が低減さ
れはするが、コレクタ容量が増大することから、結局、
高速化を達成することはできない。
本発明は、コレクタ容量の増加を伴うことなく、キャ
リヤのコレクタ空乏層走行時間の低減及びコレクタ抵抗
の低減を可能にして、高速動作性能を向上したバイポー
ラ半導体装置を提供しようとする。
リヤのコレクタ空乏層走行時間の低減及びコレクタ抵抗
の低減を可能にして、高速動作性能を向上したバイポー
ラ半導体装置を提供しようとする。
第１図は本発明の原理を説明する為のバイポーラ半導
体装置を表す要部切断側面図である。
体装置を表す要部切断側面図である。
図に於いて、１は基板、２は金属からなるサブ・コレ
クタ層、３はコレクタ層、４はベース層、５はエミッタ
層、６はエミッタ電極、７はベース電極、８はコレクタ
電極をそれぞれ示している。
クタ層、３はコレクタ層、４はベース層、５はエミッタ
層、６はエミッタ電極、７はベース電極、８はコレクタ
電極をそれぞれ示している。
第２図は第１図に見られるバイポーラ半導体装置のエ
ネルギ・バンド・ダイヤグラムを表し、第１図に於いて
用いた記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。
ネルギ・バンド・ダイヤグラムを表し、第１図に於いて
用いた記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。
図に於いて、Ecは伝導帯の底、Evは価電子帯の頂、ｅ
は電子をそれぞれ示している。
は電子をそれぞれ示している。
このバイポーラ半導体装置が従来のそれと大きく相違
するところは、サブ・コレクタ層２が金属で構成されて
いることである。
するところは、サブ・コレクタ層２が金属で構成されて
いることである。
従って、通常、n-型であるコレクタ層３と金属からな
るサブ・コレクタ層２との界面にはショットキ接合が生
成され、第２図のエネルギ・バンド・ダイヤグラムに於
けるエネルギ・バンドの曲がりが少ないことからも明ら
かなように、コレクタ層３に加わる電界は小さく、容易
にオーバ・シュートを起こすので、キャリヤのコレクタ
空乏層走行時間は短縮される。
るサブ・コレクタ層２との界面にはショットキ接合が生
成され、第２図のエネルギ・バンド・ダイヤグラムに於
けるエネルギ・バンドの曲がりが少ないことからも明ら
かなように、コレクタ層３に加わる電界は小さく、容易
にオーバ・シュートを起こすので、キャリヤのコレクタ
空乏層走行時間は短縮される。
また、従来、サブ・コレクタ層２としては高濃度にド
ーピングした半導体を用いるのであるが、コレクタ抵抗
を低く維持する為、かなり厚めに、例えば、5000〔Å〕
程度に形成するようにしている。従って、層間分離の為
に階段状のメサを形成することが容易ではなく、また、
段差も大きくなるが、本発明に於けるサブ・コレクタ層
２は金属であるから、薄くても、コレクタ抵抗は充分に
低い値を得ることができ、また、メサの形成は容易であ
って、段差も小さくすることができ、しかも、コレクタ
容量の増加もない。
ーピングした半導体を用いるのであるが、コレクタ抵抗
を低く維持する為、かなり厚めに、例えば、5000〔Å〕
程度に形成するようにしている。従って、層間分離の為
に階段状のメサを形成することが容易ではなく、また、
段差も大きくなるが、本発明に於けるサブ・コレクタ層
２は金属であるから、薄くても、コレクタ抵抗は充分に
低い値を得ることができ、また、メサの形成は容易であ
って、段差も小さくすることができ、しかも、コレクタ
容量の増加もない。
このようなことから、本発明に依るバイポーラ半導体
装置に於いては、化合物半導体結晶と格子整合する金属
を材料とするサブ・コレクタ層を備えている。
装置に於いては、化合物半導体結晶と格子整合する金属
を材料とするサブ・コレクタ層を備えている。
前記手段を採ることに依り、キャリヤのコレクタ空乏
層走行時間及びコレクタ抵抗は低減され、また、サブ・
コレクタ層が薄いことから層間分離のメサを形成するこ
とが容易になり、更にまた、段差も小さく、しかも、コ
レクタ容量や耐圧などは従来の技術に依るものと変わり
ない。
層走行時間及びコレクタ抵抗は低減され、また、サブ・
コレクタ層が薄いことから層間分離のメサを形成するこ
とが容易になり、更にまた、段差も小さく、しかも、コ
レクタ容量や耐圧などは従来の技術に依るものと変わり
ない。
第３図は本発明一実施例を表す要部切断側面図であ
る。
る。
図に於いて、 11は基板、12はサブ・コレクタ層、13はコレクタ層、
14はベース層、15はエミッタ層、16はキャップ層、17は
エミッタ電極、18はベース電極、19はコレクタ電極をそ
れぞれ示している。
14はベース層、15はエミッタ層、16はキャップ層、17は
エミッタ電極、18はベース電極、19はコレクタ電極をそ
れぞれ示している。
前記各部分に関する主要データを例示すると次の通り
である。
である。
（１） 基板11について 材料：半絶縁性GaAs （２） サブ・コレクタ層12について 材料:NiAl 厚さ:3000〔Å〕 尚、NiAlの他にCoGa,NiGa,CoAlなどを用いることがで
きる。
きる。
（３） ベース層14について 材料:p+型GaAs 不純物濃度:4×1019〔cm-3〕 厚さ:500〔Å〕 （４） エミッタ層15について 材料:n型Al0.25Ga0.75As 不純物濃度:5×1017〔cm-3〕 厚さ:1000〔Å〕 （５） キャップ層16について 材料:n+型In0.6Ga0.4As 不純物濃度:5×1019〔cm-3〕 厚さ:1000〔Å〕 （６） エミッタ電極17について 材料:Ti/Pt/Au 厚さ:100〔Å〕/900〔Å〕/4000〔Å〕 （７） ベース電極18について 材料:Ti/Pt/Au 厚さ:100〔Å〕/900〔Å〕/4000〔Å〕 （８） コレクタ電極19について 材料:Ti/Pt/Au 厚さ:100〔Å〕/900〔Å〕/3000〔Å〕 第４図は第３図に見られるバイポーラ半導体装置のエ
ネルギ・バンド・ダイヤグラムを表し、第２図及び第３
図に於いて用いた記号と同記号は同部分を示すか或いは
同じ意味を持つものとする。
ネルギ・バンド・ダイヤグラムを表し、第２図及び第３
図に於いて用いた記号と同記号は同部分を示すか或いは
同じ意味を持つものとする。
図に於いて、Ec（Ｌ）はＬ谷に於ける伝導帯の底を示
している。
している。
本実施例に於けるサブ・コレクタ層12の構成材料であ
るNiAlは、その下地である半絶縁性GaAs基板１と格子整
合させることができ、また、それを形成するにはMBE法
を適用することができる。従って、各層の形成は、基板
11からキャップ層16まで、連続して実施することが可能
である。
るNiAlは、その下地である半絶縁性GaAs基板１と格子整
合させることができ、また、それを形成するにはMBE法
を適用することができる。従って、各層の形成は、基板
11からキャップ層16まで、連続して実施することが可能
である。
第４図のエネルギ・バンド・ダイヤグラムから明らか
なように、金属のサブ・コレクタ層12を設けたことか
ら、コレクタ層13に加わる電界は小さく、従って、伝導
帯の底は半導体を材料とする場合に比較して持ち上が
り、傾斜が緩徐になっていることから、電子ｅがＬ谷に
散乱されることなくコレクタ層13を高速で通過すること
が可能である。本実施例では、コレクタ層13を電子が走
行する時間は、従来の技術に依るものが1.5〔ピコ秒〕
である場合、0.5〔ピコ秒〕程度にまで低減させること
ができた。また、コレクタ容量は従来の技術に依るもの
と変わりない。更にまた、サブ・コレクタ層12の厚さ
は、前記したように、約3000〔Å〕程度であって、従来
の技術に依るものと比較すると薄くなっているが、コレ
クタ抵抗は逆に低減されていて、しかも、薄くなってい
ることから、層間分離のメサを容易に形成することがで
き、そして、段差も小さい。
なように、金属のサブ・コレクタ層12を設けたことか
ら、コレクタ層13に加わる電界は小さく、従って、伝導
帯の底は半導体を材料とする場合に比較して持ち上が
り、傾斜が緩徐になっていることから、電子ｅがＬ谷に
散乱されることなくコレクタ層13を高速で通過すること
が可能である。本実施例では、コレクタ層13を電子が走
行する時間は、従来の技術に依るものが1.5〔ピコ秒〕
である場合、0.5〔ピコ秒〕程度にまで低減させること
ができた。また、コレクタ容量は従来の技術に依るもの
と変わりない。更にまた、サブ・コレクタ層12の厚さ
は、前記したように、約3000〔Å〕程度であって、従来
の技術に依るものと比較すると薄くなっているが、コレ
クタ抵抗は逆に低減されていて、しかも、薄くなってい
ることから、層間分離のメサを容易に形成することがで
き、そして、段差も小さい。
前記実施例は、コレクタを下方に配置した構成を採っ
ているが、反対に、コレクタを上方に配置した構成にす
ると、サブ・コレクタをそのままコレクタ電極として作
用させることができるから、構成及び製造工程の何れも
が簡単化される。
ているが、反対に、コレクタを上方に配置した構成にす
ると、サブ・コレクタをそのままコレクタ電極として作
用させることができるから、構成及び製造工程の何れも
が簡単化される。
本発明に依るバイポーラ半導体装置に於いては、化合
物半導体結晶と格子整合する金属を材料とするサブ・コ
レクタ層を備えている。
物半導体結晶と格子整合する金属を材料とするサブ・コ
レクタ層を備えている。
前記構成を採ることに依り、キャリヤのコレクタ空乏
層走行時間及びコレクタ抵抗は低減され、また、サブ・
コレクタ層が薄いことから層間分離のメサを形成するこ
とが容易になり、更にまた、段差も小さく、しかも、コ
レクタ容量や耐圧などは従来の技術に依るものと変わり
ない。
層走行時間及びコレクタ抵抗は低減され、また、サブ・
コレクタ層が薄いことから層間分離のメサを形成するこ
とが容易になり、更にまた、段差も小さく、しかも、コ
レクタ容量や耐圧などは従来の技術に依るものと変わり
ない。
第１図は本発明の原理を説明する為のバイポーラ半導体
装置を表す要部切断側面図、第２図は第１図に見られる
バイポーラ半導体装置のエネルギ・バンド・ダイヤグラ
ム、第３図は本発明一実施例の要部切断側面図、第４図
は第３図に見られるバイポーラ半導体装置のエネルギ・
バンド・ダイヤグラムである。 図に於いて、１は基板、２は金属を材料とするサブ・コ
レクタ層、３はコレクタ層、４はベース層、５はエミッ
タ層、６はエミッタ電極、７はベース電極、８はコレク
タ電極、11は基板、12はサブ・コレクタ層、13はコレク
タ層、14はベース層、15はエミッタ層、16はキャップ
層、17はエミッタ電極、18はベース電極、19はコレクタ
電極、Ec及びEc（Ｌ）は伝導帯の底、Evは価電子帯の
頂、ｅは電子をそれぞれ示している。
装置を表す要部切断側面図、第２図は第１図に見られる
バイポーラ半導体装置のエネルギ・バンド・ダイヤグラ
ム、第３図は本発明一実施例の要部切断側面図、第４図
は第３図に見られるバイポーラ半導体装置のエネルギ・
バンド・ダイヤグラムである。 図に於いて、１は基板、２は金属を材料とするサブ・コ
レクタ層、３はコレクタ層、４はベース層、５はエミッ
タ層、６はエミッタ電極、７はベース電極、８はコレク
タ電極、11は基板、12はサブ・コレクタ層、13はコレク
タ層、14はベース層、15はエミッタ層、16はキャップ
層、17はエミッタ電極、18はベース電極、19はコレクタ
電極、Ec及びEc（Ｌ）は伝導帯の底、Evは価電子帯の
頂、ｅは電子をそれぞれ示している。
Claims (1)
- 【請求項１】化合物半導体結晶と格子整合する金属を材
料とするサブ・コレクタ層 を備えてなることを特徴とするバイポーラ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19936089A JP2714861B2 (ja) | 1989-08-02 | 1989-08-02 | バイポーラ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19936089A JP2714861B2 (ja) | 1989-08-02 | 1989-08-02 | バイポーラ半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0364031A JPH0364031A (ja) | 1991-03-19 |
| JP2714861B2 true JP2714861B2 (ja) | 1998-02-16 |
Family
ID=16406468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19936089A Expired - Lifetime JP2714861B2 (ja) | 1989-08-02 | 1989-08-02 | バイポーラ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714861B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864596A (ja) * | 1994-08-25 | 1996-03-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4695736B2 (ja) * | 1999-03-18 | 2011-06-08 | 富士通セミコンダクター株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2015211182A (ja) * | 2014-04-30 | 2015-11-24 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
-
1989
- 1989-08-02 JP JP19936089A patent/JP2714861B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0364031A (ja) | 1991-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758868A (en) | Ballistic hetero-junction transistor with transverse two dimensional electron gas layer | |
| JP2604349B2 (ja) | 半導体装置 | |
| JPH0458703B2 (ja) | ||
| JPH0624208B2 (ja) | 半導体装置 | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| JPH084138B2 (ja) | 半導体装置 | |
| JPH04233736A (ja) | 化合物半導体装置 | |
| JP2714861B2 (ja) | バイポーラ半導体装置 | |
| JPH0312769B2 (ja) | ||
| EP0136108B1 (en) | Heterojunction semiconductor device | |
| JP2692558B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| US5406099A (en) | High electron mobility transistor | |
| JPS6242451A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JPH0260225B2 (ja) | ||
| JP2578745B2 (ja) | 電界効果トランジスタ | |
| JPS61268069A (ja) | 半導体装置 | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0388369A (ja) | ヘテロ構造半導体装置 | |
| JPH061783B2 (ja) | 半導体装置 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP2777898B2 (ja) | 化合物半導体装置 | |
| JPS6052055A (ja) | 半導体装置 | |
| JPH0797633B2 (ja) | 電界効果トランジスタ | |
| JP2671553B2 (ja) | 電界効果半導体装置 |