JP2770583B2 - コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JP2770583B2 JP2770583B2 JP3050703A JP5070391A JP2770583B2 JP 2770583 B2 JP2770583 B2 JP 2770583B2 JP 3050703 A JP3050703 A JP 3050703A JP 5070391 A JP5070391 A JP 5070391A JP 2770583 B2 JP2770583 B2 JP 2770583B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- base
- emitter
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、コレクタトップ型ヘテ
ロ接合バイポーラトランジスタの製造方法に関する。
ロ接合バイポーラトランジスタの製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタに代表される縦
型構造のトランジスタは、コレクタトップ構造にするこ
とにより、高速特性が改善されることが知られている。
コレクタトップ構造が高速特性を改善する理由を以下に
述べる。
型構造のトランジスタは、コレクタトップ構造にするこ
とにより、高速特性が改善されることが知られている。
コレクタトップ構造が高速特性を改善する理由を以下に
述べる。
【０００３】クレーマー（Ｈ．Ｋｒｏｅｍｅｒ）による
文献「プロシーディング・オブ・アイ・イー・イー・イ
ー（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ＩＥＥＥ）」７０巻
１号１３頁からによれば、最大発信周波数ｆMAX及びス
イッチング時間ｔsは、それぞれ次のように表される。
文献「プロシーディング・オブ・アイ・イー・イー・イ
ー（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ＩＥＥＥ）」７０巻
１号１３頁からによれば、最大発信周波数ｆMAX及びス
イッチング時間ｔsは、それぞれ次のように表される。
【０００４】
【数１】
【０００５】ここで、Ｒbはベース抵抗、Ｃcはベース／
コレクタ接合容量、τecはエミッタからコレクタまでの
遅延時間、τbはベース走行時間、ＣLはロード容量、Ｒ
Lはロード抵抗である。Ｃcの値が小さくなれば、ｆMAX
は大きく、ｔsは小さくすることができる。コレクタト
ップ型トランジスタは、コレクタがウエファー表面にあ
るため、コレクタ領域の規定に微細パタン形成技術が適
応でき、ベース／コレクタ接合面積（以下ＡBC）を小さ
くすることができるため、Ｃcの値を小さくすることが
できる。従って、ｆMAXの値を大きく、ｔsの値を小さく
することが可能で、高速動作特性を改善できる。
コレクタ接合容量、τecはエミッタからコレクタまでの
遅延時間、τbはベース走行時間、ＣLはロード容量、Ｒ
Lはロード抵抗である。Ｃcの値が小さくなれば、ｆMAX
は大きく、ｔsは小さくすることができる。コレクタト
ップ型トランジスタは、コレクタがウエファー表面にあ
るため、コレクタ領域の規定に微細パタン形成技術が適
応でき、ベース／コレクタ接合面積（以下ＡBC）を小さ
くすることができるため、Ｃcの値を小さくすることが
できる。従って、ｆMAXの値を大きく、ｔsの値を小さく
することが可能で、高速動作特性を改善できる。
【０００６】
【発明が解決しようとする課題】上述のようにコレクタ
トップ型トランジスタは、コレクタ容量の低減が図れ
る。図２に、本発明者の木村等による文献「フォーティ
ーセブンス・アニュアル・ディバイス・リサーチ・コン
ファレンス（４７ｔｈ Ａｎｎｕａｌ Ｄｅｖｉｃｅ
Ｒｅｓｅａｃｈ Ｃｏｎｆｅｒｅｎｃｅ）」ＩＩＡ−８
（文献１に述べられた構造のｎ型砒化ガリウム／ｐ型ゲ
ルマニウム／ｎ型ゲルマニウム（以下、それぞれｎ−Ｇ
ａＡｓ、ｐ−Ｇｅ、ｎ−Ｇｅと略記）ヘテロ接合バイポ
ーラトランジスタ（ＨＢＴ）を示す。図に示した素子の
作製方法を図３を参考にして述べる。
トップ型トランジスタは、コレクタ容量の低減が図れ
る。図２に、本発明者の木村等による文献「フォーティ
ーセブンス・アニュアル・ディバイス・リサーチ・コン
ファレンス（４７ｔｈ Ａｎｎｕａｌ Ｄｅｖｉｃｅ
Ｒｅｓｅａｃｈ Ｃｏｎｆｅｒｅｎｃｅ）」ＩＩＡ−８
（文献１に述べられた構造のｎ型砒化ガリウム／ｐ型ゲ
ルマニウム／ｎ型ゲルマニウム（以下、それぞれｎ−Ｇ
ａＡｓ、ｐ−Ｇｅ、ｎ−Ｇｅと略記）ヘテロ接合バイポ
ーラトランジスタ（ＨＢＴ）を示す。図に示した素子の
作製方法を図３を参考にして述べる。
【０００７】まず、図３（ａ）に示すように、ＭＢＥ法
により、高濃度のｎ型ＧａＡｓ（１００）基板２上に高
濃度ｎ型ＧａＡｓバッファー層３、エミッタ層となるｎ
型ＧａＡｓ層５、ベース層となるｐ型Ｇｅ層７、コレク
タ層となるｎ型Ｇｅ層９を順次成長する。
により、高濃度のｎ型ＧａＡｓ（１００）基板２上に高
濃度ｎ型ＧａＡｓバッファー層３、エミッタ層となるｎ
型ＧａＡｓ層５、ベース層となるｐ型Ｇｅ層７、コレク
タ層となるｎ型Ｇｅ層９を順次成長する。
【０００８】次に図３（ｂ）に示すように、コレクタ領
域をフォトレジスト（ＰＲ）で覆い、ホウ素（Ｂ）のイ
オン注入を行う。Ｂのイオン注入はＧｅを高濃度のｐ型
に、ＧａＡｓを半絶縁化するので、エミッタ領域の規定
と、外部ベース領域の形成が同時に行える。ここではＩ
ＩＩ族元素としてＢを用いたが、Ｇａ、Ｉｎ等Ｂ以外の
ＩＩＩ族元素を用いても同様の効果が期待できる。
域をフォトレジスト（ＰＲ）で覆い、ホウ素（Ｂ）のイ
オン注入を行う。Ｂのイオン注入はＧｅを高濃度のｐ型
に、ＧａＡｓを半絶縁化するので、エミッタ領域の規定
と、外部ベース領域の形成が同時に行える。ここではＩ
ＩＩ族元素としてＢを用いたが、Ｇａ、Ｉｎ等Ｂ以外の
ＩＩＩ族元素を用いても同様の効果が期待できる。
【０００９】次に図３（ｃ）に示すように、イオン注入
に用いたＰＲをそのまま利用してｎ−Ｇｅコレクタ層を
除去し、ベース層の面出しを行う。
に用いたＰＲをそのまま利用してｎ−Ｇｅコレクタ層を
除去し、ベース層の面出しを行う。
【００１０】次に図３（ｄ）に示すように、外部ベース
領域とコレクタ領域をＰＲで覆い、Ｇｅ層を除去するこ
とで素子間の分離を行う。
領域とコレクタ領域をＰＲで覆い、Ｇｅ層を除去するこ
とで素子間の分離を行う。
【００１１】最後に図３（ｅ）に示すように、エミッタ
電極１、ベース電極８、コレクタ電極１０を取り付け
る。
電極１、ベース電極８、コレクタ電極１０を取り付け
る。
【００１２】以上の工程でコレクタトップ型ＨＢＴが作
製されている。ここではコレクタ層はｎ型Ｇｅを用いた
が、Ｇｅと珪素（Ｓｉ）の混晶（ＳｉＧｅ）を用いた場
合、ＳｉはＧｅと同様ＩＶ族であり、従ってＳｉＧｅも
ＩＶ族元素で、ＩＩＩ族元素のイオン注入を用いて上記
従来例と同様の効果が得られる。また上述の従来例は、
Ｂのイオン注入は（１００）基板の垂直方向（０°オ
フ）より注入されているため、ＡEBはＡBCと同じであ
る。
製されている。ここではコレクタ層はｎ型Ｇｅを用いた
が、Ｇｅと珪素（Ｓｉ）の混晶（ＳｉＧｅ）を用いた場
合、ＳｉはＧｅと同様ＩＶ族であり、従ってＳｉＧｅも
ＩＶ族元素で、ＩＩＩ族元素のイオン注入を用いて上記
従来例と同様の効果が得られる。また上述の従来例は、
Ｂのイオン注入は（１００）基板の垂直方向（０°オ
フ）より注入されているため、ＡEBはＡBCと同じであ
る。
【００１３】しかしながら、従来例ではＡBCが、エミッ
タ／ベース接合面積（ＡEB）と同じか、若しくは小さく
なることから、コレクタ中の電流密度がエミッタ中、ベ
ース中の電流密度に比べ同じか若しくは大きくなる。こ
のことは、高速動作を阻害する要因となる。その理由を
ｎｐｎ型のバイポーラトランジスタを例にとり説明す
る。
タ／ベース接合面積（ＡEB）と同じか、若しくは小さく
なることから、コレクタ中の電流密度がエミッタ中、ベ
ース中の電流密度に比べ同じか若しくは大きくなる。こ
のことは、高速動作を阻害する要因となる。その理由を
ｎｐｎ型のバイポーラトランジスタを例にとり説明す
る。
【００１４】高速動作には、エミッタ／ベース間接合容
量ＣEBをできるだけ小さくする必要がある。このため、
エミッタ電流密度は、ある程度（〜１×１０4Ａ／ｃ
ｍ2）以上の大きさが必要である。前述の式は、この前
提の上に立った式である。エミッタ電流密度を一定とし
て考えると、コレクタトップ型バイポーラトランジスタ
では、通常のエミッタトップ型に比べコレクタ電流密度
が大きくなる。コレクタ電流密度の増大は、コレクタ空
乏層に注入される電子密度ｎcを増大させる。ｎcがコレ
クタ不純物濃度Ｎdより大きくなると、ベース中の正孔
がコレクタ側に押し出され、実効的なベース長が長くな
り、τb、τecの増大を招く。従って、ｆMAXは小さくな
り、ｔsは増大する。このことは、カーク効果（Ｋｉｒ
ｋ Ｅｆｆｅｃｔ）として公知の現象である。
量ＣEBをできるだけ小さくする必要がある。このため、
エミッタ電流密度は、ある程度（〜１×１０4Ａ／ｃ
ｍ2）以上の大きさが必要である。前述の式は、この前
提の上に立った式である。エミッタ電流密度を一定とし
て考えると、コレクタトップ型バイポーラトランジスタ
では、通常のエミッタトップ型に比べコレクタ電流密度
が大きくなる。コレクタ電流密度の増大は、コレクタ空
乏層に注入される電子密度ｎcを増大させる。ｎcがコレ
クタ不純物濃度Ｎdより大きくなると、ベース中の正孔
がコレクタ側に押し出され、実効的なベース長が長くな
り、τb、τecの増大を招く。従って、ｆMAXは小さくな
り、ｔsは増大する。このことは、カーク効果（Ｋｉｒ
ｋ Ｅｆｆｅｃｔ）として公知の現象である。
【００１５】通常のエミッタトップ型トランジスタで
は、ＡBCがＡEBと同じか若しくは大きい。従って、同じ
エミッタ電流密度で比較すると、通常のエミッタトップ
型トランジスタに比べコレクタトップ型トランジスタで
は、コレクタ中のｎcが大きくなり易く、カーク効果が
起こり易くなる。以上の理由により、コレクタトップ型
バイポーラトランジスタにおいては、エミッタ、ベース
中の電流密度が低い領域でカーク効果が現れ、上記の２
つの数式で予想されるほどの高速動作は得られない。
は、ＡBCがＡEBと同じか若しくは大きい。従って、同じ
エミッタ電流密度で比較すると、通常のエミッタトップ
型トランジスタに比べコレクタトップ型トランジスタで
は、コレクタ中のｎcが大きくなり易く、カーク効果が
起こり易くなる。以上の理由により、コレクタトップ型
バイポーラトランジスタにおいては、エミッタ、ベース
中の電流密度が低い領域でカーク効果が現れ、上記の２
つの数式で予想されるほどの高速動作は得られない。
【００１６】本発明の目的は、前記課題を解決したコレ
クタトップ型ヘテロ接合バイポーラトランジスタの製造
方法を提供することにある。
クタトップ型ヘテロ接合バイポーラトランジスタの製造
方法を提供することにある。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るコレクタトップ型ヘテロ接合バイポー
ラトランジスタの製造方法 砒化ガリウムをエミッタ
層、ゲルマニウムをベース層、ゲルマニウム若しくはシ
リコンとゲルマニウムの混晶をコレクタ層とするｎｐｎ
型コレクタトップ型ヘテロ接合バイポーラトランジスタ
の製造方法であって、 ＩＩＩ族元素の斜めイオン注入に
より、エミッタ／ベース接合面積っをベース／コレクタ
接合面積より小さくするものである。
め、本発明に係るコレクタトップ型ヘテロ接合バイポー
ラトランジスタの製造方法 砒化ガリウムをエミッタ
層、ゲルマニウムをベース層、ゲルマニウム若しくはシ
リコンとゲルマニウムの混晶をコレクタ層とするｎｐｎ
型コレクタトップ型ヘテロ接合バイポーラトランジスタ
の製造方法であって、 ＩＩＩ族元素の斜めイオン注入に
より、エミッタ／ベース接合面積っをベース／コレクタ
接合面積より小さくするものである。
【００１８】
【００１９】
【作用】本発明によれば、高速動作が予測されるコレク
タトップ型トランジスタにおいて、エミッタ／ベース間
接合面積を、微細加工技術を利用して規定できるベース
／コレクタ接合面積に比べさらに微細化できる。よっ
て、コレクタ層中の電流密度をエミッタ層、ベース層中
の電流密度に比べ小さくできるため、コレクタトップ構
造をとりながら、カーク効果がおこるエミッタ電流密度
を大きくでき、高速動作が可能なトランジスタが得られ
る。
タトップ型トランジスタにおいて、エミッタ／ベース間
接合面積を、微細加工技術を利用して規定できるベース
／コレクタ接合面積に比べさらに微細化できる。よっ
て、コレクタ層中の電流密度をエミッタ層、ベース層中
の電流密度に比べ小さくできるため、コレクタトップ構
造をとりながら、カーク効果がおこるエミッタ電流密度
を大きくでき、高速動作が可能なトランジスタが得られ
る。
【００２０】
【実施例】以下、本発明の実施例を図により説明する。
図１は、本発明によるコレクタトップ型トランジスタを
示す模式断面図、図４は同平面図である。図１におい
て、本発明に係るコレクタトップ型ヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）は、エミッタ層５をｎ型砒化
ガリウム、ベース層６をｐ型ゲルマニウム、コレクタ層
９をｎ型ゲルマニウム（若しくはｐ型のシリコンとゲル
マニウムの混晶）から構成したものであり、エミッタ／
ベース接合面積をベース／コレクタ接合面積より小さく
したものである。また、図中、１はエミッタ電極、２は
ｎ（プラス）−ＧａＡｓ基板、３はｎ（プラス）−Ｇａ
Ａｓバッファ層、４は半絶縁化ＧａＡｓ層、６はｐ（プ
ラス）−Ｇｅ外部ベース層、８はベース電極、１０はコ
レクタ電極である。
図１は、本発明によるコレクタトップ型トランジスタを
示す模式断面図、図４は同平面図である。図１におい
て、本発明に係るコレクタトップ型ヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）は、エミッタ層５をｎ型砒化
ガリウム、ベース層６をｐ型ゲルマニウム、コレクタ層
９をｎ型ゲルマニウム（若しくはｐ型のシリコンとゲル
マニウムの混晶）から構成したものであり、エミッタ／
ベース接合面積をベース／コレクタ接合面積より小さく
したものである。また、図中、１はエミッタ電極、２は
ｎ（プラス）−ＧａＡｓ基板、３はｎ（プラス）−Ｇａ
Ａｓバッファ層、４は半絶縁化ＧａＡｓ層、６はｐ（プ
ラス）−Ｇｅ外部ベース層、８はベース電極、１０はコ
レクタ電極である。
【００２１】本発明によれば、図５に示すように、（１
００）基板上に（０１０）方向にコレクタストライプ幅
２μｍ、（００１）方向にコレクタストライプ長５μｍ
とし、Ｂのイオンを（１００）方向から（０１０）方向
に±４５°傾けた２方向から注入した。
００）基板上に（０１０）方向にコレクタストライプ幅
２μｍ、（００１）方向にコレクタストライプ長５μｍ
とし、Ｂのイオンを（１００）方向から（０１０）方向
に±４５°傾けた２方向から注入した。
【００２２】イオン注入以外の製作工程は図２にあげた
従来例と同様である。ｎ−Ｇｅコレクタ層の厚さは５０
００オングストローム、ｐ−Ｇｅベース層は２０００オ
ングストロームとした。Ｂの斜めイオン注入によりＡBC
は１μｍ×５μｍ、ＡEBは０．６μｍ×５μｍとなり、
ＡBCに比べＡEBを３／５にすることができる。尚、Ｂ以
外のＩＩＩ族元素を用いてもよい。
従来例と同様である。ｎ−Ｇｅコレクタ層の厚さは５０
００オングストローム、ｐ−Ｇｅベース層は２０００オ
ングストロームとした。Ｂの斜めイオン注入によりＡBC
は１μｍ×５μｍ、ＡEBは０．６μｍ×５μｍとなり、
ＡBCに比べＡEBを３／５にすることができる。尚、Ｂ以
外のＩＩＩ族元素を用いてもよい。
【００２３】
【発明の効果】本発明によるコレクタトップ型ＨＢＴ及
びその製造方法によれば、ＣBCが小さく、さらにカーク
効果が起きるエミッタ電流密度が大きいコレクタトップ
型ＨＢＴが得られる。
びその製造方法によれば、ＣBCが小さく、さらにカーク
効果が起きるエミッタ電流密度が大きいコレクタトップ
型ＨＢＴが得られる。
【図１】本発明によるコレクタトップ型トランジスタを
示す断面構造図である。
示す断面構造図である。
【図２】従来例によるコレクタトップ型トランジスタを
示す断面構造図である。
示す断面構造図である。
【図３】従来例によるコレクタトップ型トランジスタの
製作手順を示す図である。
製作手順を示す図である。
【図４】本発明によるコレクタトップ型トランジスタを
示す平面図である。
示す平面図である。
【図５】本発明によるコレクタトップ型トランジスタの
イオン注入プロセスを示す模式図である。
イオン注入プロセスを示す模式図である。
１ エミッタ電極 ２ ｎ（プラス）−ＧａＡｓ基板 ３ ｎ（プラス）−ＧａＡｓバッファ層 ４ 半絶縁化ＧａＡｓ層 ５ ｎ−ＧａＡｓエミッタ層 ６ ｐ（プラス）−Ｇｅ外部ベース層 ７ ｐ−Ｇｅベース層 ８ ベース電極 ９ ｎ−Ｇｅコレクタ層 １０ コレクタ電極
Claims (1)
- 【請求項１】 砒化ガリウムをエミッタ層、ゲルマニウ
ムをベース層、ゲルマニウム若しくはシリコンとゲルマ
ニウムの混晶をコレクタ層とするｎｐｎ型コレクタトッ
プ型ヘテロ接合バイポーラトランジスタの製造方法であ
って、 ＩＩＩ族元素の斜めイオン注入により、エミッタ／ベー
ス接合面積をベース／コレクタ接合面積より小さくする
ことを特徴とするコレクタトップ型ヘテロ接合バイポー
ラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050703A JP2770583B2 (ja) | 1991-02-22 | 1991-02-22 | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050703A JP2770583B2 (ja) | 1991-02-22 | 1991-02-22 | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267529A JPH04267529A (ja) | 1992-09-24 |
| JP2770583B2 true JP2770583B2 (ja) | 1998-07-02 |
Family
ID=12866264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3050703A Expired - Lifetime JP2770583B2 (ja) | 1991-02-22 | 1991-02-22 | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770583B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2803102B1 (fr) * | 1999-12-23 | 2002-03-22 | Thomson Csf | Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation |
| JP2005229074A (ja) * | 2004-02-16 | 2005-08-25 | Toshiba Corp | バイポーラ型トランジスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152165A (ja) * | 1985-12-25 | 1987-07-07 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPH0828372B2 (ja) * | 1988-03-30 | 1996-03-21 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタの製造方法 |
| JP2806537B2 (ja) * | 1988-11-30 | 1998-09-30 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
-
1991
- 1991-02-22 JP JP3050703A patent/JP2770583B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04267529A (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006912A (en) | Heterojunction bipolar transistor with SiGe | |
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| US5144376A (en) | Compound semiconductor device | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| US6171920B1 (en) | Method of forming heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JPH047096B2 (ja) | ||
| US4922314A (en) | Hot charge-carrier transistors | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2806537B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US11195940B2 (en) | High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JP3127510B2 (ja) | 半導体装置の製造方法 | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61203675A (ja) | 半導体装置 | |
| JPH05129322A (ja) | 半導体装置の製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2803147B2 (ja) | バイポーラトランジスタ | |
| JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ |