JP3127510B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3127510B2 JP3127510B2 JP03238483A JP23848391A JP3127510B2 JP 3127510 B2 JP3127510 B2 JP 3127510B2 JP 03238483 A JP03238483 A JP 03238483A JP 23848391 A JP23848391 A JP 23848391A JP 3127510 B2 JP3127510 B2 JP 3127510B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- collector
- base
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層半導体層を含むヘテロ接合型バイポーラ
トランジスタに関する。
関し、特に多層半導体層を含むヘテロ接合型バイポーラ
トランジスタに関する。
【０００２】
【従来の技術】半導体装置において近年ますます高集積
化，高速化が進んでおり、特にIII −Ｖ族化合物のヘテ
ロ接合型バイポーラトランジスタにおいては、その高速
化，高集積化が重要であり、素子サイズの縮小化やベー
ス抵抗の低減化をはかり特性の向上がはかられている。
III −Ｖ族化合物のヘテロ接合型バイポーラトランジス
タ（ＨＢＴ）、たとえばエミッタ，コレクタがｎ型半導
体層、ベースがｐ型半導体層よりなる場合、エミッタ層
の電子親和力と禁制帯幅の和はベース層のそれよりも大
きくとり、ベース中の正孔がエミッタへ流れるのを防ぐ
構造をとる。したがって、エミッタ注入効率を高く保ち
つつベースの不純物濃度を大きくとれ、ベース抵抗を下
げることができる。
化，高速化が進んでおり、特にIII −Ｖ族化合物のヘテ
ロ接合型バイポーラトランジスタにおいては、その高速
化，高集積化が重要であり、素子サイズの縮小化やベー
ス抵抗の低減化をはかり特性の向上がはかられている。
III −Ｖ族化合物のヘテロ接合型バイポーラトランジス
タ（ＨＢＴ）、たとえばエミッタ，コレクタがｎ型半導
体層、ベースがｐ型半導体層よりなる場合、エミッタ層
の電子親和力と禁制帯幅の和はベース層のそれよりも大
きくとり、ベース中の正孔がエミッタへ流れるのを防ぐ
構造をとる。したがって、エミッタ注入効率を高く保ち
つつベースの不純物濃度を大きくとれ、ベース抵抗を下
げることができる。
【０００３】このような構造の作製は、分子線エピタキ
シャル（ＭＢＥ）法や有機金属気相成長（ＭＯＣＶＤ）
法等を用いて、たとえばサブコレクタ層，コレクタ層，
ベース層，エミッタ層を順次エピタキシャル成長させる
手法がとられる。さらにベース層およびエミッタ層への
電極は、メサエッチングと電極蒸着により形成する。
シャル（ＭＢＥ）法や有機金属気相成長（ＭＯＣＶＤ）
法等を用いて、たとえばサブコレクタ層，コレクタ層，
ベース層，エミッタ層を順次エピタキシャル成長させる
手法がとられる。さらにベース層およびエミッタ層への
電極は、メサエッチングと電極蒸着により形成する。
【０００４】
【発明が解決しようとする課題】しかしながら上述のよ
うなＭＢＥ法等によりエピタキシャル成長法のみを用い
てサブコレクタ層，コレクタ層，ベース層，エミッタ層
を形成する場合、素子間分離では不要なエミッタ層をエ
ッチング除去し、イオン注入を用いてベース層，コレク
タ層，サブコレクタ層を絶縁化するが、膜厚が厚く、十
分な素子間分離を実現するためには注入種を変えたり、
エネルギーを変えて複数回注入する必要がある。
うなＭＢＥ法等によりエピタキシャル成長法のみを用い
てサブコレクタ層，コレクタ層，ベース層，エミッタ層
を形成する場合、素子間分離では不要なエミッタ層をエ
ッチング除去し、イオン注入を用いてベース層，コレク
タ層，サブコレクタ層を絶縁化するが、膜厚が厚く、十
分な素子間分離を実現するためには注入種を変えたり、
エネルギーを変えて複数回注入する必要がある。
【０００５】さらにメサエッチングを含む工程を用いて
ベース層にオーム性電極を形成するが、電極下部にはベ
ース層およびコレクタ層があり、このベース層およびコ
レクタ層がｐ−ｎ接合を形成し、バイポーラ動作とは無
関係は寄生容量が生ずる。そしてこの容量は高速バイポ
ーラ動作の妨げとなる。
ベース層にオーム性電極を形成するが、電極下部にはベ
ース層およびコレクタ層があり、このベース層およびコ
レクタ層がｐ−ｎ接合を形成し、バイポーラ動作とは無
関係は寄生容量が生ずる。そしてこの容量は高速バイポ
ーラ動作の妨げとなる。
【０００６】本発明の目的は素子間分離が容易で、ヘテ
ロ接合型トランジスタの真性のバイポーラ動作を妨げる
ことなく、電極下部の寄生容量を小さくすることが可能
となる半導体装置の製造方法を提供することにある。
ロ接合型トランジスタの真性のバイポーラ動作を妨げる
ことなく、電極下部の寄生容量を小さくすることが可能
となる半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明のヘテロ接合型バ
イポーラトランジスタの製造方法は、半絶縁性基板に、
イオン注入等によりｎ型（またはｐ型）サブコレクタ領
域を選択的に形成し、ｎ型（またはｐ型）コレクタ層を
エピタキシャル成長し、前記サブコレクタ領域およびコ
レクタ層に絶縁領域を形成し、ｐ型（またはｎ型）ベー
ス層を順次設け、このｐ型ベース層より電子親和力と禁
制帯幅の和の大きいｎ型（またはｎ型ベース層よりも電
子親和力の小さいｐ型）のエミッタ層を設け、このエミ
ッタ層の一部をエッチング除去し、イオン注入等により
素子間に位置する前記コレクタ層およびベース層を絶縁
化し、前記絶縁領域上部の前記ベース層にベース電極を
形成することを特徴とする。
イポーラトランジスタの製造方法は、半絶縁性基板に、
イオン注入等によりｎ型（またはｐ型）サブコレクタ領
域を選択的に形成し、ｎ型（またはｐ型）コレクタ層を
エピタキシャル成長し、前記サブコレクタ領域およびコ
レクタ層に絶縁領域を形成し、ｐ型（またはｎ型）ベー
ス層を順次設け、このｐ型ベース層より電子親和力と禁
制帯幅の和の大きいｎ型（またはｎ型ベース層よりも電
子親和力の小さいｐ型）のエミッタ層を設け、このエミ
ッタ層の一部をエッチング除去し、イオン注入等により
素子間に位置する前記コレクタ層およびベース層を絶縁
化し、前記絶縁領域上部の前記ベース層にベース電極を
形成することを特徴とする。
【０００８】
【作用】本発明では半絶縁性基板上にサブコレクタ層を
イオン注入によって選択的に形成している。このためサ
ブコレクタ領域以外は、半絶縁性を保っている。従っ
て、エピタキシャル層でサブコレクタ層を形成する従来
の場合と比較し、サブコレクタ層を絶縁化する必要がな
い。そのために素子間分離はエミッタ層をエッチング除
去した場合、ベース層およびコレクタ層のみとなり、ボ
ロン等の注入の半絶縁化工程が容易となる。
イオン注入によって選択的に形成している。このためサ
ブコレクタ領域以外は、半絶縁性を保っている。従っ
て、エピタキシャル層でサブコレクタ層を形成する従来
の場合と比較し、サブコレクタ層を絶縁化する必要がな
い。そのために素子間分離はエミッタ層をエッチング除
去した場合、ベース層およびコレクタ層のみとなり、ボ
ロン等の注入の半絶縁化工程が容易となる。
【０００９】さらにサブコレクタ領域およびコレクタ層
中に絶縁領域を形成することにより、ベース層およびコ
レクタ層により形成されるｐ−ｎ接合の容量を低減する
ことが可能となり、より高速のバイポーラ動作が可能と
なる。
中に絶縁領域を形成することにより、ベース層およびコ
レクタ層により形成されるｐ−ｎ接合の容量を低減する
ことが可能となり、より高速のバイポーラ動作が可能と
なる。
【００１０】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１１】図１は、本発明の一実施例を説明するため
のＮＰＮ型ヘテロ接合型バイポーラトランジスタの断面
図である。
のＮＰＮ型ヘテロ接合型バイポーラトランジスタの断面
図である。
【００１２】ガリウム砒素（以下ＧａＡｓ）半絶縁性基
板１にイオン注入により形成されたサブコレクタ領域上
に、ＧａＡｓコレクタ層３、ＧａＡｓベース層５、アル
ミニウムガリウム砒素（以下ＡｌＧａＡｓ）エミッタ層
６があり、金ゲルマニウムニッケル・エミッタ電極７、
金マンガン・ベース電極８、金ゲルマニウムニッケル・
コレクタ電極９が形成されている。ベース電極８直下の
サブコレクタ領域およびコレクタ層には絶縁領域４が配
置されており、エミッタ電極７より注入された電子はベ
ース層５，コレクタ層３を通り、絶縁領域４の間のサブ
コレクタ層に到達する。そして絶縁領域４の下部を通
り、コレクタ電極９に達する。また素子の外部の不必要
なベース層５，コレクタ３は、イオン注入により絶縁化
されており（領域１０）、良好な素子間分離が施されて
いる。
板１にイオン注入により形成されたサブコレクタ領域上
に、ＧａＡｓコレクタ層３、ＧａＡｓベース層５、アル
ミニウムガリウム砒素（以下ＡｌＧａＡｓ）エミッタ層
６があり、金ゲルマニウムニッケル・エミッタ電極７、
金マンガン・ベース電極８、金ゲルマニウムニッケル・
コレクタ電極９が形成されている。ベース電極８直下の
サブコレクタ領域およびコレクタ層には絶縁領域４が配
置されており、エミッタ電極７より注入された電子はベ
ース層５，コレクタ層３を通り、絶縁領域４の間のサブ
コレクタ層に到達する。そして絶縁領域４の下部を通
り、コレクタ電極９に達する。また素子の外部の不必要
なベース層５，コレクタ３は、イオン注入により絶縁化
されており（領域１０）、良好な素子間分離が施されて
いる。
【００１３】図２（ａ）〜（ｇ）は、本発明の一実施例
を説明するための工程順に配列した半導体チップの断面
図である。
を説明するための工程順に配列した半導体チップの断面
図である。
【００１４】まず、図２（ａ）に示すように半絶縁性Ｇ
ａＡｓ基板１上にイオン注入および熱処理によりｎ型サ
ブコレクタ領域２を形成する。次に図２（ｂ）に示すよ
うにコレクタ層３をエピタキシャル成長し、続いて図２
（ｃ）に示すようにボロン等のイオン注入によりサブコ
レクタ領域２およびコレクタ層３中に絶縁領域４を形成
する。次に図２（ｄ）に示すようにベース層５，エミッ
タ層６をエピタキシャル成長し、続いて図２（ｅ）に示
すようにエッチングによりエミッタ層の一部を除去す
る。さらに図２（ｆ）に示すようにイオン注入により素
子を分離し、続いて図２（ｇ）に示すようにベース層５
の一部をエッチング除去し、エミッタ電極７，ベース電
極８，コレクタ電極９を順次形成する。
ａＡｓ基板１上にイオン注入および熱処理によりｎ型サ
ブコレクタ領域２を形成する。次に図２（ｂ）に示すよ
うにコレクタ層３をエピタキシャル成長し、続いて図２
（ｃ）に示すようにボロン等のイオン注入によりサブコ
レクタ領域２およびコレクタ層３中に絶縁領域４を形成
する。次に図２（ｄ）に示すようにベース層５，エミッ
タ層６をエピタキシャル成長し、続いて図２（ｅ）に示
すようにエッチングによりエミッタ層の一部を除去す
る。さらに図２（ｆ）に示すようにイオン注入により素
子を分離し、続いて図２（ｇ）に示すようにベース層５
の一部をエッチング除去し、エミッタ電極７，ベース電
極８，コレクタ電極９を順次形成する。
【００１５】このような工程により、ベース−コレクタ
間で構成される寄生容量を大幅に低減することが可能と
なり、さらに容易に素子間分離ができる。
間で構成される寄生容量を大幅に低減することが可能と
なり、さらに容易に素子間分離ができる。
【００１６】以上の実施例は本発明を制限するものでは
ない。すなわち実施例では、ｎ型ＧａＡｓからなるＧａ
Ａｓコレクタ層、ｐ型からなるＧａＡｓベース層、ｎ型
からなるＡｌＧａＡｓエミッタ層を備えたＮＰＮ型ヘテ
ロバイポーラトランジスタを用いて説明したが、他の半
導体材料，他の不純物，適切な構造を用いて任意に変更
してもよい。また電極形成の工程は先行して行ってもよ
い。またその順序も任意に変更してもよい。
ない。すなわち実施例では、ｎ型ＧａＡｓからなるＧａ
Ａｓコレクタ層、ｐ型からなるＧａＡｓベース層、ｎ型
からなるＡｌＧａＡｓエミッタ層を備えたＮＰＮ型ヘテ
ロバイポーラトランジスタを用いて説明したが、他の半
導体材料，他の不純物，適切な構造を用いて任意に変更
してもよい。また電極形成の工程は先行して行ってもよ
い。またその順序も任意に変更してもよい。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
を用いることにより、ヘテロ接合型トランジスタにおい
て真性のバイポーラ動作を妨げることなく、ベース電極
下部の寄生容量を小さくすることが可能で、平易な素子
間分離を可能にし、しかも本発明は製造の容易な半導体
装置の製造方法であり、高制御性を維持し、従来よりも
高速動作のヘテロ接合型トランジスタの製造が可能であ
り、単体素子および集積回路素子として広い応用分野で
利用できる。
を用いることにより、ヘテロ接合型トランジスタにおい
て真性のバイポーラ動作を妨げることなく、ベース電極
下部の寄生容量を小さくすることが可能で、平易な素子
間分離を可能にし、しかも本発明は製造の容易な半導体
装置の製造方法であり、高制御性を維持し、従来よりも
高速動作のヘテロ接合型トランジスタの製造が可能であ
り、単体素子および集積回路素子として広い応用分野で
利用できる。
【図面の簡単な説明】
【図１】本発明による半導体装置の構造を示す断面図で
ある。
ある。
【図２】図１の半導体装置の製造方法を示す図である。
１ 半絶縁型ガリウム砒素基板 ２ サブコレクタ領域 ３ コレクタ層 ４ 絶縁領域 ５ ベース層 ６ エミッタ層 ７ エミッタ電極 ８ ベース電極 ９ コレクタ電極 １０ 絶縁領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/205 H01L 29/73 - 29/737
Claims (1)
- 【請求項１】半絶縁性基板に、イオン注入等によりｎ型
（またはｐ型）サブコレクタ領域を選択的に形成し、ｎ
型（またはｐ型）コレクタ層をエピタキシャル成長し、
前記サブコレクタ領域およびコレクタ層に絶縁領域を形
成し、ｐ型（またはｎ型）ベース層を順次設け、このｐ
型ベース層より電子親和力と禁制帯幅の和の大きいｎ型
（またはｎ型ベース層よりも電子親和力の小さいｐ型）
のエミッタ層を設け、このエミッタ層の一部をエッチン
グ除去し、イオン注入等により素子間に位置する前記コ
レクタ層およびベース層を絶縁化し、前記絶縁領域上部
の前記ベース層にベース電極を形成することを特徴とす
るヘテロ接合型バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03238483A JP3127510B2 (ja) | 1991-09-19 | 1991-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03238483A JP3127510B2 (ja) | 1991-09-19 | 1991-09-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582771A JPH0582771A (ja) | 1993-04-02 |
| JP3127510B2 true JP3127510B2 (ja) | 2001-01-29 |
Family
ID=17030916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03238483A Expired - Fee Related JP3127510B2 (ja) | 1991-09-19 | 1991-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127510B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110152A (ja) * | 2006-12-15 | 2007-04-26 | Sumitomo Chemical Co Ltd | 薄膜半導体エピタキシャル基板及びその製造方法 |
-
1991
- 1991-09-19 JP JP03238483A patent/JP3127510B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582771A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| JP2644022B2 (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| EP0184016B1 (en) | Heterojunction bipolar transistor | |
| US20110250726A1 (en) | Semiconductor device having a hetero-junction bipolar transistor and manufacturing method thereof | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| US7915640B2 (en) | Heterojunction semiconductor device and method of manufacturing | |
| JPH06163567A (ja) | Ｐｎ接合拡散障壁体 | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| Oka et al. | Small-scaled InGaP/GaAs HBTs with WSi/Ti base electrode and buried SiO/sub 2 | |
| EP0197424B1 (en) | Process of fabricating a heterojunction bipolar transistor | |
| US6171920B1 (en) | Method of forming heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
| Wu et al. | An AlGaAs/GaAs heterostructure-emitter bipolar transistor | |
| JP3127510B2 (ja) | 半導体装置の製造方法 | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH05129322A (ja) | 半導体装置の製造方法 | |
| Chen et al. | Submicrometer Si and Si-Ge epitaxial-base double-poly self-aligned bipolar transistors | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |