JP3874919B2 - 化合物半導体装置 - Google Patents
化合物半導体装置 Download PDFInfo
- Publication number
- JP3874919B2 JP3874919B2 JP04819698A JP4819698A JP3874919B2 JP 3874919 B2 JP3874919 B2 JP 3874919B2 JP 04819698 A JP04819698 A JP 04819698A JP 4819698 A JP4819698 A JP 4819698A JP 3874919 B2 JP3874919 B2 JP 3874919B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- emitter
- base
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 150000001875 compounds Chemical class 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 29
- 230000015556 catabolic process Effects 0.000 description 26
- 239000012535 impurity Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 12
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体装置に関し、より詳しくは、メサ型バイポーラトランジスタを有する化合物半導体装置に関する。
【０００２】
【従来の技術】
高性能な化合物半導体を用いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は単一電源、高出力、高線形性という特徴を有しているので、携帯電話端末のパワーアンプとしての用途が期待されている。また、ＨＢＴは、高出力、線形性、高耐圧が要求される無線送信基地局の出力素子の用途にも有望見されており、その実用化のために高耐圧化の検討がなされている。
【０００３】
次に、従来の縦型バイポーラトランジスタ構造を図６に基づいて説明する。
図６に示すＨＢＴにおいて、GaAs基板101 上にはi-AlGaAsよりなるバッファ層102 、ｎ+ -GaAs よりなるサブコレクタ層103 、ｎ- - GaAsよりなるコレクタ層104 、ｐ+ -GaAs よりなるベース層105 及びｎ- AlGaAsよりなるエミッタ層106 が順に積層されている。
【０００４】
エミッタ層106 、ベース層105 及びコレクタ層104 は順にパターニングされ、これによりサブコレクタ層103 のうちコレクタ電極107 を接続する部分が露出している。また、エミッタ層104 はパターニングされて、ベース層105 のうちベース電極108 を接続する部分が露出している。さらに、エミッタ層104 上にはエミッタ電極109 が接続されている。
【０００５】
そのようなＨＢＴではベース・コレクタ耐圧を高くしたり、ベースオープン時のエミッタ・コレクタ耐圧を高くするために、コレクタ層104 のキャリア濃度を低くし、かつ、膜厚を厚くすることにより対応している。例えば、十分なコレクタ耐圧を得るためにコレクタ層103 の膜厚を２mm以上にしたデバイスが作成されている。
【０００６】
【発明が解決しようとする課題】
そのようなコレクタ層104 は、有機金属気相成長法（ＭＯＣＶＤ）法や分子線エピタキシ法（ＭＢＥ法）により成長されるが、成長速度は一般に０．１〜２．０mm／時間であり、１〜２mmのコレクタ層104 を成長するためには数時間が必要となり、生産性が悪いのが現状である。
【０００７】
また、上記した構造では、エミッタ層106 からコレクタ層104 までの一部をエッチングによって連続してパターニングしているので、コレクタ層104 が厚くなると、必然的にサブコレクタ層103 上に存在する段差が大きくなってしまう。そのような段差が大きくなると、エミッタ層106 から引き出されるエミッタ電極109 が段切し易くなり、バイポーラトランジスタの歩留りが低下する。
【０００８】
さらに、コレクタ層104 のキャリア濃度については、現状では２×１０16〜５×１０16 atoms/cm3の低濃度膜が作成されているが、ｎ型のGaAs層に不純物を含有させる場合に不純物濃度は１×１０16 atoms/cm3程度が限界であり、それよりも低い濃度は再現性がなくなってくる。
本発明の目的は、コレクタ耐圧を高くし、配線の切断を防止し、歩留りを向上することができるＨＢＴを有する化合物半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記した課題は、図１(c) 、図５(c) に例示するように、バイポーラトランジスタを有する化合物半導体装置において、化合物半導体基板１（２１）と、前記化合物半導体基板１の上方に形成され且つ所定の大きさのコレクタ耐圧を有する第１導電型のコレクタ層３（２３）と、前記コレクタ層３の上に形成された第２導電型のベース層４（２４）と、前記ベース層４の上に形成された第１導電型のエミッタ層５（２５）と、前記ベース層４から横方向に離れた領域で前記コレクタ層３に接続するサブコレクタ層７（２０）とを有することを特徴とする化合物半導体装置によって解決する。
【００１０】
さらに、上記化合物半導体装置において、図５（ｃ）に例示するように、前記サブコレクタ層２０は前記コレクタ層２３の下に接触して形成され、かつ前記ベース層２４の下方に開口２７を有することを特徴とする。
【００１１】
上記化合物半導体装置において、前記サブコレクタ層７と前記ベース層４の間の領域において、前記コレクタ層４の表面との境界にショットキー障壁を有するショットキー電極１１が前記コレクタ層３の該表面上に形成されていることを特徴とする。
【００１２】
上記化合物半導体装置において、図４に例示するように、前記サブコレクタ層７と前記ベース層４との間の領域において、前記コレクタ層３の上に形成された第２導電型の化合物半導体層４ａと、前記化合物半導体層４ａ上には前記化合物半導体層４ａにオーミック接触する電極１３とをさらに有することを特徴とする。
【００１３】
次に、本発明の作用について説明する。
本発明によれば、エミッタ層、ベース層、コレクタ層を積層した構造のトランジスタにおいて、サブコレクタ層をベース層及びエミッタ層の下方に位置させずにベース層の側方（横方向）でコレクタ層に接続するようにした。
これにより、コタクタ層からサブコレクタ層に至る実質的な距離はコレクタ層の横方向に存在することになる。即ち、従来のコレクタ層の膜厚がベース層の縁部からサブコレクタ層までの距離に相当することになる。
【００１４】
また、サブコレクタ層をコレクタ層の下に成長する構造を採用する場合には、エミッタ層の下方の部分を除去して、サブコレクタ層の膜厚方向のキャリアの移動を抑制する。
【００１５】
なお、エミッタ層、ベース層及びコレクタ層の積層順は、特に限定されるものではなく、コレクタ層を最上層にしてもよい。
【００１６】
【発明の実施の形態】
そこで、以下に本発明の実施形態を図面に基づいて説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態を示すＨＢＴ素子の製造工程を示す断面図である。
【００１７】
まず、図１（ａ）に示すように、半絶縁性のGaAs基板１上に、アンドープのAlGaAs又はInGaP よりなるバッファ層２、ｎ+ 型GaAsよりなるコレクタ層３、ｐ+ 型GaAsよりなるベース層４、ｎ型のAlGaAs又はInGaP よるなるエミッタ層５、GaAsを含むエミッタキャップ層６をそれぞれＭＯＣＶＤ法又はＭＢＥ法により１００nm、６００nm、７０nm、３０nm、４００nmの厚さにエピタキシャル成長する。エミッタキャップ層６は、エミッタ層５上に順に形成された膜厚１２０nmのｎ型GaAs層６ａ、膜厚１８０nmのｎ+ 型GaAs層６ｂおよび膜厚１００nmのｎ+ 型InGaAs層６ｃの三層構造を有している。
【００１８】
それらの化合物半導体のｎ型不純物として例えばシリコンが用いられ、またｐ型不純物として例えば亜鉛が用いられる。そして、コレクタ層３の不純物濃度は３×１０16 atoms/cm3、ベース層４の不純物濃度は４×１０19 atoms/cm3、エミッタ層５の不純物濃度は３×１０17 atoms/cm3となっている。また、エミッタキャップ層６において、ｎ型GaAs層６ａの不純物濃度は３×１０17 atoms/cm3、ｎ+ 型GaAs層６ｂの不純物濃度は３×１０18 atoms/cm3、ｎ+ 型InGaAs層６ｃの不純物濃度は３×１０19 atoms/cm3となっている。
【００１９】
次に、図１(b) に示すように、フォトリソグラフィー技術を用いてエミッタキャップ層６、エミッタ層５及びベース層４を同じ平面形状にパターニングした後に、さらにフォトリソグラフィー技術を用いてエミッタキャップ層６及びエミッタ層５をパターニングしてベース層４の一部を露出させる。
続いて、ベース層４の側縁から距離Ｌc だけ離れた領域にあるコレクタ層３からバッファ層２の上層部に至る深さまでｎ型不純物（例えばシリコン）イオンを注入してその領域を不活性化し、サブコレクタ領域７を形成する。不純物イオン注入は、サブコレクタ層７の不純物濃度が約５×０18 atoms/cm3になるようなドーズ量とする。
【００２０】
その後に、図１(c) に示すように、サブコレクタ領域７上にコレクタ電極８を形成し、また、エミッタキャップ層６上にエミッタ電極９を形成し、さらにベース層４上にベース電極１０を形成する。それらの電極８〜１０は、下から順にチタン、白金、金を積層してなる多層構造膜から形成され、レジストパターンとスパッタ成膜を用いたリフトオフ法によりパターニングされる。
【００２１】
上述したＨＢＴにおいて、ベース・コレクタ間電圧により垂直方向に加速された電子は、ベース層４からコレクタ層３に注入される。コレクタ層３に注入された電子は、エミッタ層５、ベース層４の直下にサブコレクタ層が存在せず、しかもコレクタ層３内で電界が横方向に存在していることから、コレクタ層３内の電子は横方向に加速されてコレクタ層３内を走行し、遂にはコレクタ電極８に吸収される。
【００２２】
コレクタ層３の横方向の距離Ｌc が、図６に示した従来のコレクタ層104 の膜厚と実質的に等価であるため、距離Ｌc が耐圧を決める要因となる。
そのような構造のバイポーラトランジスタについて、コレクタ層３とサブコレクタ領域７の距離Ｌｃを変えてベース・コレクタ耐圧（ＢＶcbo ）とエミッタ・コレクタ耐圧（ＢＶceo ）を測定したところ、図２のような結果が得られた。図２によれば、距離Ｌｃが大きくなるほどベース・コレクタ耐圧、エミッタ・コレクタ耐圧の双方とも大きくなることがわかった。
【００２３】
一方、図６に示した従来のバイポーラトランジスタにおいては、コタクタ層の膜厚領域をサブコレクタ領域７として使用する。サブコレクタ領域７の不純物濃度は５×１０18 atoms/cm3である。
この後に、図１(c) に示すように、サブコレクタ領域７上にコレクタ電極８を形成し、また、エミッタキャップ層６上にエミッタ電極９を形成し、さらにベース層４上にベース電極１０を形成する。それらの電極８〜１０は、下から順にチタン、白金、金を積層してなる多層構造膜から形成され、レジストパターンとスパッタ成膜を用いたリフトオフ法によりパターニングされる。
【００２４】
上述したＨＢＴにおいて、ベース・コレクタ間電圧により垂直方向に加速された電子は、ベース層４からコレクタ層３に注入される。コレクタ層３に注入された電子は、エミッタ層５、ベース層４の直下にサブコレクタ層が存在せず、しかもコレクタ層３内で電界が横方向に存在していることから、横方向に加速されてコレクタ層３内を走行し、遂にはコレクタ電極８に吸収される。
【００２５】
コレクタ層３の横方向の距離Ｌc が、図６に示した従来のコレクタ層104 の膜厚と実質的に等価であるため、距離Ｌc が耐圧を決める要因となる。
そのような構造のバイポーラトランジスタについて、コレクタ層３とサブコレクタ領域７の距離Ｌｃを変えてベース・コレクタ耐圧（ＢＶcbo ）とエミッタ・コレクタ耐圧（ＢＶceo ）を測定したところ、図２のような結果が得られた。図２によれば、距離Ｌｃが大きくなるほどベース・コレクタ耐圧、エミッタ・コレクタ耐圧の双方とも大きくなることがわかった。
【００２６】
一方、図６に示した従来のバイポーラトランジスタにおいては、コタクタ層の膜厚を増すにつれてコレクタ耐圧が大きくなることが知られている。
それらのことから、ベース層４の側縁からサブコレクタ領域７に至る横方向の距離Ｌc が図６に示した従来のコレクタ層104 の膜厚と実質的に等価であることがわかり、距離Ｌc の大きさによって耐圧ＢＶcbo 、ＢＶceo が決まることになる。
【００２７】
その距離Ｌc は、エピタキシャル成長時間に影響されずに容易に変更でき、その変更の範囲は最大で基板の大きさの範囲となる。そして、距離Ｌc の変更は不純物イオン注入位置の変更によって行われる。
これにより、従来に無い高コレクタ耐圧のバイポーラトランジスタが作成され、しかも、トランジスタ特性に合わせたコレクタ耐圧を製造時間を増やすことなく自由に変更できることになる。例えば、１つの基板上に複数のバイポーラトランジスタを形成する場合において、高周波特性を良くするバイポーラトランジスタの距離Ｌc を短くする一方で、耐圧を高めようとするバイポーラトランジスタの距離Ｌc を長くするというように、多品種の個別半導体を１枚の基板上に形成する場合、或いは、複数の半導体装置を集積化する場合に非常に有利になる。
【００２８】
また、図１(c) に示す構造のバイポーラトランジスタでは、サブコレクタ層７をエピタキシャル成長によって形成していないので、GaAs基板１の上に形成される段差は、大きくてもエミッタキャップ層６とエミッタ層５とベース層４の総膜厚程度であり、図６に示すような従来の構造の段差に比べて小さくなっている。この結果、エミッタ電極９を外部に引き出す場合に、そのエミッタ電極９の段切れが防止される。
【００２９】
さらに、コレクタ層３をエッチングする工程が省けるので、エピタキシャル成長時間が短くなる。
距離Ｌｃは耐圧とトランジスタ特性のトレードオフにより設定されるもので０．１〜１０μｍの範囲に設定されるのが好ましい。
なお、サブコレクタ層７の形成方法としては、不純物イオン注入によって形成する方法の他に、不純物を熱拡散する方法、或いは金ゲルマニウム（AuGe）合金とコレクタ層８との合金化によって形成する方法などがある。
（第２の実施の形態）
図３は、第２の実施の形態のバイポーラトランジスタを示すものであり、その基本構造は、図１と同じである。そして、図３において、図１と同じ符号は同じ要素を示している。
【００３０】
図３において、バイポーラトランジスタのコレクタ層３上面のうちサブコレクタ領域７とベース層４の間の領域にはタングステンシリサイド（ＷSi）よりなるショッキー電極１１が接続されている。そして、コレクタ層３とショットキー電極１１の間にはショットキー障壁が存在し、それらの接合面からコレクタ層３内には空乏層１２が存在している。その空乏層１２は、広がるほどコレクタ層３内でキャリアが通る領域を狭めることになる。
【００３１】
例えば、コレクタ層３の表面に存在する表面準位や表面空乏層がコレクタ電流の低下を引き起こしている場合には、ショットキー電極１１に正バイアス電圧を印加してコレクタ電流の増大を図り、トランジスタを高性能化する。
また、ショットキー電極１１とコレクタ層３の間に逆バイアス電圧を印加し、その逆バイアス電圧の調整によって空乏層１２を広げてコレクタ電流の大きさを調整することが可能になる。
【００３２】
ところで、図４に示すように、ショットキー電極１１の代わりにｐ+ 型GaAs層４ａを形成し、そのｐ+ 型GaAs層４ａ上にコレクタ電極８と同じ金属のオーミック電極１３を形成してもよい。
この場合には、ｐ+ 型GaAs層４ａとｎ型のコレクタ層３の間にｐｎジャンクションが存在し、オーミック電極１３への印加電圧値の調整によって、ｐｎジャンクションから発生する空乏層１２の広がりを調整することができる。そのｐ+ 型GaAs層４ａは、ベース層４を構成するGaAs層をコレクタ層３上に残すことによって容易に形成することができるので、図３の構造の素子に比べて工程が増加することはない。
（第３の実施の形態）
図５(a) 〜５(c) は、第１及び第２の実施の形態とは異なって、サブコレクタ層をエピタキシャル成長したものである。
【００３３】
まず、半絶縁性のGaAs基板２１上に、アンドープAlGaAsよりなるバッファ層２２、ｎ+ 型GaAsよりなるサブコレクタ層２０、ｎ- 型GaAsよりなるコレクタ層２３、ｐ+ 型GaAsよりなるベース層２４、ｎ型AlGaAsよるなるエミッタ層２５、GaAsを含むエミッタキャップ層２６をそれぞれＭＯＣＶＤ法又はＭＢＥ法により成長する。それらの化合物半導体層の膜厚、不純物濃度は第１の実施の形態の同じ機能の化合物半導体層と同じにする。
【００３４】
サブコレクタ層２０の不純物濃度は５×１０18 atoms/cm3であり、またサブコレクタ層２０の膜厚は６００nmである。
次に、図５(b) に示すように、フォトリソグラフィー技術を用いてエミッタキャップ層２６、エミッタ層２５及びベース層２４を同一平面形状にパターニングした後に、さらにフォトリソグラフィー技術を用いてエミッタキャップ層２６及びエミッタ層２５をパターニングしてベース層２４の一部を露出させる。
【００３５】
続いて、コレクタ層２３をパターニングし、これによりベース層２４から距離Ｌc よりも大きく離れた領域でサブコレクタ層２０を露出させる。
ついで、図５(c) に示すように、サブコレクタ層２０、バッファ層２２及びGaAs基板２１の一部をエッチングし、これによりコレクタ層２３の下面の一部を露出させる開口２７を形成する。その開口部２７は、エミッタ層２５及びベース層２４の下方に位置する。また、開口部２７から露出したサブコレクタ層２０の側壁上端からベース層２４の縁までの最短距離をＬc としている。
【００３６】
その後に、ベース層２４の縁からサブコレクタ層２０の側壁上端を結ぶ線の距離Ｌc の延長上にあるサブコレクタ層２０の露出面にコレクタ電極３０を形成する。
エミッタキャップ層２６上にエミッタ電極３１を形成し、さらにベース層２４上にベース電極３２を形成する。それらの電極３０〜３２は、第１の実施の形態に示した電極１０〜１２と同じ構造を有している。
【００３７】
そのような構造のバイポーラトランジスタでは、エミッタ層２５からその下のベース層２４を通過した電子は、ベース層２４の下方にサブコレクタ層２０が存在しないので、コレクタ層３４を横方向に拡散しつつ距離Ｌc を離れた領域に至ってサブコレクタ層２０に到達する。そしてサブコレクタ層２０に接続されたコレクタ電極２８に到達することになる。
【００３８】
したがって、このバイポーラトランジスタにおいても、第１実施の形態と同じようにコレクタ層２３のキャリアの移動経路は実質的に横方向になって距離Ｌc によって決定され、ベース・コレクタ耐圧とエミッタ・コレクタ耐圧を決定する要因の１つが距離Ｌc となる。そのような構造においても、エミッタ層２５とコレクタ層２３は同じパターンを有していないので、化合物半導体層間の段差が大きくなることはない。
【００３９】
なお、このような構造においても、図３、図４に示すと同じようなショットキー電極１１、ｐ+ 型GaAs層４ａを形成する構造を採用していもよい。
【００４０】
【発明の効果】
以上述べたように本発明によれば、エミッタ層、ベース層、コレクタ層を積層した構造のトランジスタにおいて、サブコレクタ層をベース層及びエミッタ層の下方に位置させずにベース層の側方（横方向）でコレクタ層に接続するようにしたので、従来のコレクタ層の膜厚がベース層の縁部からサブコレクタ層までの距離に相当することになり、コレクタ層とサブコレクタ層の接続位置を調整することによってコレクタ耐圧の調整が容易になる。
【００４１】
しかも、サブコレクタ層を露出させるためにコレクタ層をエッチングする必要がなくなるので、基板上の段差は低減される。
【図面の簡単な説明】
【図１】図１(a) 〜図１(c) は、本発明の第１実施形態に係るＨＢＴを製造する工程を示す断面図である。
【図２】図２は、図１(c) に示したＨＢＴのサブコレクタ層とベース層の距離の変化に対するコレクタ耐圧の変化を示す特性図である。
【図３】図３は、本発明の第２実施形態に係るＨＢＴの第１例を示す断面図である。
【図４】図４は、本発明の第２実施形態に係るＨＢＴの第２例を示す断面図である。
【図５】図５(a) 〜図５(c) は、本発明の第３実施形態に係るＨＢＴの製造工程を示す断面図である。
【図６】図６は、従来のＨＢＴの構造を示す断面図である。
【符号の説明】
１…GaAs基板、２…バッファ層、３…コレクタ層、４…ベース層、５…エミッタ層、６…エミッタキャップ層、７…サブコレクタ領域、８…コレクタ電極、９…エミッタ電極、１０…ベース電極、１１…ショットキー電極、４ａ…GaAs層、１２…空乏層、１３…オーミック電極、２０…サブコレクタ層、２１…GaAs基板、２２…バッファ層、２３…コレクタ層、２４…ベース層、２５…エミッタ層、２６…エミッタキャップ層、２７…開口部、２８…コレクタ電極、２９…エミッタ電極、３０…ベース電極。
【発明の属する技術分野】
本発明は、化合物半導体装置に関し、より詳しくは、メサ型バイポーラトランジスタを有する化合物半導体装置に関する。
【０００２】
【従来の技術】
高性能な化合物半導体を用いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は単一電源、高出力、高線形性という特徴を有しているので、携帯電話端末のパワーアンプとしての用途が期待されている。また、ＨＢＴは、高出力、線形性、高耐圧が要求される無線送信基地局の出力素子の用途にも有望見されており、その実用化のために高耐圧化の検討がなされている。
【０００３】
次に、従来の縦型バイポーラトランジスタ構造を図６に基づいて説明する。
図６に示すＨＢＴにおいて、GaAs基板101 上にはi-AlGaAsよりなるバッファ層102 、ｎ+ -GaAs よりなるサブコレクタ層103 、ｎ- - GaAsよりなるコレクタ層104 、ｐ+ -GaAs よりなるベース層105 及びｎ- AlGaAsよりなるエミッタ層106 が順に積層されている。
【０００４】
エミッタ層106 、ベース層105 及びコレクタ層104 は順にパターニングされ、これによりサブコレクタ層103 のうちコレクタ電極107 を接続する部分が露出している。また、エミッタ層104 はパターニングされて、ベース層105 のうちベース電極108 を接続する部分が露出している。さらに、エミッタ層104 上にはエミッタ電極109 が接続されている。
【０００５】
そのようなＨＢＴではベース・コレクタ耐圧を高くしたり、ベースオープン時のエミッタ・コレクタ耐圧を高くするために、コレクタ層104 のキャリア濃度を低くし、かつ、膜厚を厚くすることにより対応している。例えば、十分なコレクタ耐圧を得るためにコレクタ層103 の膜厚を２mm以上にしたデバイスが作成されている。
【０００６】
【発明が解決しようとする課題】
そのようなコレクタ層104 は、有機金属気相成長法（ＭＯＣＶＤ）法や分子線エピタキシ法（ＭＢＥ法）により成長されるが、成長速度は一般に０．１〜２．０mm／時間であり、１〜２mmのコレクタ層104 を成長するためには数時間が必要となり、生産性が悪いのが現状である。
【０００７】
また、上記した構造では、エミッタ層106 からコレクタ層104 までの一部をエッチングによって連続してパターニングしているので、コレクタ層104 が厚くなると、必然的にサブコレクタ層103 上に存在する段差が大きくなってしまう。そのような段差が大きくなると、エミッタ層106 から引き出されるエミッタ電極109 が段切し易くなり、バイポーラトランジスタの歩留りが低下する。
【０００８】
さらに、コレクタ層104 のキャリア濃度については、現状では２×１０16〜５×１０16 atoms/cm3の低濃度膜が作成されているが、ｎ型のGaAs層に不純物を含有させる場合に不純物濃度は１×１０16 atoms/cm3程度が限界であり、それよりも低い濃度は再現性がなくなってくる。
本発明の目的は、コレクタ耐圧を高くし、配線の切断を防止し、歩留りを向上することができるＨＢＴを有する化合物半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記した課題は、図１(c) 、図５(c) に例示するように、バイポーラトランジスタを有する化合物半導体装置において、化合物半導体基板１（２１）と、前記化合物半導体基板１の上方に形成され且つ所定の大きさのコレクタ耐圧を有する第１導電型のコレクタ層３（２３）と、前記コレクタ層３の上に形成された第２導電型のベース層４（２４）と、前記ベース層４の上に形成された第１導電型のエミッタ層５（２５）と、前記ベース層４から横方向に離れた領域で前記コレクタ層３に接続するサブコレクタ層７（２０）とを有することを特徴とする化合物半導体装置によって解決する。
【００１０】
さらに、上記化合物半導体装置において、図５（ｃ）に例示するように、前記サブコレクタ層２０は前記コレクタ層２３の下に接触して形成され、かつ前記ベース層２４の下方に開口２７を有することを特徴とする。
【００１１】
上記化合物半導体装置において、前記サブコレクタ層７と前記ベース層４の間の領域において、前記コレクタ層４の表面との境界にショットキー障壁を有するショットキー電極１１が前記コレクタ層３の該表面上に形成されていることを特徴とする。
【００１２】
上記化合物半導体装置において、図４に例示するように、前記サブコレクタ層７と前記ベース層４との間の領域において、前記コレクタ層３の上に形成された第２導電型の化合物半導体層４ａと、前記化合物半導体層４ａ上には前記化合物半導体層４ａにオーミック接触する電極１３とをさらに有することを特徴とする。
【００１３】
次に、本発明の作用について説明する。
本発明によれば、エミッタ層、ベース層、コレクタ層を積層した構造のトランジスタにおいて、サブコレクタ層をベース層及びエミッタ層の下方に位置させずにベース層の側方（横方向）でコレクタ層に接続するようにした。
これにより、コタクタ層からサブコレクタ層に至る実質的な距離はコレクタ層の横方向に存在することになる。即ち、従来のコレクタ層の膜厚がベース層の縁部からサブコレクタ層までの距離に相当することになる。
【００１４】
また、サブコレクタ層をコレクタ層の下に成長する構造を採用する場合には、エミッタ層の下方の部分を除去して、サブコレクタ層の膜厚方向のキャリアの移動を抑制する。
【００１５】
なお、エミッタ層、ベース層及びコレクタ層の積層順は、特に限定されるものではなく、コレクタ層を最上層にしてもよい。
【００１６】
【発明の実施の形態】
そこで、以下に本発明の実施形態を図面に基づいて説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態を示すＨＢＴ素子の製造工程を示す断面図である。
【００１７】
まず、図１（ａ）に示すように、半絶縁性のGaAs基板１上に、アンドープのAlGaAs又はInGaP よりなるバッファ層２、ｎ+ 型GaAsよりなるコレクタ層３、ｐ+ 型GaAsよりなるベース層４、ｎ型のAlGaAs又はInGaP よるなるエミッタ層５、GaAsを含むエミッタキャップ層６をそれぞれＭＯＣＶＤ法又はＭＢＥ法により１００nm、６００nm、７０nm、３０nm、４００nmの厚さにエピタキシャル成長する。エミッタキャップ層６は、エミッタ層５上に順に形成された膜厚１２０nmのｎ型GaAs層６ａ、膜厚１８０nmのｎ+ 型GaAs層６ｂおよび膜厚１００nmのｎ+ 型InGaAs層６ｃの三層構造を有している。
【００１８】
それらの化合物半導体のｎ型不純物として例えばシリコンが用いられ、またｐ型不純物として例えば亜鉛が用いられる。そして、コレクタ層３の不純物濃度は３×１０16 atoms/cm3、ベース層４の不純物濃度は４×１０19 atoms/cm3、エミッタ層５の不純物濃度は３×１０17 atoms/cm3となっている。また、エミッタキャップ層６において、ｎ型GaAs層６ａの不純物濃度は３×１０17 atoms/cm3、ｎ+ 型GaAs層６ｂの不純物濃度は３×１０18 atoms/cm3、ｎ+ 型InGaAs層６ｃの不純物濃度は３×１０19 atoms/cm3となっている。
【００１９】
次に、図１(b) に示すように、フォトリソグラフィー技術を用いてエミッタキャップ層６、エミッタ層５及びベース層４を同じ平面形状にパターニングした後に、さらにフォトリソグラフィー技術を用いてエミッタキャップ層６及びエミッタ層５をパターニングしてベース層４の一部を露出させる。
続いて、ベース層４の側縁から距離Ｌc だけ離れた領域にあるコレクタ層３からバッファ層２の上層部に至る深さまでｎ型不純物（例えばシリコン）イオンを注入してその領域を不活性化し、サブコレクタ領域７を形成する。不純物イオン注入は、サブコレクタ層７の不純物濃度が約５×０18 atoms/cm3になるようなドーズ量とする。
【００２０】
その後に、図１(c) に示すように、サブコレクタ領域７上にコレクタ電極８を形成し、また、エミッタキャップ層６上にエミッタ電極９を形成し、さらにベース層４上にベース電極１０を形成する。それらの電極８〜１０は、下から順にチタン、白金、金を積層してなる多層構造膜から形成され、レジストパターンとスパッタ成膜を用いたリフトオフ法によりパターニングされる。
【００２１】
上述したＨＢＴにおいて、ベース・コレクタ間電圧により垂直方向に加速された電子は、ベース層４からコレクタ層３に注入される。コレクタ層３に注入された電子は、エミッタ層５、ベース層４の直下にサブコレクタ層が存在せず、しかもコレクタ層３内で電界が横方向に存在していることから、コレクタ層３内の電子は横方向に加速されてコレクタ層３内を走行し、遂にはコレクタ電極８に吸収される。
【００２２】
コレクタ層３の横方向の距離Ｌc が、図６に示した従来のコレクタ層104 の膜厚と実質的に等価であるため、距離Ｌc が耐圧を決める要因となる。
そのような構造のバイポーラトランジスタについて、コレクタ層３とサブコレクタ領域７の距離Ｌｃを変えてベース・コレクタ耐圧（ＢＶcbo ）とエミッタ・コレクタ耐圧（ＢＶceo ）を測定したところ、図２のような結果が得られた。図２によれば、距離Ｌｃが大きくなるほどベース・コレクタ耐圧、エミッタ・コレクタ耐圧の双方とも大きくなることがわかった。
【００２３】
一方、図６に示した従来のバイポーラトランジスタにおいては、コタクタ層の膜厚領域をサブコレクタ領域７として使用する。サブコレクタ領域７の不純物濃度は５×１０18 atoms/cm3である。
この後に、図１(c) に示すように、サブコレクタ領域７上にコレクタ電極８を形成し、また、エミッタキャップ層６上にエミッタ電極９を形成し、さらにベース層４上にベース電極１０を形成する。それらの電極８〜１０は、下から順にチタン、白金、金を積層してなる多層構造膜から形成され、レジストパターンとスパッタ成膜を用いたリフトオフ法によりパターニングされる。
【００２４】
上述したＨＢＴにおいて、ベース・コレクタ間電圧により垂直方向に加速された電子は、ベース層４からコレクタ層３に注入される。コレクタ層３に注入された電子は、エミッタ層５、ベース層４の直下にサブコレクタ層が存在せず、しかもコレクタ層３内で電界が横方向に存在していることから、横方向に加速されてコレクタ層３内を走行し、遂にはコレクタ電極８に吸収される。
【００２５】
コレクタ層３の横方向の距離Ｌc が、図６に示した従来のコレクタ層104 の膜厚と実質的に等価であるため、距離Ｌc が耐圧を決める要因となる。
そのような構造のバイポーラトランジスタについて、コレクタ層３とサブコレクタ領域７の距離Ｌｃを変えてベース・コレクタ耐圧（ＢＶcbo ）とエミッタ・コレクタ耐圧（ＢＶceo ）を測定したところ、図２のような結果が得られた。図２によれば、距離Ｌｃが大きくなるほどベース・コレクタ耐圧、エミッタ・コレクタ耐圧の双方とも大きくなることがわかった。
【００２６】
一方、図６に示した従来のバイポーラトランジスタにおいては、コタクタ層の膜厚を増すにつれてコレクタ耐圧が大きくなることが知られている。
それらのことから、ベース層４の側縁からサブコレクタ領域７に至る横方向の距離Ｌc が図６に示した従来のコレクタ層104 の膜厚と実質的に等価であることがわかり、距離Ｌc の大きさによって耐圧ＢＶcbo 、ＢＶceo が決まることになる。
【００２７】
その距離Ｌc は、エピタキシャル成長時間に影響されずに容易に変更でき、その変更の範囲は最大で基板の大きさの範囲となる。そして、距離Ｌc の変更は不純物イオン注入位置の変更によって行われる。
これにより、従来に無い高コレクタ耐圧のバイポーラトランジスタが作成され、しかも、トランジスタ特性に合わせたコレクタ耐圧を製造時間を増やすことなく自由に変更できることになる。例えば、１つの基板上に複数のバイポーラトランジスタを形成する場合において、高周波特性を良くするバイポーラトランジスタの距離Ｌc を短くする一方で、耐圧を高めようとするバイポーラトランジスタの距離Ｌc を長くするというように、多品種の個別半導体を１枚の基板上に形成する場合、或いは、複数の半導体装置を集積化する場合に非常に有利になる。
【００２８】
また、図１(c) に示す構造のバイポーラトランジスタでは、サブコレクタ層７をエピタキシャル成長によって形成していないので、GaAs基板１の上に形成される段差は、大きくてもエミッタキャップ層６とエミッタ層５とベース層４の総膜厚程度であり、図６に示すような従来の構造の段差に比べて小さくなっている。この結果、エミッタ電極９を外部に引き出す場合に、そのエミッタ電極９の段切れが防止される。
【００２９】
さらに、コレクタ層３をエッチングする工程が省けるので、エピタキシャル成長時間が短くなる。
距離Ｌｃは耐圧とトランジスタ特性のトレードオフにより設定されるもので０．１〜１０μｍの範囲に設定されるのが好ましい。
なお、サブコレクタ層７の形成方法としては、不純物イオン注入によって形成する方法の他に、不純物を熱拡散する方法、或いは金ゲルマニウム（AuGe）合金とコレクタ層８との合金化によって形成する方法などがある。
（第２の実施の形態）
図３は、第２の実施の形態のバイポーラトランジスタを示すものであり、その基本構造は、図１と同じである。そして、図３において、図１と同じ符号は同じ要素を示している。
【００３０】
図３において、バイポーラトランジスタのコレクタ層３上面のうちサブコレクタ領域７とベース層４の間の領域にはタングステンシリサイド（ＷSi）よりなるショッキー電極１１が接続されている。そして、コレクタ層３とショットキー電極１１の間にはショットキー障壁が存在し、それらの接合面からコレクタ層３内には空乏層１２が存在している。その空乏層１２は、広がるほどコレクタ層３内でキャリアが通る領域を狭めることになる。
【００３１】
例えば、コレクタ層３の表面に存在する表面準位や表面空乏層がコレクタ電流の低下を引き起こしている場合には、ショットキー電極１１に正バイアス電圧を印加してコレクタ電流の増大を図り、トランジスタを高性能化する。
また、ショットキー電極１１とコレクタ層３の間に逆バイアス電圧を印加し、その逆バイアス電圧の調整によって空乏層１２を広げてコレクタ電流の大きさを調整することが可能になる。
【００３２】
ところで、図４に示すように、ショットキー電極１１の代わりにｐ+ 型GaAs層４ａを形成し、そのｐ+ 型GaAs層４ａ上にコレクタ電極８と同じ金属のオーミック電極１３を形成してもよい。
この場合には、ｐ+ 型GaAs層４ａとｎ型のコレクタ層３の間にｐｎジャンクションが存在し、オーミック電極１３への印加電圧値の調整によって、ｐｎジャンクションから発生する空乏層１２の広がりを調整することができる。そのｐ+ 型GaAs層４ａは、ベース層４を構成するGaAs層をコレクタ層３上に残すことによって容易に形成することができるので、図３の構造の素子に比べて工程が増加することはない。
（第３の実施の形態）
図５(a) 〜５(c) は、第１及び第２の実施の形態とは異なって、サブコレクタ層をエピタキシャル成長したものである。
【００３３】
まず、半絶縁性のGaAs基板２１上に、アンドープAlGaAsよりなるバッファ層２２、ｎ+ 型GaAsよりなるサブコレクタ層２０、ｎ- 型GaAsよりなるコレクタ層２３、ｐ+ 型GaAsよりなるベース層２４、ｎ型AlGaAsよるなるエミッタ層２５、GaAsを含むエミッタキャップ層２６をそれぞれＭＯＣＶＤ法又はＭＢＥ法により成長する。それらの化合物半導体層の膜厚、不純物濃度は第１の実施の形態の同じ機能の化合物半導体層と同じにする。
【００３４】
サブコレクタ層２０の不純物濃度は５×１０18 atoms/cm3であり、またサブコレクタ層２０の膜厚は６００nmである。
次に、図５(b) に示すように、フォトリソグラフィー技術を用いてエミッタキャップ層２６、エミッタ層２５及びベース層２４を同一平面形状にパターニングした後に、さらにフォトリソグラフィー技術を用いてエミッタキャップ層２６及びエミッタ層２５をパターニングしてベース層２４の一部を露出させる。
【００３５】
続いて、コレクタ層２３をパターニングし、これによりベース層２４から距離Ｌc よりも大きく離れた領域でサブコレクタ層２０を露出させる。
ついで、図５(c) に示すように、サブコレクタ層２０、バッファ層２２及びGaAs基板２１の一部をエッチングし、これによりコレクタ層２３の下面の一部を露出させる開口２７を形成する。その開口部２７は、エミッタ層２５及びベース層２４の下方に位置する。また、開口部２７から露出したサブコレクタ層２０の側壁上端からベース層２４の縁までの最短距離をＬc としている。
【００３６】
その後に、ベース層２４の縁からサブコレクタ層２０の側壁上端を結ぶ線の距離Ｌc の延長上にあるサブコレクタ層２０の露出面にコレクタ電極３０を形成する。
エミッタキャップ層２６上にエミッタ電極３１を形成し、さらにベース層２４上にベース電極３２を形成する。それらの電極３０〜３２は、第１の実施の形態に示した電極１０〜１２と同じ構造を有している。
【００３７】
そのような構造のバイポーラトランジスタでは、エミッタ層２５からその下のベース層２４を通過した電子は、ベース層２４の下方にサブコレクタ層２０が存在しないので、コレクタ層３４を横方向に拡散しつつ距離Ｌc を離れた領域に至ってサブコレクタ層２０に到達する。そしてサブコレクタ層２０に接続されたコレクタ電極２８に到達することになる。
【００３８】
したがって、このバイポーラトランジスタにおいても、第１実施の形態と同じようにコレクタ層２３のキャリアの移動経路は実質的に横方向になって距離Ｌc によって決定され、ベース・コレクタ耐圧とエミッタ・コレクタ耐圧を決定する要因の１つが距離Ｌc となる。そのような構造においても、エミッタ層２５とコレクタ層２３は同じパターンを有していないので、化合物半導体層間の段差が大きくなることはない。
【００３９】
なお、このような構造においても、図３、図４に示すと同じようなショットキー電極１１、ｐ+ 型GaAs層４ａを形成する構造を採用していもよい。
【００４０】
【発明の効果】
以上述べたように本発明によれば、エミッタ層、ベース層、コレクタ層を積層した構造のトランジスタにおいて、サブコレクタ層をベース層及びエミッタ層の下方に位置させずにベース層の側方（横方向）でコレクタ層に接続するようにしたので、従来のコレクタ層の膜厚がベース層の縁部からサブコレクタ層までの距離に相当することになり、コレクタ層とサブコレクタ層の接続位置を調整することによってコレクタ耐圧の調整が容易になる。
【００４１】
しかも、サブコレクタ層を露出させるためにコレクタ層をエッチングする必要がなくなるので、基板上の段差は低減される。
【図面の簡単な説明】
【図１】図１(a) 〜図１(c) は、本発明の第１実施形態に係るＨＢＴを製造する工程を示す断面図である。
【図２】図２は、図１(c) に示したＨＢＴのサブコレクタ層とベース層の距離の変化に対するコレクタ耐圧の変化を示す特性図である。
【図３】図３は、本発明の第２実施形態に係るＨＢＴの第１例を示す断面図である。
【図４】図４は、本発明の第２実施形態に係るＨＢＴの第２例を示す断面図である。
【図５】図５(a) 〜図５(c) は、本発明の第３実施形態に係るＨＢＴの製造工程を示す断面図である。
【図６】図６は、従来のＨＢＴの構造を示す断面図である。
【符号の説明】
１…GaAs基板、２…バッファ層、３…コレクタ層、４…ベース層、５…エミッタ層、６…エミッタキャップ層、７…サブコレクタ領域、８…コレクタ電極、９…エミッタ電極、１０…ベース電極、１１…ショットキー電極、４ａ…GaAs層、１２…空乏層、１３…オーミック電極、２０…サブコレクタ層、２１…GaAs基板、２２…バッファ層、２３…コレクタ層、２４…ベース層、２５…エミッタ層、２６…エミッタキャップ層、２７…開口部、２８…コレクタ電極、２９…エミッタ電極、３０…ベース電極。
Claims (3)
- バイポーラトランジスタを有する化合物半導体装置において、
化合物半導体基板と、
前記化合物半導体基板の上方に形成された第１導電型のコレクタ層と、
前記コレクタ層の上に形成された第２導電型のベース層と、
前記ベース層の上に形成された第１導電型のエミッタ層と、
前記ベース層から横方向に離れた領域で前記コレクタ層に接続するサブコレクタ層とを有し、
前記サブコレクタ層は、前記コレクタ層の下に接触して形成され、かつ前記ベース層の下方に開口を有することを特徴とする化合物半導体装置。 - 前記サブコレクタ層と前記ベース層との間の領域において、前記コレクタ層の表面との境界にショットキー障壁を有するショットキー電極が前記コレクタ層の該表面上に形成されていることを特徴とする請求項１記載の化合物半導体装置。
- 前記サブコレクタ層と前記ベース層との間の領域において、前記コレクタ層の上に形成された第２導電型の化合物半導体層と、
前記化合物半導体層上には前記化合物半導体層にオーミック接触する電極とをさらに有することを特徴とする請求項１記載の化合物半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04819698A JP3874919B2 (ja) | 1998-02-27 | 1998-02-27 | 化合物半導体装置 |
| US09/128,532 US6133594A (en) | 1998-02-27 | 1998-08-04 | Compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04819698A JP3874919B2 (ja) | 1998-02-27 | 1998-02-27 | 化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251328A JPH11251328A (ja) | 1999-09-17 |
| JP3874919B2 true JP3874919B2 (ja) | 2007-01-31 |
Family
ID=12796641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04819698A Expired - Fee Related JP3874919B2 (ja) | 1998-02-27 | 1998-02-27 | 化合物半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6133594A (ja) |
| JP (1) | JP3874919B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563145B1 (en) * | 1999-04-19 | 2003-05-13 | Chang Charles E | Methods and apparatus for a composite collector double heterojunction bipolar transistor |
| JP4598224B2 (ja) * | 2000-03-30 | 2010-12-15 | シャープ株式会社 | ヘテロ接合バイポーラ型ガン効果四端子素子 |
| CN1147935C (zh) * | 2000-12-18 | 2004-04-28 | 黄敞 | 互补偶载场效应晶体管及其片上系统 |
| JP2002319589A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 半導体装置およびこれを用いた電力増幅器 |
| JP2006202862A (ja) * | 2005-01-19 | 2006-08-03 | Sony Corp | ヘテロ接合半導体装置及びその製造方法 |
| JP2016213557A (ja) * | 2015-04-30 | 2016-12-15 | 株式会社村田製作所 | 電力増幅モジュール |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108776A (en) * | 1977-03-04 | 1978-09-21 | Nec Corp | Semiconductor device |
| JPH0611058B2 (ja) * | 1986-09-10 | 1994-02-09 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタの製造方法 |
| JPH0611059B2 (ja) * | 1986-10-08 | 1994-02-09 | 日本電気株式会社 | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 |
| US5098853A (en) * | 1988-11-02 | 1992-03-24 | Hughes Aircraft Company | Self-aligned, planar heterojunction bipolar transistor and method of forming the same |
-
1998
- 1998-02-27 JP JP04819698A patent/JP3874919B2/ja not_active Expired - Fee Related
- 1998-08-04 US US09/128,532 patent/US6133594A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251328A (ja) | 1999-09-17 |
| US6133594A (en) | 2000-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298438A (en) | Method of reducing extrinsic base-collector capacitance in bipolar transistors | |
| US5468661A (en) | Method of making power VFET device | |
| JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| US5342795A (en) | Method of fabricating power VFET gate-refill | |
| US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
| JP2008004779A (ja) | 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US5672522A (en) | Method for making selective subcollector heterojunction bipolar transistors | |
| US5684310A (en) | Multiple layer wide bandgap collector structure for bipolar transistors | |
| US5171697A (en) | Method of forming multiple layer collector structure for bipolar transistors | |
| US5648666A (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| US20040016941A1 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| US10680077B2 (en) | Fabrication of heterojunction bipolar transistors with a selectively grown collector/sub-collector | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| JP4405060B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |